JP2016517217A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016517217A5 JP2016517217A5 JP2016501612A JP2016501612A JP2016517217A5 JP 2016517217 A5 JP2016517217 A5 JP 2016517217A5 JP 2016501612 A JP2016501612 A JP 2016501612A JP 2016501612 A JP2016501612 A JP 2016501612A JP 2016517217 A5 JP2016517217 A5 JP 2016517217A5
- Authority
- JP
- Japan
- Prior art keywords
- symbols
- sequence
- symbol
- transitions
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000011664 signaling Effects 0.000 claims 34
- 230000000875 corresponding Effects 0.000 claims 12
- 230000001702 transmitter Effects 0.000 claims 8
- 238000006243 chemical reaction Methods 0.000 claims 4
Claims (48)
- マルチワイヤシグナリングのための方法であって、
データビットのシーケンスを12(12)個の遷移数に変換するステップと、
前記遷移数をシンボルのシーケンスに変換するステップであって、シンボルの前記シーケンス内の各々が、前記遷移数のうち対応する遷移数と、シンボルの前記シーケンス内の先行するシンボルの値とに基づいて選択される、変換するステップと、
シングルエンドドライバの対を使用して、2本のワイヤを介してシンボルの前記シーケンスを送信するステップと
を含み、
クロック信号がシンボルの前記シーケンス内に効果的に埋め込まれる
方法。 - 前記遷移数からシンボルのシーケンスへの前記変換が、シンボルの前記シーケンス内の2つの連続的に発生するシンボルが異なることを保証する、請求項1に記載の方法。
- 前記遷移数をシンボルのシーケンスに前記変換するステップが、前記遷移数の各々に関して、
シンボルの前記シーケンス内の直前のシンボルを決定するステップと、
シンボルの前記シーケンス内の次のシンボルとして、前記直前のシンボルからのオフセットとして前記各遷移数を使用することにより識別されたシンボルを選択するステップとを含む、請求項1に記載の方法。 - シンボルの前記シーケンス内の各シンボルが複数の利用可能なシンボルから選択され、前記複数の利用可能なシンボルの各々が、前記複数の利用可能なシンボル内の他のシンボルに対応するシグナリング状態とは異なる、前記2本のワイヤのシグナリング状態に対応する、請求項1に記載の方法。
- シンボルの前記シーケンスの各々が前記遷移数の各々に関する3(3)個の可能なシンボル遷移状態に関連付けられる、請求項4に記載の方法。
- シンボルの前記シーケンスが、前記複数の利用可能なシンボル内の各シンボルに関連付けられた3(3)個の可能なシグナリング状態に関連付けられ、シンボルの前記シーケンスが312個の異なる状態を提供する、請求項4に記載の方法。
- 前記312個の異なる状態が、シンボルの前記シーケンス内で符号化され得るビットの数を決定する、請求項6に記載の方法。
- データビットのシーケンスを12(12)個の遷移数に変換するための手段と、
前記遷移数をシンボルのシーケンスに変換するための手段であって、シンボルの前記シーケンス内の各々が、前記遷移数のうち対応する遷移数と、シンボルの前記シーケンス内の先行するシンボルの値とに基づいて選択される、変換するための手段と、
シングルエンドドライバの対を使用して、2本のワイヤを介してシンボルの前記シーケンスを送信するための手段と
を含む装置であって、
クロック信号がシンボルの前記シーケンス内に効果的に埋め込まれる
装置。 - 前記遷移数からシンボルのシーケンスへの前記変換が、シンボルの前記シーケンス内の2つの連続的に発生するシンボルが異なることを保証する、請求項8に記載の装置。
- 前記遷移数の各々に関して、前記遷移数をシンボルのシーケンスに前記変換するための手段が、シンボルの前記シーケンス内の次のシンボルとして、直前のシンボルからのオフセットとして前記各遷移数を使用することにより識別されたシンボルを選択することとを行うように構成される、請求項8に記載の装置。
- シンボルの前記シーケンス内の各シンボルが複数の利用可能なシンボルから選択され、前記複数の利用可能なシンボルの各々が、前記複数の利用可能なシンボル内の他のシンボルに対応するシグナリング状態とは異なる、前記2本のワイヤのシグナリング状態に対応する、請求項8に記載の装置。
- シンボルの前記シーケンスの各々が前記遷移数の各々に関する3(3)個の可能なシンボル遷移状態に関連付けられる、請求項11に記載の装置。
- シンボルの前記シーケンスが、前記複数の利用可能なシンボル内の各シンボルに関連付けられた3(3)個の可能なシグナリング状態に関連付けられ、シンボルの前記シーケンスが312個の異なる状態を提供する、請求項11に記載の装置。
- 前記312個の異なる状態が、シンボルの前記シーケンス内で符号化され得るビットの数を決定する、請求項13に記載の装置。
- 複数のシングルエンドドライバと、
処理回路と
を備えた送信機であって、前記処理回路が、
データビットのシーケンスを12(12)個の遷移数に変換することと、
前記遷移数をシンボルのシーケンスに変換することであって、シンボルの前記シーケンス内の各々が、前記遷移数のうち対応する遷移数と、シンボルの前記シーケンス内の先行するシンボルの値とに基づいて選択される、変換することと、
前記複数のシングルエンドドライバのうち2つを使用して、2本のワイヤを介してシンボルの前記シーケンスを送信することと
を行うように構成され、
クロック信号がシンボルの前記シーケンス内に効果的に埋め込まれる
送信機。 - 前記遷移数からシンボルのシーケンスへの前記変換が、シンボルの前記シーケンス内の各2つの連続的に発生するシンボルが異なることを保証する、請求項15に記載の送信機。
- 前記遷移数の各々に関して、前記処理回路が、
シンボルの前記シーケンス内の直前のシンボルを決定することと、
シンボルの前記シーケンス内の次のシンボルとして、前記直前のシンボルからのオフセットとして前記各遷移数を使用することにより識別されたシンボルを選択することと
を行うように構成される、請求項15に記載の送信機。 - シンボルの前記シーケンス内の各シンボルが複数の利用可能なシンボルから選択され、前記複数の利用可能なシンボルの各々が、前記複数の利用可能なシンボル内の他のシンボルに対応するシグナリング状態とは異なる、前記2本のワイヤのシグナリング状態に対応する、請求項15に記載の送信機。
- シンボルの前記シーケンスの各々が各遷移数に関する3(3)個の可能なシンボル遷移状態に関連付けられる、請求項18に記載の送信機。
- シンボルの前記シーケンスが、前記複数の利用可能なシンボル内の各シンボルに関連付けられた3(3)個の可能なシグナリング状態に関連付けられ、シンボルの前記シーケンスが312個の異なる状態を提供する、請求項18に記載の送信機。
- 前記312個の異なる状態が、シンボルの前記シーケンス内で符号化され得るビットの数を決定する、請求項20に記載の送信機。
- 1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令が、少なくとも1つの処理回路によって実行されるとき、前記少なくとも1つの処理回路に、
データビットのシーケンスを12(12)個の遷移数に変換することと、
前記遷移数をシンボルのシーケンスに変換することであって、シンボルの前記シーケンス内の各々が、前記遷移数のうち対応する遷移数と、シンボルの前記シーケンス内の先行するシンボルの値とに基づいて選択される、変換することと、
シングルエンドドライバの対を使用して、2本のワイヤを介してシンボルの前記シーケンスを送信することと
を行わせ、
クロック信号がシンボルの前記シーケンス内に効果的に埋め込まれる
プロセッサ可読記憶媒体。 - 前記遷移数からシンボルのシーケンスへの前記変換が、シンボルの前記シーケンス内の各2つの連続的に発生するシンボルが異なることを保証する、請求項22に記載の記憶媒体。
- 前記命令が、前記少なくとも1つの処理回路に、前記遷移数の各々に関して、
シンボルの前記シーケンス内の直前のシンボルを決定することと、
シンボルの前記シーケンス内の次のシンボルとして、前記直前のシンボルからのオフセットとして前記各遷移数を使用して識別されたシンボルを選択することとによって、前記遷移数をシンボルの前記シーケンスに変換させる、請求項22に記載の記憶媒体。 - シンボルの前記シーケンス内の各シンボルが複数の利用可能なシンボルから選択され、前記複数の利用可能なシンボルの各々が、前記複数の利用可能なシンボル内の他のシンボルに対応するシグナリング状態とは異なる、前記2本のワイヤのシグナリング状態に対応する、請求項22に記載の記憶媒体。
- シンボルの前記シーケンスの各々が前記遷移数の各々に関する3(3)個の可能なシンボル遷移状態に関連付けられる、請求項25に記載の記憶媒体。
- シンボルの前記シーケンスが、前記複数の利用可能なシンボル内の各シンボルに関連付けられた3(3)個の可能なシグナリング状態に関連付けられ、シンボルの前記シーケンスが312個の異なる状態を提供する、請求項25に記載の記憶媒体。
- 前記312個の異なる状態がシンボルの前記シーケンス内で符号化され得るビットの数を決定する、請求項27に記載の記憶媒体。
- マルチワイヤシグナリング復号を実行するための方法であって、
受信機の対を使用して、2つのワイヤからシンボルのシーケンスを受信するステップと、
シンボルの前記シーケンスからクロック信号を抽出するステップと、
前記クロック信号を使用して、シンボルの前記シーケンスを12(12)個の遷移数に変換するステップと、
前記遷移数をデータビットに変換するステップと、
を含み、
前記クロック信号が、シンボルの前記シーケンス内の連続シンボルの対同士の間の遷移中に符号化されたクロック情報から抽出される
方法。 - シンボルの前記シーケンス内の連続シンボルの各対が2個の異なるシンボルを含む、請求項29に記載の方法。
- シンボルの前記シーケンスを遷移数に前記変換するステップが、
2本のワイヤのシグナリング状態の遷移を識別するためにクロックを使用するステップと、
前記識別された遷移の前に発生するシグナリング状態に関連付けられた第1のシンボルと前記識別された遷移の後に発生するシグナリング状態に関連付けられた第2のシンボルとの差に基づいて、前記遷移数の桁を計算するステップと
を含む、請求項29に記載の方法。 - 前記第2のシンボルが3(3)個の可能なシグナリング状態のうちの1つに対応する、請求項31に記載の方法。
- 前記2本のワイヤの各可能なシグナリング状態が複数の利用可能なシンボルの異なるシンボルに対応する、請求項32に記載の方法。
- 受信機の対を使用して、2本のワイヤからシンボルのシーケンスを受信するための手段と、
シンボルの前記シーケンスからクロック信号を抽出するための手段と、
前記クロック信号を使用して、シンボルの前記シーケンスを12(12)個の遷移数に変換するための手段と、
前記遷移数をデータビットに変換するための手段と、
を含む装置であって、
前記クロック信号が、シンボルの前記シーケンス内の連続シンボルの対同士の間の遷移中に符号化されたクロック情報から抽出される
装置。 - シンボルの前記シーケンス内の連続シンボルの各対が2個の異なるシンボルを含む、請求項34に記載の装置。
- シンボルの前記シーケンスを遷移数に前記変換するための手段が、
前記2本のワイヤのシグナリング状態の遷移を識別するためにクロックを使用することと、
前記識別された遷移の前に発生するシグナリング状態に関連付けられた第1のシンボルと前記識別された遷移の後に発生するシグナリング状態に関連付けられた第2のシンボルとの差に基づいて、遷移数を計算することと
を行うように構成される、請求項34に記載の装置。 - 前記第2のシンボルが3(3)個の可能なシグナリング状態のうちの1つに対応する、請求項36に記載の装置。
- 前記2本のワイヤの各可能なシグナリング状態が複数の利用可能なシンボルの異なるシンボルに対応する、請求項37に記載の装置。
- 複数の受信機と、
処理回路と
を備えた受信デバイスであって、前記処理回路が、
前記複数の受信機のうちの2つを使用して、2本のワイヤからシンボルのシーケンスを受信することと、
シンボルの前記シーケンスからクロック信号を抽出することと、
前記クロック信号を使用して、シンボルの前記シーケンスを12(12)個の遷移数に変換することと、
前記遷移数をデータビットに変換することと、
を行うように構成され、
前記クロック信号が、シンボルの前記シーケンス内の連続シンボルの対同士の間の遷移中に符号化されたクロック情報から抽出される
受信デバイス。 - シンボルの前記シーケンス内の連続シンボルの各対が2個の異なるシンボルを含む、請求項39に記載の受信デバイス。
- 前記処理回路が、
前記2本のワイヤのシグナリング状態の遷移を識別するためにクロックを使用することと、
前記識別された遷移の前に発生するシグナリング状態に関連付けられた第1のシンボルと前記識別された遷移の後に発生するシグナリング状態に関連付けられた第2のシンボルとの差に基づいて、遷移数を計算することと
を行うようにさらに構成される、請求項39に記載の受信デバイス。 - 前記第2のシンボルが3(3)個の可能なシグナリング状態のうちの1つに対応する、請求項41に記載の受信デバイス。
- 前記2本のワイヤの各可能なシグナリング状態が前記複数の利用可能なシンボルの異なるシンボルに対応する、請求項42に記載の受信デバイス。
- 1つまたは複数の命令を有するプロセッサ可読記憶媒体であって、前記1つまたは複数の命令が、少なくとも1つの処理回路によって実行されるとき、前記少なくとも1つの処理回路に、
受信機の対を使用して、2本のワイヤからシンボルのシーケンスを受信することと、
シンボルの前記シーケンスからクロック信号を抽出することと、
前記クロック信号を使用して、シンボルの前記シーケンスを12(12)個の遷移数に変換することと、
前記遷移数をデータビットに変換することと
を行わせ、
前記クロック信号が、シンボルの前記シーケンス内の連続シンボルの対同士の間の遷移中に符号化されたクロック情報から抽出される
プロセッサ可読記憶媒体。 - シンボルの前記シーケンス内の連続シンボルの各対が2個の異なるシンボルを含む、請求項44に記載の記憶媒体。
- 前記命令が、前記少なくとも1つの処理回路に、
前記2本のワイヤのシグナリング状態の遷移を識別するためにクロックを使用することと、
前記識別された遷移の前に発生するシグナリング状態に関連付けられた第1のシンボルと前記識別された遷移の後に発生するシグナリング状態に関連付けられた第2のシンボルとの差に基づいて、前記遷移数を計算することと
を行わせる、請求項44に記載の記憶媒体。 - 前記第2のシンボルが3(3)個の可能なシグナリング状態のうちの1つに対応する、請求項46に記載の記憶媒体。
- 前記2本のワイヤの各可能なシグナリング状態が複数の利用可能なシンボルの異なるシンボルに対応する、請求項47に記載の記憶媒体。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361793955P | 2013-03-15 | 2013-03-15 | |
US61/793,955 | 2013-03-15 | ||
US14/205,242 | 2014-03-11 | ||
US14/205,242 US9118457B2 (en) | 2013-03-15 | 2014-03-11 | Multi-wire single-ended push-pull link with data symbol transition based clocking |
PCT/US2014/024704 WO2014150984A1 (en) | 2013-03-15 | 2014-03-12 | Multi-wire single-ended push-pull link with data symbol transition based clocking |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016517217A JP2016517217A (ja) | 2016-06-09 |
JP2016517217A5 true JP2016517217A5 (ja) | 2017-07-13 |
JP6433973B2 JP6433973B2 (ja) | 2018-12-05 |
Family
ID=51527007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016501612A Expired - Fee Related JP6433973B2 (ja) | 2013-03-15 | 2014-03-12 | データシンボル遷移ベースのクロッキングを用いたマルチワイヤシングルエンドプッシュプルリンク |
Country Status (7)
Country | Link |
---|---|
US (2) | US9118457B2 (ja) |
EP (1) | EP2972928B1 (ja) |
JP (1) | JP6433973B2 (ja) |
KR (2) | KR101800157B1 (ja) |
CN (1) | CN105210047B (ja) |
TW (1) | TWI521351B (ja) |
WO (1) | WO2014150984A1 (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9711041B2 (en) | 2012-03-16 | 2017-07-18 | Qualcomm Incorporated | N-phase polarity data transfer |
US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
US9231790B2 (en) | 2007-03-02 | 2016-01-05 | Qualcomm Incorporated | N-phase phase and polarity encoded serial interface |
US9313058B2 (en) | 2013-03-07 | 2016-04-12 | Qualcomm Incorporated | Compact and fast N-factorial single data rate clock and data recovery circuits |
US9374216B2 (en) | 2013-03-20 | 2016-06-21 | Qualcomm Incorporated | Multi-wire open-drain link with data symbol transition based clocking |
US9363071B2 (en) | 2013-03-07 | 2016-06-07 | Qualcomm Incorporated | Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches |
US9118457B2 (en) * | 2013-03-15 | 2015-08-25 | Qualcomm Incorporated | Multi-wire single-ended push-pull link with data symbol transition based clocking |
JP6182924B2 (ja) * | 2013-03-25 | 2017-08-23 | オムロン株式会社 | 同期シリアルインタフェース回路およびモーション制御機能モジュール |
US10289600B2 (en) | 2013-08-08 | 2019-05-14 | Qualcomm Incorporated | Reducing transmitter encoding jitter in a C-PHY interface using multiple clock phases to launch symbols |
US9276731B2 (en) | 2013-08-08 | 2016-03-01 | Qualcomm Incorporated | N-phase signal transition alignment |
US9203599B2 (en) | 2014-04-10 | 2015-12-01 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9735948B2 (en) | 2013-10-03 | 2017-08-15 | Qualcomm Incorporated | Multi-lane N-factorial (N!) and other multi-wire communication systems |
US9755818B2 (en) | 2013-10-03 | 2017-09-05 | Qualcomm Incorporated | Method to enhance MIPI D-PHY link rate with minimal PHY changes and no protocol changes |
US10031547B2 (en) * | 2013-12-18 | 2018-07-24 | Qualcomm Incorporated | CCIe receiver logic register write only with receiver clock |
US9426082B2 (en) | 2014-01-03 | 2016-08-23 | Qualcomm Incorporated | Low-voltage differential signaling or 2-wire differential link with symbol transition clocking |
US9356769B2 (en) | 2014-09-24 | 2016-05-31 | Qualcomm Incorporated | Synchronous reset and phase detecting for interchain local oscillator (LO) divider phase alignment |
TWI690177B (zh) * | 2014-11-05 | 2020-04-01 | 日商新力股份有限公司 | 傳送裝置、傳送方法及通信系統 |
US9490964B2 (en) | 2014-11-26 | 2016-11-08 | Qualcomm Incorporated | Symbol transition clocking clock and data recovery to suppress excess clock caused by symbol glitch during stable symbol period |
US9842020B2 (en) * | 2014-11-26 | 2017-12-12 | Qualcomm Incorporated | Multi-wire symbol transition clocking symbol error correction |
US9866413B2 (en) | 2015-01-28 | 2018-01-09 | Mediatek Inc. | Transition enforcing coding receiver for sampling vector signals without using clock and data recovery |
US9996483B2 (en) * | 2015-04-10 | 2018-06-12 | Qualcomm Incorporated | N-base numbers to physical wire states symbols translation method |
US9621332B2 (en) | 2015-04-13 | 2017-04-11 | Qualcomm Incorporated | Clock and data recovery for pulse based multi-wire link |
US9984035B2 (en) | 2015-08-27 | 2018-05-29 | Qualcomm Incorporated | Efficient encoding and decoding architecture for high-rate data transfer through a parallel bus |
EP3214554B1 (en) * | 2016-01-25 | 2018-06-06 | MediaTek Inc. | Transition enforcing coding receiver for sampling vector signals without using clock and data recovery |
TWI626831B (zh) * | 2016-11-14 | 2018-06-11 | 聯發科技股份有限公司 | 轉態強制編碼接收器及用於轉態強制編碼接收器中接收方法 |
US20190158127A1 (en) * | 2017-11-23 | 2019-05-23 | M31 Technology Corporation | Encoding and decoding architecture for high-speed data communication system and related physical layer circuit, transmitter and receiver and communication system thereof |
CN111026692B (zh) * | 2019-12-11 | 2021-01-01 | 中国人民解放军国防科技大学 | 一种fpga高速收发器及其动态控制方法 |
US11437998B2 (en) | 2020-04-30 | 2022-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit including back side conductive lines for clock signals |
CN113192950A (zh) | 2020-04-30 | 2021-07-30 | 台湾积体电路制造股份有限公司 | 集成电路及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003143242A (ja) * | 2001-11-01 | 2003-05-16 | Hitachi Ltd | データ通信方法及びデータ通信装置 |
US7631118B2 (en) | 2003-12-31 | 2009-12-08 | Intel Corporation | Lane to lane deskewing via non-data symbol processing for a serial point to point link |
JP4604627B2 (ja) * | 2004-09-22 | 2011-01-05 | ソニー株式会社 | エンコーダ装置およびデコーダ装置 |
TWI271958B (en) | 2005-08-03 | 2007-01-21 | Univ Nat Central | Transmitting apparatus of serial transmission |
US8064535B2 (en) * | 2007-03-02 | 2011-11-22 | Qualcomm Incorporated | Three phase and polarity encoded serial interface |
EP2156555A4 (en) * | 2007-06-05 | 2013-07-24 | Rambus Inc | TECHNIQUES FOR MULTIPLE CODING WITH AN EMBEDDED CLOCK |
US20090323719A1 (en) | 2008-06-26 | 2009-12-31 | Ya-Ching Yang | Methods and apparatus for transforming first transport stream of first format into second transport stream of second format by emulating arrival time stamp information |
US8938018B2 (en) | 2010-04-05 | 2015-01-20 | Lg Electronics Inc. | Method and system for reducing inter carrier interference for OFDM |
US9363071B2 (en) * | 2013-03-07 | 2016-06-07 | Qualcomm Incorporated | Circuit to recover a clock signal from multiple wire data signals that changes state every state cycle and is immune to data inter-lane skew as well as data state transition glitches |
US9118457B2 (en) * | 2013-03-15 | 2015-08-25 | Qualcomm Incorporated | Multi-wire single-ended push-pull link with data symbol transition based clocking |
-
2014
- 2014-03-11 US US14/205,242 patent/US9118457B2/en not_active Expired - Fee Related
- 2014-03-12 KR KR1020157028224A patent/KR101800157B1/ko active IP Right Grant
- 2014-03-12 JP JP2016501612A patent/JP6433973B2/ja not_active Expired - Fee Related
- 2014-03-12 CN CN201480014507.0A patent/CN105210047B/zh active Active
- 2014-03-12 EP EP14720762.5A patent/EP2972928B1/en not_active Not-in-force
- 2014-03-12 KR KR1020177026820A patent/KR101874765B1/ko active IP Right Grant
- 2014-03-12 WO PCT/US2014/024704 patent/WO2014150984A1/en active Application Filing
- 2014-03-13 TW TW103109203A patent/TWI521351B/zh not_active IP Right Cessation
-
2015
- 2015-08-24 US US14/834,219 patent/US9444612B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016517217A5 (ja) | ||
JP2016514430A5 (ja) | ||
JP2016528588A5 (ja) | ||
JP2018517355A5 (ja) | ||
JP2016539533A5 (ja) | ||
JP2017514238A5 (ja) | ||
WO2015024062A8 (en) | Enhanced automatic identification system | |
SG195276A1 (en) | Image coding method, image coding apparatus, image decoding method and image decoding apparatus | |
JP2018501706A5 (ja) | ||
JP2016036165A5 (ja) | ||
JP2018523941A5 (ja) | ||
EP4236217A3 (en) | Method and apparatus for low power chip-to-chip communications with constrained isi ratio | |
JP2017511044A5 (ja) | ||
JP2015046914A5 (ja) | ||
JP2016503983A5 (ja) | ||
JP2013176069A5 (ja) | ||
JP2017520053A5 (ja) | ||
JP2016538747A5 (ja) | ||
MX2013004896A (es) | Asignacion y deteccion de periodo de simbolo variable. | |
JP2016511608A5 (ja) | ||
US9509344B1 (en) | Communication method based on bi-level binary digital baseband symbols | |
JP2020522911A5 (ja) | ||
RU2016148175A (ru) | Терминал, базовая станция, способ передачи и способ приема | |
JP2016528813A5 (ja) | ||
RU2016136682A (ru) | Кодированный свет |