JP2016527721A - 少なくとも１つの高障壁層を有する多重量子井戸を備えたオプトエレクトロニクス半導体チップ - Google Patents

Abstract

本発明は、オプトエレクトロニクス半導体チップ（１０）に関しており、このチップは、ｐ型半導体領域（４）と、ｎ型半導体領域（６）と、前記ｐ型半導体領域（４）と前記ｎ型半導体領域（６）との間に配設された活性層（５）とを含み、前記活性層（５）は、多重量子井戸構造（７）として構成されており、前記多重量子井戸構造（７）は、複数の量子井戸層（７１）及び障壁層（７２，７３）を交互に有し、前記ｎ型半導体領域（６）よりも前記ｐ型半導体領域（４）近傍に配置された少なくとも１つの前記障壁層は、高障壁層（７３）であり、前記高障壁層（７３）は、残りの障壁層（７２）の電子バンドギャップＥbより大きい電子バンドギャップＥhbを有している。

Description

本発明は、多重量子井戸構造として形成された活性層を有するオプトエレクトロニクス半導体チップに関している。

この特許出願は、独国特許出願第１０２０１３１０７９６９．５号明細書の優先権を主張するものであり、その開示内容は参照により本明細書に組み込まれる。

ビーム発光型オプトエレクトロニクス半導体チップ、例えばＬＥＤチップやレーザダイオードチップの場合、ビーム発光は、通常は動作温度に依存する。典型的には、温度の上昇に伴いビーム発生効率の低下も観察されなければならない。動作温度が非常に高い場合のビーム発生効率の減少は、輝度の著しい低下にも結びつく。例えばＩｎＧａＡｌＰ系半導体材料を含み、５５０ｎｍ〜６４０ｎｍの波長領域のビーム発光型半導体チップの場合、室温から約１００℃までの温度上昇が生じると、ビーム発光を安定化させるための適切な手段が何も講じられない限り、８０％程度までの輝度の低下が現れる。

本発明の課題は、ビーム発光の温度依存性を減少させた点で優れたビーム発光型オプトエレクトロニクス半導体チップを提供することにある。

前記課題は、独立請求項１に係るオプトエレクトロニクス半導体チップによって解決される。本発明の好ましい構成例および改善例は、従属請求項の対象である。

このオプトエレクトロニクス半導体チップは、少なくとも１つの態様によれば、ｐ型半導体領域と、ｎ型半導体領域と、ｐ型半導体領域とｎ型半導体領域との間に配置され多重量子井戸構造として形成された活性層とを含んでいる。この多重量子井戸構造は、互い違いに配設されている障壁層と量子井戸層とをそれぞれ有し、ここでの障壁層は、量子井戸層よりも大きな電子バンドギャップを有している。

このオプトエレクトロニクス半導体チップでは、好ましくはｎ型半導体領域よりもｐ型半導体領域近傍に配置された多重量子井戸構造の障壁層の少なくとも１つが高障壁層である。この高障壁層とは、本発明においては次のような障壁層と理解されたい。すなわち多重量子井戸構造の残りの障壁層の電子バンドギャップＥ_bよりも大きい電子バンドギャップＥ_hbを有している障壁層である。換言すれば、多重量子井戸構造の障壁層は、少なくとも１つの高障壁層を除いてそれぞれ電子バンドギャップＥ_bを有しており、一方ｎ型半導体領域よりもｐ型半導体領域近傍に配置された１つ以上の高障壁層の電子バンドギャップＥ_hbの値は、前記Ｅ_bよりも大きい値まで高められている（Ｅ_hb＞Ｅ_b）。少なくとも１つの高障壁層のより大きな電子バンドギャップＥ_hbを達成するために、当該少なくとも１つの高障壁層は、好ましくは、多重量子井戸構造の残りの障壁層の材料組成とは異なる材料組成を有している。多重量子井戸構造の前記高障壁層として形成されていない残りの障壁層は、好ましくはそれぞれ同一の材料組成と同一の電子バンドギャップＥ_bを有している。

ｐ型半導体領域に対向する多重量子井戸構造の領域内への少なくとも１つの高障壁層の挿入は、この高障壁層が特に正孔に対して電荷担体障壁として作用するという利点を有している。この場合正孔の方が、電子に比べて高障壁層を通過することが困難であることはわかっている。そのため、ｐ型半導体領域から多重量子井戸構造に注入された正孔は、阻害なく多重量子井戸構造全体に分散されずに、好ましくは、ｐ型半導体領域と少なくとも１つの高障壁層との間に配置されている１つ若しくは複数の量子井戸層内に結集される。この多重量子井戸構造内での正孔の不均一な分散によって、特に低温時の、例えば室温での、ビーム発生効率は減少する。一方、より高温の場合では、正孔にとって多重量子井戸構造のｐ型半導体領域に対向する領域の高障壁層を通過することは比較的容易である。つまり正孔は、温度の上昇と共に多重量子井戸構造内へ均一に分散され、それによってビーム発生のための電荷担体再結合が多重量子井戸構造の比較的広い範囲に亘って行われる。この理由から、少なくとも１つの高障壁層によるビーム発生効率の減少は、温度が高ければ高いほど少なくなる。

量子井戸構造内へ挿入された少なくとも１つの高障壁層による低温時の、特に室温でのビーム発生効率の減少は、本明細書で開示する多重量子井戸構造のもとでは、ビーム発光型半導体素子の場合に典型的に観察される温度上昇時の効率低下に対抗させるために意識的に受け入れられている。ビーム発光型半導体素子の効率は、典型的には、温度の上昇と共に低下する。なぜなら電荷担体の比較的高い移動性に基づく活性領域内における電荷担体の閉じ込めが悪化し、ひいては活性層外での非放射性の再結合の形態で損失の増加も現れるからである。多重量子井戸構造において、ｐ型半導体領域に対向する領域へ少なくとも１つの高障壁層を挿入することは、温度の上昇と共にビーム発生効率を高めることにつながる、逆作用を引き起こす。そのため、温度上昇に伴い通常観察される輝度の低下は、この逆作用によって減少されるか若しくは好適に補償される。それ故このオプトエレクトロニクス半導体チップは、温度安定性の向上により、発光ビームの輝度が改善される。

好ましい実施形態によれば、少なくとも１つの高障壁層は、以下の関係、
Ｅ_hb−Ｅ_b≧０.０５ｅＶ
を満たす電子バンドギャップＥ_hbを有している。つまり高障壁層の材料組成は、好ましくは当該高障壁層が残りの障壁層よりも少なくとも０.０５ｅＶだけ大きい電子バンドギャップを有するように選択される。特に好ましい変化実施例によれば、少なくとも１つの高障壁層の電子バンドギャップＥ_hbは、残りの障壁層の電子バンドギャップよりも０.１ｅＶだけ大である。

多重量子井戸構造は、好ましくは１０以下の高障壁層を有する。多重量子井戸構造における高障壁層の数は、好ましくは１乃至１０の間、特に好ましくは１乃至５の間である。

オプトエレクトロニクス半導体チップの一実施形態によれば、ｐ型半導体領域から出発して、多重量子井戸構造の最初のｋ個の障壁層は高障壁層であり、但し前記ｋは１乃至１０の間の数、特に好ましくは１乃至５の間の数である。

好ましい実施形態によれば、多重量子井戸構造は厳密に１つの高い障壁層を有している。この厳密に１つの高障壁層を除いて、残りの全ての障壁層は、好ましくはそれぞれ同一のバンドギャップＥ_bを有する。この厳密に１つの高障壁層の挿入は、多数の高障壁層を使用する場合に比べて室温でのビーム発生効率がより穏やかに減少する利点を有する。

高い障壁層を正確に１つだけ使用する場合、この高障壁層は、好ましくはｐ型半導体領域から出発してｍ番目の量子井戸層と、直ぐ近くに隣接する量子井戸層との間に配設される。但し前記ｍは、１乃至２０の間の数、好ましくは１乃至１０の間の数である。換言すれば、この実施形態では、１乃至２０個、好ましくは１乃至１０個の量子井戸層が、ｐ型半導体領域と高障壁層との間に配置され、残りの全ての量子井戸層は、高障壁層とｎ型半導体領域との間に配置されている。それ故に低い動作温度のもとでは、正孔は、好ましくはｐ型半導体領域と高障壁層との間のｍ個の量子井戸層に結集される。

本実施形態では、特に前記ｍは１であってもよい。このケースでは、高障壁層は、ｐ型半導体領域から出発して第１の量子井戸層と第２の量子井戸層との間に配置されている。この実施形態では、多重量子井戸構造の最も外側の量子井戸層のみが、高障壁層を用いて残りの量子井戸層から分離されている。

さらなる実施形態によれば、多重量子井戸構造は、高障壁層を１つだけ有しているのではなく、ｎ型半導体領域よりもｐ型半導体領域近傍に配置された複数の高障壁層を有している。複数の高障壁層を使用する場合には、場合によっては室温での効率の一層の減少を甘受しなければならないが、但しこのことは、高温での輝度のさらに大きな低下を減少若しくは補償すらしてしまう可能性も提供する。そのため高障壁層を持たない多重量子井戸構造に比べて、室温での輝度は顕著に減少してしまうが、但し温度安定性は大幅に向上する。

前記多重量子井戸構造は、リン化物化合物半導体、とりわけ一般式Ｉｎ_xＡｌ_yＧａ_1-x-yＰ、ただし０≦ｘ≦１，０≦ｙ≦１，およびｘ＋ｙ≦１で表される材料系を基礎とすることができ、５５０ｎｍ〜６４０ｎｍの波長領域で発光するために設けられていてもよい。この種の活性層を有するオプトエレクトロニクス半導体チップでは、少なくとも１つの高障壁層が特に好ましい。なぜならそのようなオプトエレクトロニクス半導体チップは、典型的には発光される輝度が高い温度依存性を有しているが、この温度依存性は少なくとも１つの高障壁層を用いて減少若しくは補償することができるからである。

また代替的に、前記多重量子井戸構造は、窒化物化合物半導体、とりわけ一般式Ｉｎ_xＡｌ_yＧａ_1-x-yＮ、ただし０≦ｘ≦１，０≦ｙ≦１，およびｘ＋ｙ≦１で表される材料系を基礎とすることができ、例えば紫外線や青色スペクトル領域で発光するために設けられていてもよい。さらに前記多重量子井戸構造は、砒化物化合物半導体、とりわけ一般式Ｉｎ_xＡｌ_yＧａ_1-x-yＡｓ、ただし０≦ｘ≦１，０≦ｙ≦１，およびｘ＋ｙ≦１で表される材料系を基礎とすることができ、例えば約７００ｎｍ〜８００ｎｍまでの赤色および／または赤外線スペクトル領域で発光するために設けられていてもよい。

好ましい実施形態によれば、少なくとも１つの高障壁層と残りの障壁層は、それぞれにおいて、一般式Ｉｎ_xＡｌ_yＧａ_1-x-yＰ，Ｉｎ_xＡｌ_yＧａ_1-x-yＮ，Ｉｎ_xＡｌ_yＧａ_1-x-yＡｓ，ただし０≦ｘ≦１，０≦ｙ≦１，およびｘ＋ｙ≦１で表される材料系を有し、ただし少なくとも１つの高障壁層のアルミニウム含有量ｙは、残りの障壁層のアルミニウム含有量ｙよりも多い。このアルミニウム含有量の増加は、好ましくは残りの障壁層に比べ、高障壁層の電子バンドギャップの拡大を引き起こす。

多重量子井戸構造において、高障壁層として構成されていないそれぞれ同じ電子バンドギャップＥ_bを有している残りの障壁層の数は、好ましくは少なくとも１０であり、より好ましくは少なくとも２０である。この残りの障壁層の数は、例えば１０〜１００の間の数であってもよいし、好ましくは、拡大されたバンドギャップを有する高障壁層の数の少なくとも５倍、特に好ましくは少なくとも１０倍の数であってもよい。

別の好適な実施形態によれば、ｐ型半導体領域に面した側が少なくとも１つの高障壁層に接している少なくとも１つの量子井戸層は、残りの量子井戸層のバンドギャップＥ_wよりも小さい電子バンドギャップＥ_lwを有している。これにより、このｐ型半導体領域に面した側が少なくとも１つの高障壁層に接している量子井戸層において、バリア効果に基づき非常に高い電荷キャリア密度が形成されることが見出された。このことは、電荷担体再結合が、より高い励起状態からも起こることを意味し、そのような再結合によって比較的大きなエネルギーと比較的短い波長を有するビームが発光されるようになる。これにより生じる発光スペクトルの比較的短い波長へのシフトは、好ましくは次のことによって減少若しくは完全に補償することができる。すなわち、少なくとも１つの高障壁層に接する量子井戸層に、残りの量子井戸層よりも小さいバンドギャップを持たせることによって低減若しくは完全に補償することが可能である。

発光スペクトルが比較的短い波長へシフトする作用を減少若しくは補償する別の代替的な手段は、ｐ型半導体領域に面した側が少なくとも１つの高障壁層に接している少なくとも１つの量子井戸層に、残りの量子井戸層よりも大きな厚みを持たせることである。この量子井戸層の厚みの増加も、電子バンドギャップを低減させることに類似して、発光波長を増加させ、したがって不所望な作用の抑制若しくは補償をもたらす。

以下では本発明を、図１乃至図６に関連する実施例に基づいてより詳細に説明する。

第１実施形態に係るオプトエレクトロニクス半導体チップの概略的断面図 第２実施形態に係るオプトエレクトロニクス半導体チップの概略的断面図 第３実施形態に係るオプトエレクトロニクス半導体チップの概略的断面図 第４実施形態に係るオプトエレクトロニクス半導体チップの概略的断面図 第５実施形態に係る電子バンドギャップを垂直方向に延在する座標ｚに関して示したグラフ 従来のオプトエレクトロニクス半導体チップと比較した第６実施形態に係るオプトエレクトロニクス半導体チップの相対輝度Ｂ（Ｔ）／Ｂ（Ｔ＝２５℃）を温度Ｔに関して表したグラフ

発明を実施するための形態
上記の図面中、同じ構成要素または作用の同じ構成要素には、それぞれ同一の参照符号が付されている。図示の構成要素並びに構成要素相互間の大きさの割合は、必ずしも縮尺通りではない。

図１に示されている本発明の第１実施形態に係るオプトエレクトロニクス半導体チップ１０は、ｐ型半導体領域４と、ｎ型半導体領域６と、ｐ型半導体領域４とｎ型半導体領域６との間に配置されたビーム発光に適した活性層５とを備えたＬＥＤチップである。このオプトエレクトロニクス半導体チップ１０は、半導体層４、５、６のエピタキシャル成長のために使用される本来の成長基板がそこから剥離される代わりに、半導体層列が接続層２を用いて、特にはんだ層を用いて、成長基板とは異なる支持体基板１に接続されたいわゆる薄膜半導体チップである。そのような薄膜発光ダイオードチップ１０では、通常はｐ型半導体領域４が支持体基板１に対向している。ここではｐ型半導体領域４と支持体基板１との間には、有利には、ミラー層３が配置されており、このミラー層３は、好ましくは支持基板１の方向に放射されるビームを、オプトエレクトロニクス半導体チップのビーム出射面１１の方向に偏向する。このミラー層３は、例えばＡｇ、Ａｌ、またはＡｕを含んだ金属層である。

オプトエレクトロニクス半導体チップ１０の電気的接触接続のために、例えば、第１のコンタクト層８を支持基板１の裏面側に設け、第２のコンタクト層９をビーム出射面１１の一部領域に設けてもよい。

ｐ型半導体領域４とｎ型半導体領域６は、それぞれ複数の部分構成層から構築されていてもよいし、必ずしも専属のｐ型ドープ層若しくはｎ型ドープ層から構成される必要はなく、例えば１つ以上のドーピングされていない層を有していてもよい。

図示の実施形態に対して代替的に、オプトエレクトロニクス半導体チップ１０は、逆の極性を有することも可能である。すなわち、ｎ型の半導体領域６が基板に対向し、ｐ型半導体領域４は、オプトエレクトロニクス半導体チップのビーム出射面１１に対向することも可能である（図示せず）。このことは、通常は、半導体層のエピタキシャル成長に用いた成長基板が剥離されないケースに当て嵌まる。なぜなら、通常は、ｎ型半導体領域が最初に成長基板上で成長されるからである。

ビームの発光のために設けられているオプトエレクトロニクス半導体チップ１０の活性層５は、多重量子井戸構造７として構成されている。この多重量子井戸構造７は、交互に配置された複数の量子井戸層７１と障壁層７２，７３を有している。図示の実施形態では、この多重量子井戸構造７は、それぞれ１つの量子井戸層７１と、障壁層７２，７３からなる１００の層対を有している。この量子井戸層７１は、それぞれ電子バンドギャップＥ_wを有している。オプトエレクトロニクス半導体チップ１０のｎ型半導体領域６から出発して、最初の９８の障壁層は、それぞれ電子バンドギャップＥ_bを有している。

ｐ型半導体領域４の次に存在する２つの障壁層７３は、それぞれ高障壁層７３として構成されており、それらは残りの障壁層７２よりも大きい電子バンドギャップＥ_hbを有する。この目的のために、高障壁層７３の材料組成は、残りの障壁層７２の材料組成とは異なる。高障壁層７３のより大きな電子バンドギャップＥ_hwは、特に次のことによって生成されてもよい。すなわち、高障壁層７３が、残りの障壁層７２よりも多くのアルミニウム成分を有することで生成されてもよい。例えば前記高障壁層７３は、Ｉｎ_0.5Ａｌ_0.5Ｐを含み、残りの障壁層７２は、一般式Ｉｎ_0.5Ｇａ_0.25Ａｌ_0.25Ｐを含み得る。

高障壁層７３は、増加された電子バンドギャップＥ_hbに基づき、特に正孔に対する障壁として作用し、ｐ型半導体領域４からｎ型半導体領域６に対向する量子井戸構造７部分への正孔の入り込みを困難にさせる。そのためオプトエレクトロニクス半導体チップの動作時には、ｐ型半導体領域４に対向する高障壁層７３の境界面に接する量子井戸層７１の正孔濃度が、多重量子井戸構造７の残りの９８の量子井戸層７１よりも高くなる。とりわけ低い動作温度のときは、それによって多重量子井戸構造７において、ビーム発生効率を減少させる不均一な電荷担体分散が生じる。

より高い動作温度では、高障壁層７３を正孔が容易に通過する。そのため電荷担体分散は、温度上昇に伴いより均一になっていく。このようにして、ビーム発光効率は温度上昇に伴って高まっていく。この作用は、ビーム発光型半導体チップでは典型的に観察される、多重量子井戸構造７内への電荷担体の注入の悪化に基づき活性層５内でのビーム発生効率が温度の増加に伴い低下することを減少若しくは補償し、好適には逆に作用する。従って、このオプトエレクトロニクス半導体チップ１０は、発光輝度の改善された温度安定性によって抜きんでている。

図１に示されているオプトエレクトロニクス半導体チップ１０は、例えば、５９０ｎｍの波長で発光するために設けられている。ここでは、室温での輝度が２つの高障壁層７３に基づき、１００の全ての障壁層７２がＩｎ_0.5Ｇａ_0.25Ａｌ_0.25Ｐから形成されている以外は同一の半導体チップと比較して約１５％減少することが見出されている。但しこのオプトエレクトロニクス半導体チップ１０は、１００℃の動作温度でも、全ての障壁層が同一の電子バンドギャップを有している以外は同一の従来の半導体チップと同じ輝度で発光する。従って動作温度との輝度の相対的な変化は、本実施形態によるオプトエレクトロニクス半導体チップ１０では、全ての障壁層が同一の電子バンドギャップを有している比較例の場合よりも少なくなる。

図２には、６１５ｎｍの波長で発光するために設けられているオプトエレクトロニクス半導体チップ１０の別の実施例が示されている。このオプトエレクトロニクス半導体チップ１０は、図１の実施形態とは、次の点で異なっている。すなわち、活性層５として機能する多重量子井戸構造７が、量子井戸層７１と障壁層７２，７３からの５０の層対を有している点である。前述の実施形態とは異なり、ここではｐ型半導体領域４から出発して最初の障壁層７３だけが高障壁層７３として構成されている。この障壁層７３は、Ｉｎ_0.5Ａｌ_0.5Ｐを含み、それ故それぞれＩｎ_0.5Ｇａ_0.25Ａｌ_0.25Ｐを含む４９の残りの障壁層７２よりも大きな電子バンドギャップを有する。

ｐ型半導体領域４から出発して最初の障壁層を高障壁層７３として構成することによって、室温でのオプトエレクトロニクス半導体チップ１０の輝度は、全ての障壁層が同じ電子バンドギャップを有している以外は同一のオプトエレクトロニクス半導体チップと比較して約１７％減少する。１００℃への温度上昇のもとでの輝度の相対的な減少は、図２に示す実施形態によれば、同一の電子バンドギャップを有する障壁層を備えた従来の半導体チップの場合の５０％の減少に代わって約４０％に留まる。従って室温と１００℃の動作温度との間の相対的な輝度損失は、好ましくは本実施形態によれば、従来の半導体チップに比べて２０％低減される。

図２に示されているオプトエレクトロニクス半導体チップ１０のさらなる有利な実施形態および利点は、第１の実施形態に相当するため、ここでの再度の詳細な説明は省く。

図３には、オプトエレクトロニクス半導体チップ１０のさらなる態様が示されており、これは図１の実施形態の変化実施例である。図３の実施形態は、次のような２つの量子井戸層７４が設けられている点で図１の実施形態と異なっている。すなわち、ｐ型半導体領域４に対向する側が２つの高障壁層７３に接しており、かつ残りの量子井戸層７１のバンドギャップＥ_wより少ない電子バンドギャップＥ_lwを有している２つの量子井戸層７４である。このことは、高障壁層７３によって、ｐ型半導体領域４の方向で接している量子井戸層７４内の正孔の濃度が高められることが見出されたため有利である。これらの量子井戸層７４内の高い電荷担体濃度に基づいて、ビーム発光性の電荷担体再結合が、より高い励起状態からも引き起こされ、それによって、高いエネルギーのビームが比較的短い波長で発光する。この作用は、ｐ型半導体領域４に対向する側が高障壁層７３に接している量子井戸層７４の電子バンドギャップＥ_lwを、残りの量子井戸層７１に比べて低減させることで、減少若しくは補償される。図３に示されているオプトエレクトロニクス半導体チップ１０のさらなる好適な実施形態および利点は、第１の実施形態に相当するため、ここでの再度の詳細な説明は省く。

図４には、オプトエレクトロニクス半導体チップ１０のさらに別の実施形態が示されており、これは図２に示す実施形態の変化実施例である。この図４の実施形態は、図２の実施形態と、次の点で異なっている。すなわち、ｐ型半導体領域に対向する側が高障壁層７３に接している量子井戸層７５が、残りの量子井戸層７１の厚さｄ₁より大きい厚さｄ₂を有している点である。高障壁層７３に接する量子井戸層７５の厚さの増加は、より高い励起状態からの電荷担体再結合による逆の作用を減少若しくは完全に補償するための、図３に示されている量子井戸層７５内で発光されるビームの発光波長を低減させる手段に対する代替例を表している。ビームを放出されました。さらなる好適な実施形態に関しては、図４に示されている実施形態は、図２に示されている実施形態に相応している。

図５には、オプトエレクトロニクス半導体チップ１０のさらなる実施形態における電子バンドギャップＥ_gの経過が、垂直方向に延在する座標ｚに関して示されている。これは、６１５ｎｍの波長で発光するために設けられている半導体チップであり、この半導体チップは、ＩｎＧａＡｌＰ系の材料系をベースとし、図２に示されている実施形態と同様に、交互に入れ替わる複数の量子井戸層と障壁層からなる５０の層対を有している。ｐ型半導体領域から出発して最初の障壁層は、高障壁層７３として構成されており、この高障壁層７３は、多重量子井戸構造の残りの障壁層よりもはるかに大きな電子バンドギャップを有している。この高障壁層７３の機能とその結果から得られる利点は、先に記載した実施形態のものに相当するため、ここでの再度の詳細な説明は省く。

図５に示されている実施形態に対しては代替的に、次のようなことも可能であろう。すなわち、高障壁層７３を、ｐ型半導体領域から出発して最初の量子井戸層の後ではなく、複数の量子井戸層の後に配置するのである。特にこの高障壁層７３は、ｐ型半導体領域４から出発してｍ番目の量子井戸層である量子井戸層と、直に接している量子井戸層との間に配置可能であり、ただし前記ｍは、１から２０の間の数、好ましくは１から１０の間の数である。

図６は、従来の半導体チップ（曲線１３）と比較した、さらなる実施形態によるオプトエレクトロニクス半導体チップ（曲線１２）に対する測定された相対輝度Ｂ（Ｔ）／Ｂ（Ｔ＝２５℃）を周囲温度Ｔの関数で表したものである。この実施形態によるオプトエレクトロニクス半導体チップは、複数の量子井戸層と障壁層とからなる１００の層対を有する多重量子井戸構造を備えた、ＩｎＧａＡｌＰ系半導体材料ベースの発光ダイオードチップであり、このチップはｐ型半導体領域から出発して最初の１０の障壁層が、多重量子井戸構造の残りの９０の障壁層よりも大きい電子バンドギャップを有する高障壁層として構成されている。従来の半導体チップに基づく比較例は、１００の全ての障壁層が同一の電子バンドギャップを有している以外は同一に構成された半導体チップである。本実施形態によるオプトエレクトロニクス半導体チップの高障壁層は、低い温度Ｔのもとでは発光輝度を低減する。なぜなら、ｎ型半導体領域の方向で高障壁層に後続する９０の量子井戸層内への正孔の電荷担体輸送が低減されるからである。この作用は、温度Ｔの上昇とともに減少する。なぜなら電荷担体は、温度の上昇に伴い可動性が大きくなって、高障壁層を容易に通過することができるようになるからである。本実施形態によるオプトエレクトロニクス半導体チップでは、温度の上昇に伴う輝度の低減は、従来の半導体チップに比べてより少なくなる。例えば、１００℃の温度Ｔの場合の輝度の低下は、従来の半導体チップよりも７％ほど少なくなる。

本発明は、実施例に基づいた説明によって限定されるものではない。むしろ本発明は、あらゆる新たな特徴並びにこれらの特徴のあらゆる組み合わせを含んでおり、このことは、とりわけこれらの特徴や組み合わせ自体が明示的に請求の範囲や実施形態に示されていなかったとしても、これらの特徴のあらゆる組み合わせが特許請求の範囲には含まれていることを意味する。

Claims (15)

1. オプトエレクトロニクス半導体チップ（１０）であって、
   ｐ型半導体領域（４）と、
   ｎ型半導体領域（６）と、
   前記ｐ型半導体領域（４）と前記ｎ型半導体領域（６）との間に配設された活性層（５）とを含み、
   前記活性層（５）は、多重量子井戸構造（７）として構成されており、
   前記多重量子井戸構造（７）は、交互に配設された量子井戸層（７１）及び障壁層（７２，７３）をそれぞれ有し、
   前記ｎ型半導体領域（６）よりも前記ｐ型半導体領域（４）近傍に配置された少なくとも１つの前記障壁層は、高障壁層（７３）であり、
   前記高障壁層（７３）は、残りの障壁層（７２）の電子バンドギャップＥ_bより大きい電子バンドギャップＥ_hbを有していることを特徴とする、オプトエレクトロニクス半導体チップ（１０）。
2. 前記少なくとも１つの高障壁層（７３）は、以下の関係、
   Ｅ_hb−Ｅ_b≧０.０５ｅＶ
   を満たす前記バンドギャップＥ_hbを有している、請求項１記載のオプトエレクトロニクス半導体チップ。
3. 前記多重量子井戸構造（７）は、１０以下の高障壁層（７３）を有している、請求項１または２記載のオプトエレクトロニクス半導体チップ。
4. 前記ｐ型半導体領域から出発して、最初のｋ個の障壁層は高障壁層であり、ただし前記ｋは、１から１０の間の数である、請求項３記載のオプトエレクトロニクス半導体チップ。
5. 前記多重量子井戸構造（７）は、厳密に１つの高障壁層（７３）を有している、請求項１から５いずれか１項記載のオプトエレクトロニクス半導体チップ。
6. 前記高障壁層（７３）は、前記ｐ型半導体領域から出発してｍ番目の量子井戸層（７１）である１つの量子井戸層（７１）と、直ぐ近くに隣接する量子井戸層（７１）との間に配置されており、ただし前記ｍは、１から２０までの間の数である、請求項５記載のオプトエレクトロニクス半導体チップ。
7. 前記ｍは１である、請求項６記載のオプトエレクトロニクス半導体チップ。
8. 前記多重量子井戸構造（７）は、前記ｎ型半導体領域（６）よりも前記ｐ型半導体領域（４）近傍に配置されている複数の高障壁層（７３）を有している、請求項１から４いずれか１項記載のオプトエレクトロニクス半導体チップ。
9. 少なくとも１つの前記高障壁層（７３）と残りの前記障壁層（７２）は、それぞれにおいて、一般式Ｉｎ_xＡｌ_yＧａ_1-x-yＰ，Ｉｎ_xＡｌ_yＧａ_1-x-yＮ，またはＩｎ_xＡｌ_yＧａ_1-x-yＡｓ、ただし０≦ｘ≦１，０≦ｙ≦１，およびｘ＋ｙ≦１で表される材料系を有し、ただし前記少なくとも１つの高障壁層（７３）のアルミニウム含有量ｙは、前記残りの障壁層（７２）のアルミニウム含有量ｙよりも多い、請求項１から８いずれか１項記載のオプトエレクトロニクス半導体チップ。
10. 前記残りの障壁層（７２）の数は、少なくとも１０である、請求項１から９いずれか１項記載のオプトエレクトロニクス半導体チップ。
11. 前記残りの障壁層（７２）の数は、少なくとも２０である、請求項１０記載のオプトエレクトロニクス半導体チップ。
12. 前記バンドギャップＥ_bを有する前記残りの障壁層（７２）の数は、前記増加したバンドギャップＥ_hbを有する１つ以上の前記高障壁層（７３）の数よりも少なくとも５倍大きい数である、請求項１から１１いずれか１項記載のオプトエレクトロニクス半導体チップ。
13. 前記バンドギャップＥ_bを有する前記残りの障壁層（７２）の数は、前記増加したバンドギャップＥ_hbを有する１つ以上の前記高障壁層（７３）の数よりも少なくとも１０倍大きい数である、請求項１から１２いずれか１項記載のオプトエレクトロニクス半導体チップ。
14. 前記ｐ型半導体領域に対向する側が前記少なくとも１つの高障壁層（７３）に接する少なくとも１つの量子井戸層（７４）は、前記残りの量子井戸層（７１）の前記バンドギャップＥ_wよりも小さい電子バンドギャップＥ_lwを有している、請求項１から１３いずれか１項記載のオプトエレクトロニクス半導体チップ。
15. 前記ｐ型半導体領域に対向する側が前記少なくとも１つの高障壁層（７３）に接する少なくとも１つの量子井戸層（７５）は、前記残りの量子井戸層（７１）の厚さよりも大きい厚さを有している、請求項１から１４いずれか１項記載のオプトエレクトロニクス半導体チップ。

Images