JP2016515791A5 - - Google Patents

Claims (20)

1. 入力電流を出力電圧に変換するための前置増幅器回路であって、
   前記入力電流を表す入力信号を受信し、第１の電圧出力信号を提供する、第１のトランスインピーダンス増幅器と、
   前記第１のトランスインピーダンス増幅器に整合され、第２の電圧出力信号を提供する、第２のトランスインピーダンス増幅器と、
   基準電流に少なくとも部分的に従って、前記それぞれの第１及び第２のトランスインピーダンス増幅器に第１及び第２のバイアス電流を提供する、バイアス回路と、
   オフセット信号に少なくとも部分的に従って、前記バイアス回路に提供される前記基準電流を制御する、基準回路と、
   前記第１及び第２の電圧出力信号から導出される差動電圧出力信号に従って、前記基準回路に前記オフセット信号を提供する、オフセット回路と、
   を含む、前置増幅器回路。
2. 請求項１に記載の前置増幅器回路であって、
   前記オフセット信号に従って、前記入力信号のＤＣ成分の少なくとも一部を選択的に除去するためＤＣ相殺回路を更に含む、前置増幅器。
3. 請求項１に記載の前置増幅器回路であって、
   前記第１及び第２の電圧出力信号から導出される前記差動電圧出力信号に少なくとも部分的に従って、前記第１及び第２のトランスインピーダンス増幅器のゲインを制御する、自動ゲイン制御回路を更に含む、前置増幅器回路。
4. 請求項３に記載の前置増幅器回路であって、
   前記第１のトランスインピーダンス増幅器が、
   前記入力信号を受信するためのベース端子と、第１のレジスタを介して前記バイアス回路に結合されるコレクタ端子と、回路接地ノードに結合されるエミッタ端子とを含む、第１の入力トランジスタであって、前記第１の入力トランジスタの前記コレクタ端子が前記第１の電圧出力信号を提供する、前記第１の入力トランジスタと、
   前記第１の入力トランジスタの前記コレクタ端子に接続されるベース端子と、電圧供給ノードに接続されるコレクタ端子とを備える、第１の出力トランジスタと、
   前記第１の出力トランジスタのエミッタ端子と前記第１の入力トランジスタの前記ベース端子との間に接続される、第１のフィードバックレジスタと、
   前記第１のフィードバックレジスタに並列に接続される第１のゲイン制御電界効果トランジスタと、
   を含み、
   前記第２のトランスインピーダンス増幅器が、
   第２のレジスタを介して前記バイアス回路に結合されるコレクタ端子と、前記回路接地ノードに結合されるエミッタ端子とを含む、第２の入力トランジスタと、
   前記第２の入力トランジスタの前記コレクタ端子に接続されるベース端子と、前記電圧供給ノードに接続されるコレクタ端子とを備える、第２の出力トランジスタと、
   前記第２の出力トランジスタのエミッタ端子と前記第２の入力トランジスタのベース端子との間に接続される、第２のフィードバックレジスタと、
   前記第２のフィードバックレジスタに並列に接続される第２のゲイン制御電界効果トランジスタと、
   を含み、
   前記自動ゲイン制御回路が、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記差動電圧出力信号に少なくとも部分的に従って、前記第１及び第２のゲイン制御電界効果トランジスタにゲート制御信号を提供する、前置増幅器回路。
5. 請求項４に記載の前置増幅器回路であって、
   前記オフセット信号に従って、前記入力信号のＤＣ成分の少なくとも一部を選択的に除去するためＤＣ相殺回路を更に含む、前置増幅器。
6. 請求項５に記載の前置増幅器回路であって、
   前記基準回路が、前記第１及び第２のバイアス電流を減少させるため、及びそれによって、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記オフセット信号の振幅の逆数に少なくとも部分的に従って前記基準電流を制御する、前置増幅器回路。
7. 請求項３に記載の前置増幅器回路であって、
   前記オフセット信号に従って、前記入力信号のＤＣ成分の少なくとも一部を選択的に除去するためＤＣ相殺回路を更に含む、前置増幅器。
8. 請求項３に記載の前置増幅器回路であって、
   前記基準回路が、前記第１及び第２のバイアス電流を減少させるため、及びそれによって、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記オフセット信号の振幅の逆数に少なくとも部分的に従って前記基準電流を制御する、前置増幅器回路。
9. 請求項１に記載の前置増幅器回路であって、
   前記第１のトランスインピーダンス増幅器が、
   前記入力信号を受信するためのベース端子と、第１のレジスタを介して前記バイアス回路に結合されるコレクタ端子と、回路接地ノードに結合されるエミッタ端子とを含む、第１の入力トランジスタであって、前記第１の入力トランジスタの前記コレクタ端子が前記第１の電圧出力信号を提供する、前記第１の入力トランジスタと、
   前記第１の入力トランジスタの前記コレクタ端子に接続されるベース端子と、電圧供給ノードに接続されるコレクタ端子とを備える、第１の出力トランジスタと、
   前記第１の出力トランジスタのエミッタ端子と前記第１の入力トランジスタの前記ベース端子との間に接続される、第１のフィードバックレジスタと、
   を含み、
   前記第２のトランスインピーダンス増幅器が、
   第２のレジスタを介して前記バイアス回路に結合されるコレクタ端子と、前記回路接地ノードに結合されるエミッタ端子とを含む、第２の入力トランジスタと、
   前記第２の入力トランジスタの前記コレクタ端子に接続されるベース端子と、前記電圧供給ノードに接続されるコレクタ端子とを備える、第２の出力トランジスタと、
   前記第２の出力トランジスタのエミッタ端子と前記第２の入力トランジスタのベース端子との間に接続される、第２のフィードバックレジスタと、
   を含む、前置増幅器回路。
10. 請求項１に記載の前置増幅器回路であって、
    前記基準回路が、前記第１及び第２のバイアス電流を減少させるため、及びそれによって、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器のゲインを減少させるため、及びその逆のために、前記オフセット信号の振幅の逆数に少なくとも部分的に従って前記基準電流を制御する、前置増幅器回路。
11. 集積回路装置であって、
    互いに結合されるゲート端子と、電圧供給ノードに結合されるソース端子と、前記ゲート端子の制御電圧に従って第１及び第２のバイアス電流をそれぞれ提供するドレイン端子とを備える第１及び第２のＰチャネルＦＥＴを含むバイアス回路と、
    第１及び第２のトランスインピーダンス増幅器であって、前記第１及び第２のトランスインピーダンス増幅器が、
    対応するレジスタを介して前記バイアス回路から前記第１及び第２のバイアス電流を受信するように結合されるコレクタ端子と、回路接地ノードに結合されるエミッタ端子とを含むＮＰＮ入力トランジスタであって、前記入力トランジスタの前記コレクタ端子が差動電圧出力信号を提供する、前記ＮＰＮ入力トランジスタと、
    前記入力トランジスタの前記コレクタ端子に接続されるベース端子と、前記電圧供給ノードに接続されるコレクタ端子とを備える、ＮＰＮ出力トランジスタと、
    前記出力トランジスタのエミッタ端子と前記入力トランジスタのベース端子との間に接続されるフィードバックレジスタと、
    を個別に含む、前記第１及び第２のトランスインピーダンス増幅器と、
    少なくとも部分的に、前記差動電圧出力信号に従い、前記集積回路において生成される基準電流に従って、前記第１及び第２のバイアス電流を制御するように前記バイアス回路に提供される前記制御電圧を改変するため基準電流出力を提供する基準回路と、
    を含み、
    前記第１のトランスインピーダンス増幅器の前記入力トランジスタの前記ベース端子が、入力信号を受信するように接続され、前記第１及び第２のトランスインピーダンス増幅器が、前記入力信号の振幅を表す前記差動電圧出力信号を提供する、集積回路装置。
12. 請求項１１に記載の集積回路装置であって、
    前記第１のトランスインピーダンス増幅器の前記入力トランジスタの前記ベース端子と前記回路接地ノードとの間に結合され、前記入力信号のＤＣ成分の少なくとも一部を選択的に除去するために前記差動電圧出力信号に少なくとも部分的に従って制御されるゲート端子を有する、ＮチャネルＦＥＴを更に含む、集積回路装置。
13. 請求項１２に記載の集積回路装置であって、
    前記差動電圧出力信号に少なくとも部分的に従って、前記第１及び第２のトランスインピーダンス増幅器のゲインを制御する、自動ゲイン制御回路を更に含む、集積回路装置。
14. 請求項１３に記載の集積回路装置であって、
    前記個別のトランスインピーダンス増幅器が、前記対応するフィードバックレジスタに並列に接続されるゲイン制御電界効果トランジスタを含み、
    前記自動ゲイン制御回路が、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記差動電圧出力信号に少なくとも部分的に従って、前記ゲイン制御電界効果トランジスタにゲート制御信号を提供する、集積回路装置。
15. 請求項１４に記載の集積回路装置であって、
    前記基準回路が、前記第１及び第２のバイアス電流を減少させるため、及びそれによって、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記差動電圧出力信号の振幅の逆数に少なくとも部分的に従って前記基準電流出力を制御する、集積回路装置。
16. 請求項１１に記載の集積回路装置であって、
    前記差動電圧出力信号に少なくとも部分的に従って前記第１及び第２のトランスインピーダンス増幅器のゲインを制御する、自動ゲイン制御回路を更に含み、
    前記個別のトランスインピーダンス増幅器が、前記対応するフィードバックレジスタに並列に接続されるゲイン制御電界効果トランジスタを含み、
    前記自動ゲイン制御回路が、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記差動電圧出力信号に少なくとも部分的に従って、前記ゲイン制御電界効果トランジスタにゲート制御信号を提供する、集積回路装置。
17. 請求項１６に記載の集積回路装置であって、
    前記基準回路が、前記第１及び第２のバイアス電流を減少させるため、及びそれによって、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記差動電圧出力信号の振幅の逆数に少なくとも部分的に従って前記基準電流出力を制御する、集積回路装置。
18. 請求項１１に記載の集積回路装置であって、
    前記基準回路が、前記第１及び第２のバイアス電流を減少させるため、及びそれによって、差動電圧出力信号振幅を増加させるために前記第１及び第２のトランスインピーダンス増幅器の前記ゲインを減少させるため、及びその逆のために、前記差動電圧出力信号の振幅の逆数に少なくとも部分的に従って前記基準電流出力を制御する、集積回路装置。
19. 請求項１１に記載の集積回路装置であって、
    前記第１及び第２のトランスインピーダンス増幅器が整合される、集積回路装置。
20. シングルエンド入力電流信号を差動出力電圧信号に変換するための前置増幅器であって、
    前記シングルエンド入力電流信号を受信するベース端子を備える第１の入力トランジスタと、第１の出力トランジスタとを含む、信号トランスインピーダンス増幅器と、
    前記信号トランスインピーダンス増幅器に整合され、入力信号を受信しない第２の入力トランジスタと第２の出力トランジスタとを含む、ダミートランスインピーダンス増幅器と、
    を含み、
    前記信号トランスインピーダンス増幅器と前記ダミートランスインピーダンス増幅器とが、少なくとも部分的に、前記シングルエンド入力電流信号に従い、また、前置増幅器内に実装される基準電流源から導出されるバイアス電流源と自動ゲイン制御回路出力信号とに従って、前記差動出力電圧信号を提供する、前置増幅器。