CN109905091B - 差分转阻放大器 - Google Patents

差分转阻放大器 Download PDF

Info

Publication number
CN109905091B
CN109905091B CN201711308269.6A CN201711308269A CN109905091B CN 109905091 B CN109905091 B CN 109905091B CN 201711308269 A CN201711308269 A CN 201711308269A CN 109905091 B CN109905091 B CN 109905091B
Authority
CN
China
Prior art keywords
transistor
coupled
amplifying circuit
differential
differential amplifying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711308269.6A
Other languages
English (en)
Other versions
CN109905091A (zh
Inventor
王又法
陈明东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lite On Singapore Pte Ltd
Original Assignee
Lite On Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lite On Singapore Pte Ltd filed Critical Lite On Singapore Pte Ltd
Priority to CN201711308269.6A priority Critical patent/CN109905091B/zh
Priority to US16/045,282 priority patent/US10425041B2/en
Publication of CN109905091A publication Critical patent/CN109905091A/zh
Application granted granted Critical
Publication of CN109905091B publication Critical patent/CN109905091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/082—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开一种差分转阻放大器包括第一差分放大电路、第二带反馈差分放大电路、第一源极随耦器与第二源极随耦器、第一反馈电阻与第二反馈电组、感光二极管与补偿二极管。第一源极随耦器的输入端耦接于第一差分放大电路的第一输出端，且第一源极随耦器的输出端耦接于第二带反馈差分放大电路的第二输入端与第一反馈电阻。第二源极随耦器的输入端耦接于第一差分放大电路的第二输出端，且第二源极随耦器的输出端耦接于第二带反馈差分放大电路的第一输入端与第二反馈电阻。感光二极管与补偿二极管分别连接第一差分放大电路的两输入端。

Description

差分转阻放大器
技术领域
本发明乃涉及一种用于光电耦合器中的转阻放大器(TransimpedenceAmplifier,TIA)，特别涉及一种采用差分结构设计的转阻放大器(DifferentialTransimpedence Amplifier)。
背景技术
转阻放大器广泛地被使用于光通讯领域中。在光耦合器中，感光二极管接收从光源发出的光信号，并将它转换为微弱的电流信号，然后，转阻放大器将感光二极管所输出的电流放大并且转换为光电耦合器的输出电压信号，其中，感光二极管所输出的电流相关于光源的驱动电流。举例来说，光耦合器的光源可以是发光二极管(Light Emitting Diode；LED)或雷射。为了符合特定应用需求，有时需要降低光源的驱动电流；然而，对于单端转阻放大器(Singled-End TIA)来说，光源的驱动电流越小，感光二极管产生的光电流就越小，于是便需要转阻放大器具有较大的增益。然而，于此情况下，所输出的共模噪声会变大，难以满足工业界里抑制共模噪声的需求。
为了适应较小的光源的驱动电流，目前广泛地被使用于光通信领域中的转阻放大器多为以下三种类型：利用运算放大器设计的转阻放大器、利用多个共源极放大器设计的转阻放大器，以及利用两个单端转阻放大器设计的伪差分转阻放大器(Pseudo-Differential TIA)。然而，在光源的驱动电流较小的情况下，若能直接采用差分结构设计转阻放大器，将能更简易地达到抑制共模噪声的需求，同时也能具有高速与高增益的效能，只是一般来说直接采用差分结构设计转阻放大器并不容易。
发明内容
本发明公开一种差分转阻放大器，用以将一感光二极管产生的电流信号与一补偿二极管产生的电流噪声放大并转换为一正电压信号与一负电压信号，接着将正电压信号与负电压信号相减，以从通道中消除或尽可能地抑制共模噪声。此种差分转阻放大器包括第一差分放大电路、第二带反馈差分放大电路、第一源极随耦器与第二源极随耦器、第一反馈电阻与第二反馈电阻、感光二极管与补偿二极管。第一源极随耦器的输入端耦接于第一差分放大电路的第一输出端，且第一源极随耦器的输出端耦接于第二带反馈差分放大电路的第二输入端。第二源极随耦器具有一输入端与一输出端。第二源极随耦器的输入端耦接于第一差分放大电路的第二输出端，且第二源极随耦器的输出端耦接于第二带反馈差分放大电路的第一输入端。第一源极随耦器的输出端通过一第一反馈电阻耦接于第一差分放大电路的第一输入端，且第二源极随耦器的输出端通过一第二反馈电阻耦接于第一差分放大电路的第二输入端。一第三反馈电阻耦接于第二带反馈差分放大电路的第一输入端与第一输出端之间，且一第四反馈电阻耦接于第二带反馈差分放大电路的第二输入端与第二输出端之间。感光二极管的阳极接地，且感光二极管的阴极与第二反馈电阻一同连接于第一差分放大电路的第二输入端。补偿二极管的阳极接地，且补偿二极管的阴极与第一反馈电阻一同连接于第一差分放大电路的第一输入端。
本发明公开另一种差分转阻放大器，用以将一感光二极管产生的电流信号与一补偿二极管产生的电流噪声放大并转换为一正电压信号与一负电压信号，接着将正电压信号与负电压信号相减，以从通道中消除或尽可能地抑制共模噪声。此种差分转阻放大器包括第一差分放大电路、第二带反馈差分放大电路、第一源极随耦器与第二源极随耦器。第一源极随耦器的输入端耦接于第一差分放大电路的第一输出端，且第一源极随耦器的输出端耦接于第二带反馈差分放大电路的第二输入端。第二源极随耦器具有一输入端与一输出端。第二源极随耦器的输入端耦接于第一差分放大电路的第二输出端，且第二源极随耦器的输出端耦接于第二带反馈差分放大电路的第一输入端。第一源极随耦器的输出端通过一第一反馈电阻耦接于第一差分放大电路的第一输入端，且第二源极随耦器的输出端通过一第二反馈电阻耦接于第一差分放大电路的第二输入端。一第一负载晶体管耦接于第二带反馈差分放大电路的第一输出端，且一第二负载晶体管耦接于第二带反馈差分放大电路的第二输出端。感光二极管的阳极接地，且感光二极管的阴极与第二反馈电阻一同连接于第一差分放大电路的第二输入端。补偿二极管的阳极接地，且补偿二极管的阴极与第一反馈电阻一同连接于第一差分放大电路的第一输入端。
本发明所提供的差分转阻放大器直接采用差分结构进行电路设计，因此能够良好地达到抑制共模噪声的需求，同时也能具有高速与高增益的效能。另外，除了回馈电阻外，用以构成本发明所提供的差分转阻放大器的电路组件均为晶体管。相较于其他电路组件，晶体管组件于制程上的变异较小、匹配性高，因此本发明所提供的差分转阻放大器能够操作于较大范围的工作电压下。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是这些说明与附图说明书附图仅用来说明本发明，而非对本发明的权利要求作任何的限制。
附图说明
图1为根据本发明例示性实施例示出的差分转阻放大器的方框图。
图2为根据图1的实施例所示出的差分转阻放大器的电路图。
图3为根据本发明另一例示性实施例示出的差分转阻放大器的方框图。
图4为根据图3的实施例所示出的差分转阻放大器的电路图。
具体实施方式
在下文将参看附图说明书附图更充分地描述各种例示性实施例，在附图说明书附图中展示一些例示性实施例。然而，本发明概念可能以许多不同形式来体现，且不应解释为限于本文中所阐述的例示性实施例。确切而言，公开这些例示性实施例使得本发明将为详尽且完整，且将向熟习此项技术者充分传达本发明概念的实施方式。在诸附图中，类似数字始终指示类似组件。
[差分转阻放大器的一实施例]
本实施例所提供的差分转阻放大器的主要工作原理在于，本实施例所提供的差分转阻放大器接收一感光二极管产生的电流信号与一补偿二极管产生的一电流噪声，接着透过本身的差分电路架构使得感光二极管产生的电流信号与补偿二极管产生的电流噪声放大并转换为一正电压信号与一负电压信号，最后再根据此正电压信号与此负电压信号产生一无共模噪声(或共模噪声及小)的输出电压信号。也就是说，本实施例所提供的差分转阻放大器能达到消除共模噪声(即，抑制共模噪声)的效果。
请参照图1，图1为根据本发明例示性实施例绘示的差分转阻放大器的方块图。
如图1所示，本实施例所提供的差分转阻放大器包括第一差分放大电路12、第二带反馈差分放大电路14、第一源极随耦器16与第二源极随耦器18、反馈电阻Rf1、Rf2、Rf3与Rf4、感光二极管D1与补偿二极管D2。
大体而言，第一差分放大电路12接收并将一感光二极管D1产生的电流信号与补偿二极管D2产生的电流噪声进行差分放大并转为电压信号。感光二极管D1产生的电流信号经差分放大并转为电压信号后，此电压信号通过第二源极随耦器18输入第二带反馈差分放大电路14。同时，补偿二极管D2产生的电流噪声经差分放大并转为电压信号后，此电压信号通过第一源极随耦器16输入第二带反馈差分放大电路14。最后，第二带反馈差分放大电路14接收并将该两电压信号再次进行差分放大，以输出一正电压信号与一负电压信号。
如图1所示，第一差分放大电路12具有第一输入端I1、第二输入端I2、第一输出端O1与第二输出端O2。第二带反馈差分放大电路14具有第一输入端I3、第二输入端I4、第一输出端O3与第二输出端O4。第一源极随耦器16具有输入端A与输出端B，第二源极随耦器具有输入端C与输出端D。第一源极随耦器16的输入端A耦接于第一差分放大电路12的第一输出端O1，且第一源极随耦器16的输出端B耦接于第二带反馈差分放大电路14的第二输入端I4。第二源极随耦器18的输入端C耦接于第一差分放大电路12的第二输出端O2，且第二源极随耦器18的输出端D耦接于第二带反馈差分放大电路14的第一输入端I3。
第一源极随耦器16的输出端B透过一第一反馈电阻Rf1耦接于第一差分放大电路12的第一输入端I1，且第二源极随耦器18的输出端D透过一第二反馈电阻Rf2耦接于第一差分放大电路12的第二输入端I2。一第三反馈电阻Rf3耦接于第二带反馈差分放大电路14的第一输入端I3与第一输出端O3之间，且一第四反馈电阻Rf4耦接于第二带反馈差分放大电路14的第二输入端I4与第二输出端O4之间。
接着说明本实施例所提供的差分转阻放大器的工作原理。
于本实施例中，第一差分放大电路12的第一输入端I1用以接收补偿二极管D2产生的一电流噪声，第一差分放大电路12的第二输入端I2用以接收感光二极管D1产生的一电流信号。补偿二极管D2的阴极耦接于第一差分放大电路12的第一输入端I1且补偿二极管D2的阳极接地，感光二极管D1的阴极耦接于第一差分放大电路12的第二输入端I2且感光二极管D1的阳极接地。
于此须说明的是，于本实施例中，补偿二极管D2与感光二极管D1为两个尺寸相同的二极管；惟差别在于，补偿二极管D2覆盖有一层遮光层(Light Shielding Layer)。因此，相较于感光二极管D1所产生的电流信号，补偿二极管D2所产生的电流噪声不具有光信号的成分，但会与感光二极管D1所产生的电流信号带有相同的噪声。
请同时参照图1与图2，图2为根据图1的实施例所绘示的差分转阻放大器的电路图。第一差分放大电路12由第一差分对121与第一电流源负载122组成。
第一差分对121包括第一晶体管M1、第二晶体管M2、第三晶体管M3与第四晶体管M4。第一晶体管M1的第一端与第二晶体管M2的第一端耦接于第一电流源负载122。第一晶体管M1的第二端与第二晶体管M2的第二端分别为第一差分放大电路12的第一输入端I1与第二输入端I2，且第一晶体管M1的第三端与第二晶体管M2的第三端分别为第一差分放大电路12的第一输出端O1与第二输出端O2。第三晶体管M3的第一端和第四晶体管M4的第一端耦接于一供应电压VDD，第三晶体管M3的第二端和第四晶体管M4的第二端耦接于一第一偏压电源Vb1，第三晶体管M3的第三端耦接于第一晶体管M1的第三端，且第四晶体管M4的第三端耦接于第二晶体管M2的第三端。
举例来说，第一晶体管M1与第二晶体管M2为NMOS晶体管，且第三晶体管M3与第四晶体管M4为PMOS晶体管。于此例中，第一晶体管M1、第二晶体管M2、第三晶体管M3与第四晶体管M4的第一端为源极，第一晶体管M1、第二晶体管M2、第三晶体管M3与第四晶体管M4的第二端为栅极，且第一晶体管M1、第二晶体管M2、第三晶体管M3与第四晶体管M4的第三端为漏极。
另外，于本实施例中，第一电流源负载122为第五晶体管M5。第五晶体管M5的第一端接地，第五晶体管M5的第二端耦接于一第二偏压电源Vb2，且第五晶体管M5的第三端耦接于第一差分对121。举例来说，第五晶体管M5为NMOS晶体管。于此例中，第五晶体管M5的第一端为源极，第五晶体管M5的第二端为栅极，且第五晶体管M5的第三端为漏极。
感光二极管D1所产生的电流信号与补偿二极管D2所产生的电流噪声经过第一差分对121的差分放大后，即产生一第一正电压信号V1与一第一负电压信号V1’。须说明的是，于本实施例中，第一正电压信号V1与第一负电压信号V1’的大小相关于感光二极管D1所产生的电流信号与第二反馈电阻Rf2的乘积。也就是说，对于第一差分放大电路12来说，其增益相关于感光二极管D1所产生的电流信号与第二反馈电阻Rf2的乘积。于本实施例中，第一反馈电阻Rf1与第二反馈电阻Rf2的电阻值介于30K奥姆至100K奥姆之间。
接下来，第一正电压信号V1从第一差分放大电路12的第二输出端O2输出到第二源极随耦器18的输入端C，同时，第一负电压信号V1’从第一差分放大电路12的第一输出端O1输出到第一源极随耦器16的输入端A。
复如图2所示，第一源极随耦器16包括第六晶体管M6与第七晶体管M7。第六晶体管M6的第一端为第一源极随耦器16的输出端B，第六晶体管M6的第二端接地，且第六晶体管M6的第三端耦接于一供应电压VDD。第七晶体管M7的第一端接地，第七晶体管M7的第二端耦接于一第一偏压电源Vb1，且第七晶体管M3的第三端耦接于第六晶体管M6的第一端。
第二源极随耦器18的电路架构类似于第一源极随耦器16。第二源极随耦器18包括第八晶体管M8与第九晶体管M9。第八晶体管M8的第一端为第二源极随耦器18的输出端D，第八晶体管M8的第二端耦接于第一差分放大电路12的第二输出端O2，且第八晶体管M8的第三端耦接于一供应电压VDD。第九晶体管M9的第一端接地，第九晶体管M9的第二端耦接于一第二偏压电源Vb2，且第九晶体管M9的第三端耦接于第八晶体管M8的第一端。
举例来说，第六晶体管M6与第七晶体管M7为NMOS晶体管，且第八晶体管M8与第九晶体管M9也为NMOS晶体管。于此例中，第六晶体管M6与第七晶体管M7的第一端为源极，第六晶体管M6与第七晶体管M7的第二端为栅极，且第六晶体管M6与第七晶体管M7的第三端为漏极。另外，第八晶体管M8与第九晶体管M9的第一端为源极，第八晶体管M8与第九晶体管M9的第二端为栅极，且第八晶体管M8与第九晶体管M9的第三端为漏极。
第一正电压信号V1输入第二源极随耦器18的输入端C后，会由第二源极随耦器18的输出端D输出至第二带反馈差分放大电路14的第一输入端I3，同时，第一负电压信号V1’输入第一源极随耦器16的输入端A后，会由第一源极随耦器16的输出端B输出至第二带反馈差分放大电路14的第二输入端I4。
须说明的是，一般来说，为了实现欲达到的高增益，利用运算放大器设计的差分转阻放大器通常需要设置米勒补偿(Miller Compensation)电路来达到稳定整体电路的效果。然而，此种作法会使得整体电路的运作速度降低。进一步说明，米勒补偿电路是藉由使极点分离来稳定整体电路(即，使差分转阻放大器的主极点被拉至较低的频率，且使差分转阻放大器的次极点被推至较高的频率)。因此，对于利用运算放大器设计的差分转阻放大器来说，虽然设置米勒补偿电路能够稳定整体电路，但却会因为差分转阻放大器的主极点与次极点间的频率距离被拉大，使得差分转阻放大器的主极点被拉至较低的频率，导致整体电路的运作速度降低。
相较之下，于本实施例中，第一源极随耦器16与第二源极随耦器18即为电压跟随器，其输出阻抗很小，因此在不设置米勒补偿电路的情况下就能使得本实施例所提供的差分转阻放大器的主极点位置处于高频，且使得第一差分放大电路12的次极点位置处于更高频，达到稳定电路的效果。于是，对于本实施例所提供的差分转阻放大器来说，不须设置米勒补偿电路也能稳定整体电路并实现欲达到的高增益，还能保有差分转阻放大器的主极点与次极点间较小的带宽，以维持整体电路的运作速度。再者，由于本实施例所提供的差分转阻放大器具有高增益且是采用差分结构来设计，因此能够以较高的传输速率(Data Rate)侦测到较低的电流信号。举例来说，本实施例所提供的差分转阻放大器能具有大于等于1MB的传输速率。
此外，于本实施例中，第一差分放大电路12与第二带反馈差分放大电路14可设计为相同的电路架构。也就是说，第一差分放大电路12与第二带反馈差分放大电路14中的电路组件尺寸均相同，且所使用的偏压电源也相同。
第一正电压信号V1与第一负电压信号V1’分别输入至第二带反馈差分放大电路14的第一输入端I3与第二输入端I4的后，第二带反馈差分放大电路14即将第一正电压信号V1与第一负电压信号V1’进行差分放大，并由第二带反馈差分放大电路14的第一输出端O3与第二输出端O4分别输出一第二正电压信号V2与第二负电压信号V2’。须说明的是，于本实施例中，第二正电压信号V2与第二负电压信号V2’的大小相关于第三反馈电阻Rf3与第四反馈电阻Rf4。也就是说，对于第二带反馈差分放大电路14来说，其增益相关于第三反馈电阻Rf3与第四反馈电阻Rf4的电阻值。于本实施例中，第三反馈电阻Rf3与第四反馈电阻Rf4的电阻值大于10K奥姆。
最后，本实施例所提供的差分转阻放大器更包括一比较器(未图示)。第二带反馈差分放大电路14的第一输出端O3与第二输出端O4分别耦接于比较器的反相输入端与正相输入端，使得比较器对第二正电压信号V2与第二负电压信号V2’进行比较并产生一输出电压信号。藉由比较器对第二正电压信号V2与第二负电压信号V2’进行比较便能将存在于第二正电压信号V2与第二负电压信号V2’中的噪声相互扣除，达到消除共模噪声的效果。也就是说，对于本实施例所提供的差分转阻放大器，感光二极管D1与补偿二极管D2所产生的电流噪声中的噪声并不会对输出电压信号造成影响。
值得注意的是，于本实施例中，感光二极管D1与补偿二极管D2均采自偏电压(Self-Biasing)的设计。于此设计下，感光二极管D1与补偿二极管D2会被施以一个2伏特至3.5伏特的反向偏压，此作法可降低感光二极管D1与补偿二极管D2的电容，进而提升整体电路的运作速度。须说明地是，于本实施例中，施以感光二极管D1与补偿二极管D2的反向偏压大小也依赖于差分转阻放大器的供应电压VDD。
另外，于本实施例所提供的差分转阻放大器中，除了回馈电阻外，其余电路组件均为晶体管。相较于其他种类的电路组件，晶体管组件于制程上的变异较小，因此本发明所提供的差分转阻放大器能够操作于较大范围的工作电压下。
[差分转阻放大器的另一实施例]
请参照图3，图3为根据本发明另一例示性实施例绘示的差分转阻放大器的方块图。本实施例所提供的差分转阻放大器与前一实施例所提供的差分转阻放大器的电路架构与工作原理大致相同，因此以下仅就两实施例的差分转阻放大器的差异处作说明。
请进一步参照图4，图4为根据图3的实施例所绘示的差分转阻放大器的电路图。就电路架构来说，如图4所示，本实施例所提供的差分转阻放大器与前一实施例所提供的差分转阻放大器的不同的处在于，于本实施例中，并无设置第三反馈电阻Rf3于第二带反馈差分放大电路14的第一输入端I3与第一输出端O3之间，也没有设置第四反馈电阻Rf4于第二带反馈差分放大电路14的第二输入端I4与第二输出端O4之间。取而代之地是，第一负载晶体管ML1耦接于第二带反馈差分放大电路14的第一输出端O3，且第二负载电晶ML2体耦接于第二带反馈差分放大电路14的第二输出端O4。第一负载晶体管ML1的第一端与第二负载晶体管ML2的第一端耦接于一供应电压VDD，第一负载晶体管ML1的第二端与第三端耦接于第二带反馈差分放大电路14的第一输出端O3，且第二负载晶体管ML2的第二端与第三端耦接于第二带反馈差分放大电路14的第二输出端O4。举例来说，于本实施例中，第一负载晶体管ML1与第二负载晶体管ML2为PMOS晶体管。于此例中，第一负载晶体管ML1与第二负载晶体管ML2的第一端为源极，第一负载晶体管ML1与第二负载晶体管ML2的第二端为栅极，且第一负载晶体管ML1与第二负载晶体管ML2的第三端为漏极。
另一方面，就工作原理来说，本实施例所提供的差分转阻放大器与前一实施例所提供的差分转阻放大器是相同的，然而因为电路架构的不同，对于本实施例所提供的差分转阻放大器来说，第二正电压信号V2与第二负电压信号V2’的大小不是相关于第三反馈电阻Rf3与第四反馈电阻Rf4的电阻值，而是相关于第一负载晶体管ML1与第二负载晶体管ML2的规格与第二带反馈差分放大电路14中第三晶体管M3与第四晶体管M4的规格。
此外须说明地是，于本实施例中，第一差分放大电路12与第二带反馈差分放大电路14具有相同的电路架构，但是第一差分放大电路12与第二带反馈差分放大电路14中所设置的晶体管的尺寸并不相同。举例来说，于第一差分放大电路12中，第三晶体管M3与第四晶体管M4的尺寸较第一晶体管M1、第二晶体管M2与第五晶体管M5的尺寸大2倍至3.5倍，且于第二带反馈差分放大电路14中，第三晶体管M3与第四晶体管M4的尺寸小于等于第一晶体管M1、第二晶体管M2与第五晶体管M5的尺寸的一半。这样的电路设计一方面可以使差分转阻放大器能正确地提供所需的增益，另一方面可以避免振荡以加强维持整体电路的稳定。
如前述，本实施例所提供的差分转阻放大器与前一实施例所提供的差分转阻放大器具有大致相同的工作原理，因此其余关于本实施例所提供的差分转阻放大器的运作细节可参照前一实施例的说明，于此便不赘述。
〔实施例的可能技术效果〕
综上所述，本发明所提供的差分转阻放大器具有以下优点：
首先，于本发明所提供的差分转阻放大器中，由于感光二极管D1与补偿二极管D2均采自偏电压(Self-Biasing)的设计，因此感光二极管D1与补偿二极管D2的电容能被降低，进而使得整体电路的运行速度提升。
接着，于本发明所提供的差分转阻放大器中，除了回馈电阻外，其余电路组件均为晶体管。相较于其他种类的电路组件，晶体管组件于制程上的变异较小，因此本发明所提供的差分转阻放大器能够操作于较大范围的工作电压下。
再者，对于本实施例所提供的差分转阻放大器来说，不须设置米勒补偿电路也能稳定整体电路并实现欲达到的高增益，还能保有差分转阻放大器的主极点与次极点间较小的带宽，以维持整体电路的运行速度。
此外，由于本发明所提供的差分转阻放大器具有高增益且是采用差分结构来设计，因此能够以较高的传输速率(Data Rate)检测到较低的电流信号。
最重要地是，在本发明所提供的差分转阻放大器的运行下，存在于第二正电压信号与第二负电压信号中的噪声能够相互抵销，达到消除共模噪声的效果，使得输出电压信号能符合共模抑制需求(Common-Mode Rejection Requirement；CMR Requirement)。因此，即便在光源的驱动电流较小的情况下，也能达到抑制共模噪声的需求。
以上所述仅为本发明的实施例，其并非用以局限本发明的权利要求。

Claims (10)

1.一种差分转阻放大器，用以将一感光二极管产生的一电流信号与一补偿二极管产生的一电流噪声放大并转换为一正电压信号与一负电压信号，其特征在于，包括：
一第一差分放大电路，具有一第一输入端、一第二输入端、一第一输出端与一第二输出端；
一第二带反馈差分放大电路，具有一第一输入端、一第二输入端、一第一输出端与一第二输出端；
一第一源极随耦器，具有一输入端与一输出端，所述第一源极随耦器的所述输入端耦接于所述第一差分放大电路的所述第一输出端，且所述第一源极随耦器的所述输出端耦接于所述第二带反馈差分放大电路的所述第二输入端；以及
一第二源极随耦器，具有一输入端与一输出端，所述第二源极随耦器的所述输入端耦接于所述第一差分放大电路的所述第二输出端，且所述第二源极随耦器的所述输出端耦接于所述第二带反馈差分放大电路的所述第一输入端；
其中，所述第一源极随耦器的所述输出端通过一第一反馈电阻耦接于所述第一差分放大电路的所述第一输入端，所述第二源极随耦器的所述输出端通过一第二反馈电阻耦接于所述第一差分放大电路的所述第二输入端，一第三反馈电阻耦接于所述第二带反馈差分放大电路的所述第一输入端与所述第一输出端之间，且一第四反馈电阻耦接于所述第二带反馈差分放大电路的所述第二输入端与所述第二输出端之间。
2.如权利要求1所述的差分转阻放大器，其特征在于，
所述第一差分放大电路的所述第一输入端用以接收所述补偿二极管产生的所述电流噪声，所述第一差分放大电路的所述第二输入端用以接收所述感光二极管产生的一电流信号；
所述补偿二极管的尺寸与所述感光二极管的尺寸相同；
所述补偿二极管的阴极耦接于所述第一差分放大电路的所述第一输入端且所述补偿二极管的阳极接地，所述感光二极管的阴极耦接于所述第一差分放大电路的所述第二输入端且所述感光二极管的阳极接地；
所述第一差分放大电路包括：
一第一差分对，包括：
一第一晶体管与一第二晶体管，所述第一晶体管的第二端与所述第二晶体管的第二端分别为所述第一差分放大电路的所述第一输入端与所述第二输入端，且所述第一晶体管的第三端与所述第二晶体管的第三端分别为所述第一差分放大电路的所述第一输出端与所述第二输出端；以及
一第三晶体管与一第四晶体管，所述第三晶体管的第一端和所述第四晶体管的第一端耦接于一供应电压，所述第三晶体管的第二端和所述第四晶体管的第二端耦接于一第一偏压电源，所述第三晶体管的第三端耦接于所述第一晶体管的第三端，且所述第四晶体管的第三端耦接于所述第二晶体管的第三端；以及
一第一电流源负载，包括：
一第五晶体管，所述第五晶体管的第一端接地，所述第五晶体管的第二端耦接于一第二偏压电源，且所述第五晶体管的第三端耦接于所述第一差分对,所述第一晶体管的第一端与所述第二晶体管的第一端耦接于所述第一电流源负载。
3.如权利要求2所述的差分转阻放大器，其特征在于，于所述第一差分对中，所述第一晶体管与所述第二晶体管为NMOS晶体管，所述第三晶体管与所述第四晶体管为PMOS晶体管，所述第一晶体管、所述第二晶体管、所述第三晶体管与所述第四晶体管的第一端为源极，所述第一晶体管、所述第二晶体管、所述第三晶体管与所述第四晶体管的第二端为栅极，且所述第一晶体管、所述第二晶体管、所述第三晶体管与所述第四晶体管的第三端为漏极。
4.如权利要求1所述的差分转阻放大器，其特征在于，
所述第一源极随耦器包括：
一第六晶体管，所述第六晶体管的第一端为所述第一源极随耦器的所述输出端，所述第六晶体管的第二端接地，且所述第六晶体管的第三端耦接于一供应电压；以及
一第七晶体管，所述第七晶体管的第一端接地，所述第七晶体管的第二端耦接于一第一偏压电源，且所述第七晶体管的第三端耦接于所述第六晶体管的第一端；
其中，所述第六晶体管与所述第七晶体管为NMOS晶体管，所述第六晶体管与所述第七晶体管的第一端为源极，所述第六晶体管与所述第七晶体管的第二端为栅极，且所述第六晶体管与所述第七晶体管的第三端为漏极；
所述第二源极随耦器包括：
一第八晶体管，所述第八晶体管的第一端为所述第二源极随耦器的所述输出端，所述第八晶体管的第二端耦接于所述第一差分放大电路的所述第二输出端，且所述第八晶体管的第三端耦接于一供应电压；以及
一第九晶体管，所述第九晶体管的第一端接地，所述第九晶体管的第二端耦接于第二偏压电源，且所述第九晶体管的第三端耦接于所述第八晶体管的第一端；
其中，所述第八晶体管与所述第九晶体管为NMOS晶体管，所述第八晶体管与所述第九晶体管的第一端为源极，所述第八晶体管与所述第九晶体管的第二端为栅极，且所述第八晶体管与所述第九晶体管的第三端为漏极。
5.如权利要求1所述的差分转阻放大器，其特征在于，所述差分转阻放大器还包括一比较器，其中所述第二带反馈差分放大电路的所述第一输出端与所述第二输出端分别耦接于所述比较器的反相输入端与正相输入端，使得所述比较器比较所述负电压信号与所述正电压信号并产生一输出电压信号，以消除噪声，进而放大信号和抑制共模噪声；
其中，所述第一差分放大电路与所述第二带反馈差分放大电路具有相同的电路架构，且所述第一差分放大电路与所述第二带反馈差分放大电路的电路组件尺寸相同；
其中，所述第一反馈电阻与所述第二反馈电阻的电阻值介于30K欧姆至100K欧姆之间；
其中，所述第三反馈电阻与所述第四反馈电阻的电阻值大于10K欧姆。
6.一种差分转阻放大器，用以将一感光二极管产生的一电流信号与一补偿二极管产生的一电流噪声放大并转换为一正电压信号与一负电压信号，其特征在于，包括：
一第一差分放大电路，具有一第一输入端、一第二输入端、一第一输出端与一第二输出端；
一第二带反馈差分放大电路，具有一第一输入端、一第二输入端、一第一输出端与一第二输出端；
一第一源极随耦器，具有一输入端与一输出端，所述第一源极随耦器的所述输入端耦接于所述第一差分放大电路的所述第一输出端，且所述第一源极随耦器的所述输出端耦接于所述第二带反馈差分放大电路的所述第二输入端；
一第二源极随耦器，具有一输入端与一输出端，所述第二源极随耦器的所述输入端耦接于所述第一差分放大电路的所述第二输出端，且所述第二源极随耦器的所述输出端耦接于所述第二带反馈差分放大电路的所述第一输入端；以及
其中，所述第一源极随耦器的所述输出端通过一第一反馈电阻耦接于所述第一差分放大电路的所述第一输入端，所述第二源极随耦器的所述输出端通过一第二反馈电阻耦接于所述第一差分放大电路的所述第二输入端，一第一负载晶体管耦接于所述第二带反馈差分放大电路的所述第一输出端，且一第二负载晶体管耦接于所述第二带反馈差分放大电路的所述第二输出端。
7.如权利要求6所述的差分转阻放大器，其特征在于，
所述第一负载晶体管的第一端与所述第二负载晶体管的第一端耦接于一供应电压，所述第一负载晶体管的第二端与第三端耦接于所述第二带反馈差分放大电路的所述第一输出端，且所述第二负载晶体管的第二端与第三端耦接于所述第二带反馈差分放大电路的所述第二输出端；
所述第一负载晶体管与所述第二负载晶体管为PMOS晶体管，所述第一负载晶体管与所述第二负载晶体管的第一端为源极，所述第一负载晶体管与所述第二负载晶体管的第二端为栅极，且所述第一负载晶体管与所述第二负载晶体管的第三端为漏极；
所述第一差分放大电路的所述第一输入端用以接收所述补偿二极管产生的所述电流噪声，所述第一差分放大电路的所述第二输入端用以接收一感光二极管产生的一电流信号；
所述补偿二极管的尺寸与所述感光二极管的尺寸相同；
所述补偿二极管的阴极耦接于所述第一差分放大电路的所述第一输入端且所述补偿二极管的阳极接地，所述感光二极管的阴极耦接于所述第一差分放大电路的所述第二输入端且所述感光二极管的阳极接地；
所述第一差分放大电路包括：
一第一差分对，包括：
一第一晶体管与一第二晶体管，所述第一晶体管的第二端与所述第二晶体管的第二端分别为所述第一差分放大电路的所述第一输入端与所述第二输入端，且所述第一晶体管的第三端与所述第二晶体管的第三端分别为所述第一差分放大电路的所述第一输出端与所述第二输出端；以及
一第三晶体管与一第四晶体管，所述第三晶体管的第一端和所述第四晶体管的第一端耦接于一供应电压，所述第三晶体管的第二端和所述第四晶体管的第二端耦接于一第一偏压电源，所述第三晶体管的第三端耦接于所述第一晶体管的第三端，且所述第四晶体管的第三端耦接于所述第二晶体管的第三端；以及
一第一电流源负载，包括：
一第五晶体管，所述第五晶体管的第一端接地，所述第五晶体管的第二端耦接于一第二偏压电源，且所述第五晶体管的第三端耦接于所述第一差分对,所述第一晶体管的第一端与所述第二晶体管的第一端耦接于所述第一电流源负载。
8.如权利要求7所述的差分转阻放大器，其特征在于，所述第一差分放大电路与所述第二带反馈差分放大电路具有相同的电路架构，于所述第一差分放大电路中，所述第三晶体管与所述第四晶体管的尺寸较所述第一晶体管、所述第二晶体管与所述第五晶体管的尺寸大2倍至3.5倍，且于所述第二带反馈差分放大电路中，所述第三晶体管与所述第四晶体管的尺寸小于等于所述第一晶体管、所述第二晶体管与所述第五晶体管的尺寸的一半。
9.如权利要求6所述的差分转阻放大器，其特征在于，
所述第一源极随耦器包括：
一第六晶体管，所述第六晶体管的第一端为所述第一源极随耦器的所述输出端，所述第六晶体管的第二端接地，且所述第六晶体管的第三端耦接于一供应电压；以及
一第七晶体管，所述第七晶体管的第一端接地，所述第七晶体管的第二端耦接于一第一偏压电源，且所述第七晶体管的第三端耦接于所述第六晶体管的第一端；
其中，所述第六晶体管与所述第七晶体管为NMOS晶体管，所述第六晶体管与所述第七晶体管的第一端为源极，所述第六晶体管与所述第七晶体管的第二端为栅极，且所述第六晶体管与所述第七晶体管的第三端为漏极；
所述第二源极随耦器包括：
一第八晶体管，所述第八晶体管的第一端为所述第二源极随耦器的所述输出端，所述第八晶体管的第二端耦接于所述第一差分放大电路的所述第二输出端，且所述第八晶体管的第三端耦接于一供应电压；以及
一第九晶体管，所述第九晶体管的第一端接地，所述第九晶体管的第二端耦接于一第二偏压电源，且所述第九晶体管的第三端耦接于所述第八晶体管的第一端；
其中，所述第八晶体管与所述第九晶体管为NMOS晶体管，所述第八晶体管与所述第九晶体管的第一端为源极，所述第八晶体管与所述第九晶体管的第二端为栅极，且所述第八晶体管与所述第九晶体管的第三端为漏极。
10.如权利要求6所述的差分转阻放大器，其特征在于，所述差分转阻放大器还包括一比较器，其中所述第二带反馈差分放大电路的所述第一输出端与所述第二输出端分别耦接于所述比较器的反相输入端与正相输入端，使得所述比较器比较所述负电压信号与所述正电压信号并产生一输出电压信号。
CN201711308269.6A 2017-12-11 2017-12-11 差分转阻放大器 Active CN109905091B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711308269.6A CN109905091B (zh) 2017-12-11 2017-12-11 差分转阻放大器
US16/045,282 US10425041B2 (en) 2017-12-11 2018-07-25 Differential transimpedance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711308269.6A CN109905091B (zh) 2017-12-11 2017-12-11 差分转阻放大器

Publications (2)

Publication Number Publication Date
CN109905091A CN109905091A (zh) 2019-06-18
CN109905091B true CN109905091B (zh) 2023-04-21

Family

ID=66696487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711308269.6A Active CN109905091B (zh) 2017-12-11 2017-12-11 差分转阻放大器

Country Status (2)

Country Link
US (1) US10425041B2 (zh)
CN (1) CN109905091B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343160A (en) * 1992-10-21 1994-08-30 Triquint Semiconductor, Inc. Fully balanced transimpedance amplifier with low noise and wide bandwidth
US6433638B1 (en) * 2000-09-06 2002-08-13 International Business Machines Corporation Fully balanced transimpedance amplifier for high speed and low voltage applications
CN1731674A (zh) * 2004-08-04 2006-02-08 财团法人工业技术研究院 高频放大器
CN103066929A (zh) * 2012-04-17 2013-04-24 凯钰科技股份有限公司 高速转阻放大器
CN204046530U (zh) * 2014-04-04 2014-12-24 嘉兴禾润电子科技有限公司 一种低噪声跨阻放大器及其光接收机前置放大器
CN105262443A (zh) * 2015-11-12 2016-01-20 电子科技大学 一种高线性低噪声跨导放大器
JP2017059981A (ja) * 2015-09-16 2017-03-23 沖電気工業株式会社 トランスインピーダンス増幅回路、及びその半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882218B2 (en) * 2002-08-26 2005-04-19 Broadcom Corporation Transimpedance amplifier and offset correction mechanism and method for lowering noise
US7746172B1 (en) * 2008-06-26 2010-06-29 Rf Micro Devices, Inc. Linearized differential transimpedance amplifier
JP5105005B2 (ja) * 2010-04-21 2012-12-19 日本電気株式会社 光受信器、光受信装置および光受信強度補正方法
US8970300B2 (en) * 2013-04-16 2015-03-03 Texas Instruments Deutschland Gmbh Apparatus and method for transimpedance amplifiers with wide input current ranges
US9979350B2 (en) * 2014-11-17 2018-05-22 Mediatek Inc. Operational amplifier based circuit with compensation circuit block used for stability compensation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343160A (en) * 1992-10-21 1994-08-30 Triquint Semiconductor, Inc. Fully balanced transimpedance amplifier with low noise and wide bandwidth
US6433638B1 (en) * 2000-09-06 2002-08-13 International Business Machines Corporation Fully balanced transimpedance amplifier for high speed and low voltage applications
CN1731674A (zh) * 2004-08-04 2006-02-08 财团法人工业技术研究院 高频放大器
CN103066929A (zh) * 2012-04-17 2013-04-24 凯钰科技股份有限公司 高速转阻放大器
CN204046530U (zh) * 2014-04-04 2014-12-24 嘉兴禾润电子科技有限公司 一种低噪声跨阻放大器及其光接收机前置放大器
JP2017059981A (ja) * 2015-09-16 2017-03-23 沖電気工業株式会社 トランスインピーダンス増幅回路、及びその半導体装置
CN105262443A (zh) * 2015-11-12 2016-01-20 电子科技大学 一种高线性低噪声跨导放大器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10Gb/s,0.2μm GaAs PHEMT跨阻放大器分析与设计;蔡水成等;《半导体学报》;20061008(第10期);全文 *

Also Published As

Publication number Publication date
US10425041B2 (en) 2019-09-24
CN109905091A (zh) 2019-06-18
US20190181806A1 (en) 2019-06-13

Similar Documents

Publication Publication Date Title
US9425743B2 (en) Buffer amplifier and trans-impedance amplifier including the same
US6720832B2 (en) System and method for converting from single-ended to differential signals
WO2010100741A1 (ja) 光通信装置
US6836182B1 (en) Nested transimpedance amplifier
US9961725B2 (en) LED driver for high-speed optical communications based on linear modulations
JP2013102558A (ja) 光受信回路用信号増幅器
US10171051B2 (en) Amplification circuit, optical module, and amplification method
CN109861652B (zh) 一种应用于大输入电容的高带宽高增益跨阻放大器
US10367454B2 (en) Trans-impedance amplifier
JP7344506B2 (ja) トランスインピーダンスアンプ
CN109905091B (zh) 差分转阻放大器
US9843297B2 (en) Balanced differential transimpedance amplifier with single ended input and balancing method
KR102481079B1 (ko) 트랜스임피던스 증폭기 및 이를 포함하는 광 수신기
TWI639298B (zh) 差分轉阻放大器
US10171040B1 (en) Trans-impedance amplifier
CN103900686B (zh) 一种用于高速光电探测器的前级放大电路
US10020784B1 (en) Broadband differential trans-impedance amplifier (TIA)
CN110572133A (zh) 全差分跨阻放大电路及通讯装置
CN108508950B (zh) 一种用于提高tia中跨阻放大级输出直流电平的电路
Park et al. A dual-feedback folded-cascode fully differential transimpedance amplifier in 65-nm CMOS
US10530307B2 (en) Negative feedback gain transimpedance amplifier (TIA) systems
US11218124B2 (en) Circuit for increasing output direct-current level of transimpedance amplification stage in TIA
KR20030065008A (ko) 광수신기용 차동 트랜스임피던스 증폭기
JP7251388B2 (ja) トランスインピーダンス増幅回路
US8164385B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment