CN105262443A - 一种高线性低噪声跨导放大器 - Google Patents

Abstract

本发明公开了一种低噪声跨导放大器，具体为差分输入/输出结构，左、右两侧电路均包括两路互补共源级、包含互补源极跟随器和电阻的反馈级和负载级；差分射频输入信号进入到输入端口V_in+、V_in-后，分别由左侧和右侧的两路NMOS/PMOS互补共源管转化为电流信号传递到输出节点I_O+、I_O-；左、右两侧输出电流分别经过左、右负载级转化为差分输出电压信号，该差分输出电压信号经过左、右反馈级后转化为电流信号流入输入端口V_in+、V_in-，实现输入阻抗匹配。前向通路和反馈通路均采用NMOS/PMOS晶体管互补对称结构实现电流复用和好的线性度，本发明可以在较宽的频带内显著提高跨导放大器的小信号和大信号线性度以及抗阻塞干扰的能力。

Description

一种高线性低噪声跨导放大器

技术领域

本发明属于集成电路领域，尤其涉及一种高线性低噪声跨导放大器。

背景技术

近年来，人们对高数据率的迫切需求极大地激发了多模式多频段射频接收机的研究、开发与应用。传统的多模式多频段接收机采用各频段单独优化的接收前端电路，从而导致了较大的芯片面积与功耗(缩短了电池寿命)。同时，面对极大的带外干扰(如GSM标准规定的0dBm带外干扰)，普遍采用片外笨重的声表面波(SAW)滤波器，如图1(a)所示，这进一步增加了电路板尺寸和总体成本。为了尽可能降低硬件成本，实现单芯片集成，图1(b)所示的无SAW收发机结构被创新性地提出，并很快成为业界关注的焦点。为了获得好的抗阻塞干扰能力，无SAW接收机设计摈弃了传统的电压模式方法，转而采用了新颖的电流模式设计理念。

基于电流模式的无SAW接收机射频前端电路结构如图2所示，包括宽带低噪声跨导放大器(Low-NoiseTransconductanceAmplifier,LNTA)、电流型无源混频器和跨阻放大器(TransimpedanceAmplifier,TIA)。电流型无源混频器将TIA的输入阻抗搬移到射频，由此在LNTA的负载端口呈现出高品质因素的带通滤波特性，从而避免了带外干扰信号产生大的电压摆幅，进而压缩电路增益并产生失真。带外干扰信号下变频后被基带电容和TIA进一步滤除，降低了对后级电路的线性度要求。整个接收前端电路没有高阻抗节点，因此可以在没有SAW滤波器的情况下保持较高的线性度。

得益于互补金属氧化物半导体(CMOS)工艺的不断发展，MOS场效应晶体管(MOSFET)的截止频率得到了极大的提高，这使得基于反馈的宽带低噪声放大器设计成为可能。然而反馈电路固有的二阶非线性相互作用恶化了传统的有源反馈型低噪声放大器的线性度，不能满足当今无线系统日益严苛的线性度性能要求。

发明内容

为解决上述技术问题，本发明提出一种高线性低噪声跨导放大器，在于提供一种能够获得低噪声系数、高线性度、低功耗、又具有抗阻塞干扰能力的宽带低噪声跨导放大器。

本发明的技术方案为：一种高线性低噪声跨导放大器，包括：第一输入端、第二输入端、第一部分电路以及第二部分电路；所述第一输入端与第一部分电路相连，所述第二输入端与第二部分电路相连，且所述第一部分电路与第二部分电路呈镜像对称结构；

所述第一部分电路包括：第一互补共源级、第二互补共源级、第一反馈级以及第一负载级；所述第一互补共源级的输入端与第一输入端相连，所述第一互补共源级的输出端与第一反馈级的输入端相连，所述第一反馈级的输出端与第一输入端相连，所述第二互补共源级的输入端与第一输入端相连，所述第二互补共源级的输出端与第一互补共源级的输出端相连，所述第二互补共源级的输出端与第一负载级相连；

所述第二部分电路包括：第三互补共源级、第四互补共源级、第二反馈级以及第二负载级；所述第三互补共源级的输入端与第二输入端相连，所述第三互补共源级的输出端与第二反馈级的输入端相连，所述第二反馈级的输出端与第二输入端相连，所述第四互补共源级的输入端与第二输入端相连，所述第四互补共源级的输出端与第三互补共源级的输出端相连，所述第四互补共源级的输出端与第二负载级相连。

进一步地，所述第一互补共源级包括：NMOS晶体管M_n1、PMOS晶体管M_p1、隔直电容器C₁、隔直电容器C₂、偏置电阻器R₁以及偏置电阻器R₂；隔直电容器C₁的第一端与隔直电容器C₂的第一端相连，且隔直电容器C₁和隔直电容器C₂的第一端共同作为第一互补共源级的输入端；隔直电容器C₁的第二端与NMOS晶体管M_n1的栅极相连，隔直电容器C₂的第二端与PMOS晶体管M_p1的栅极相连；偏置电阻器R₁的第一端与NMOS晶体管M_n1的栅极相连，偏置电阻器R₁的第二端连接偏置电压V_bn1；偏置电阻器R₂的第一端与PMOS晶体管M_p1的栅极相连，偏置电阻器R₂的第二端连接偏置电压V_bp1；NMOS晶体管M_n1的源极接地，PMOS晶体管M_p1的源极连接电源V_DD；NMOS晶体管M_n1的漏极和PMOS晶体管M_p1的漏极相连，共同作为第一互补共源级的输出端；

所述第二互补共源级包括：NMOS晶体管M_n2、PMOS晶体管M_p2、隔直电容器C₃、隔直电容器C₄、偏置电阻器R₃以及偏置电阻器R₄；隔直电容器C₃的第一端与隔直电容器C₄的第一端相连，且隔直电容器C₃和隔直电容器C₄的第一端共同作为第二互补共源级的输入端；隔直电容器C₃的第二端与NMOS晶体管M_n2的栅极相连，隔直电容器C₄的第二端与PMOS晶体管M_p2的栅极相连；偏置电阻器R₃的第一端与NMOS晶体管M_n2的栅极相连，偏置电阻器R₃的第二端连接偏置电压V_bn2；偏置电阻器R₄的第一端与PMOS晶体管M_p2的栅极相连，偏置电阻器R₄的第二端连接偏置电压V_bp2；NMOS晶体管M_n2的源极接地，PMOS晶体管M_p2的源极连接电源V_DD；NMOS晶体管M_n2的漏极和PMOS晶体管M_p2的漏极相连，共同作为第二互补共源级的输出端；

所述第一反馈级包括：NMOS晶体管M_n3、PMOS晶体管M_p3、反馈电阻器R_F1、隔直电容器C₅、隔直电容器C₆、偏置电阻器R₅以及偏置电阻器R₆；隔直电容器C₅的第一端与隔直电容器C₆的第一端相连，且隔直电容器C₅和隔直电容器C₆的第一端共同作为第一反馈级的输入端；隔直电容器C₅的第二端与PMOS晶体管M_p3的栅极相连，隔直电容器C₆的第二端与NMOS晶体管M_n3的栅极相连；偏置电阻器R₆的第一端与NMOS晶体管M_n3的栅极相连，偏置电阻器R₆的第二端连接偏置电压V_bn3；偏置电阻器R₅的第一端与PMOS晶体管M_p3的栅极相连，偏置电阻器R₅的第二端连接偏置电压V_bp3；NMOS晶体管M_n3的漏极连接电源V_DD，PMOS晶体管M_p3的漏极接地；反馈电阻器R_F1第一端与NMOS晶体管M_n3的源极以及PMOS晶体管M_p3的源极相连，所述反馈电阻器R_F1第二端作为第一反馈级的输出端；

所述第一负载级包括：交流耦合电容器C_L1和负载电阻器R_L1；交流耦合电容器C_L1的第一极板与第一反馈级的输入端相连，交流耦合电容器C_L1的第二极板与负载电阻器R_L1的第一端相连，负载电阻器R_L1的第二端接地。

更进一步地，所述第一互补共源级中的NMOS晶体管M_n1和PMOS晶体管M_p1的漏极与第二互补共源级中的NMOS晶体管M_n2和PMOS晶体管M_p2的漏极相连，且均与第一反馈级的输入端相连。

进一步地，所述第二部分电路具体为：

所述第三互补共源级包括：NMOS晶体管M_n4、PMOS晶体管M_p4、隔直电容器C₉、隔直电容器C₁₀、偏置电阻器R₉以及偏置电阻器R₁₀；隔直电容器C₉的第一端与隔直电容器C₁₀的第一端相连，且隔直电容器C₉和隔直电容器C₁₀的第一端共同作为第三互补共源级的输入端；隔直电容器C₉的第二端与NMOS晶体管M_n4的栅极相连，隔直电容器C₁₀的第二端与PMOS晶体管M_p4的栅极相连；偏置电阻器R₉的第一端与NMOS晶体管M_n4的栅极相连，偏置电阻器R₉的第二端连接偏置电压V_bn1；偏置电阻器R₁₀的第一端与PMOS晶体管M_p4的栅极相连，偏置电阻器R₁₀的第二端连接偏置电压V_bp1；NMOS晶体管M_n4的源极接地，PMOS晶体管M_p4的源极连接电源V_DD；NMOS晶体管M_n4的漏极和PMOS晶体管M_p4的漏极相连，共同作为第三互补共源级的输出端；

所述第四互补共源级包括：NMOS晶体管M_n5、PMOS晶体管M_p5、隔直电容器C₇、隔直电容器C₈、偏置电阻器R₇以及偏置电阻器R₈；隔直电容器C₇的第一端与隔直电容器C₈的第一端相连，且隔直电容器C₇和隔直电容器C₈的第一端共同作为第四互补共源级的输入端；隔直电容器C₇的第二端与NMOS晶体管M_n5的栅极相连，隔直电容器C₈的第二端与PMOS晶体管M_p5的栅极相连；偏置电阻器R₇的第一端与NMOS晶体管M_n5的栅极相连，偏置电阻器R₇的第二端连接偏置电压V_bn2；偏置电阻器R₈的第一端与PMOS晶体管M_p5的栅极相连，偏置电阻器R₈的第二端连接偏置电压V_bp2；NMOS晶体管M_n5的源极接地，PMOS晶体管M_p5的源极连接电源V_DD；NMOS晶体管M_n5的漏极和PMOS晶体管M_p5的漏极相连，共同作为第四互补共源级的输出端；

所述第二反馈级包括：NMOS晶体管M_n6、PMOS晶体管M_p6、反馈电阻器R_F2、隔直电容器C₁₁、隔直电容器C₁₂、偏置电阻器R₁₁以及偏置电阻器R₁₂；隔直电容器C₁₁的第一端与隔直电容器C₁₂的第一端相连，且隔直电容器C₁₁和隔直电容器C₁₂的第一端共同作为第二反馈级的输入端；隔直电容器C₁₁的第二端与PMOS晶体管M_p6的栅极相连，隔直电容器C₁₂的第二端与NMOS晶体管M_n6的栅极相连；偏置电阻器R₁₂的第一端与NMOS晶体管M_n6的栅极相连，偏置电阻器R₁₂的第二端连接偏置电压V_bn3；偏置电阻器R₁₁的第一端与PMOS晶体管M_p6的栅极相连，偏置电阻器R₁₁的第二端连接偏置电压V_bp3；NMOS晶体管M_n6的漏极连接电源V_DD，PMOS晶体管M_p6的漏极接地；反馈电阻器R_F2第一端与NMOS晶体管M_n6的源极以及PMOS晶体管M_p6的源极相连，所述反馈电阻器R_F2第二端作为第二反馈级的输出；

所述第二负载级包括：交流耦合电容器C_L2和负载电阻器R_L2；交流耦合电容器C_L2的第一极板与第二反馈级的输入相连，交流耦合电容器C_L2的第二极板与负载电阻器R_L2的第一端相连，负载电阻器R_L2的第二端接地。

更进一步地，所述第三互补共源级中的NMOS晶体管M_n4和PMOS晶体管M_p4的漏极与第四互补共源级中的NMOS晶体管M_n5和PMOS晶体管M_p5的漏极相连，且均与第二反馈级的输入端相连。

进一步地，所述一种高线性低噪声跨导放大器还包括：共模反馈电路，所述共模反馈电路的输入端口A与参考电压V_ref相连，共模反馈电路的输入端口B与第一反馈级的输入端相连，共模反馈电路的输入端口C与第二反馈级的输入端相连，共模反馈电路的输出端口提供偏置电压V_bp1。

更进一步地，所述共模反馈电路包括：电阻器R_c1、电阻器R_c2以及放大器Amp，所述电阻器R_c1的第一端与第一反馈级的输入端相连，电阻器R_c2的第一端与第二反馈级的输入端相连，电阻器R_c1的第二端与电阻器R_c2的第二端相连；放大器Amp的第一端连接参考电压V_ref，放大器Amp的第二端连接至电阻器R_c1的第二端；放大器Amp的第三端输出偏置电压V_bp1。

本发明的有益效果：发明的一种高线性低噪声跨导放大器，具有以下优点：

1、通过采用NMOS/PMOS互补共源级和互补源极跟随器、源极跟随器最优偏置以及两路互补共源级的结构，降低了LNTA的三阶非线性系数，提高了电路的小信号线性度；

2、通过采用有源反馈结构实现了宽带阻抗匹配，同时，其部分噪声抵消特性使得本发明的放大器具有良好的噪声性能；

3、推挽式甲乙类工作状态实现了较好的大信号线性度和抗阻塞干扰的能力；

4、采用NMOS/PMOS晶体管互补对称结构实现电流复用，降低了电路功耗；

5、无电感器的设计使得芯片具有极小的面积，从而降低成本。

综上，本发明的一种高线性低噪声跨导放大器，在实现电流复用的同时兼有良好的线性度和抗阻塞干扰能力特性，此外，其部分噪声抵消特性使得该电路具有良好的噪声性能。

附图说明

图1为现有的无线收发机结构示意图；

其中，图(a)为传统收发机结构框图，图(b)为无SAW收发机结构框图。

图2为无SAW接收机射频前端电路结构示意图。

图3为本发明实施例提供的一种高线性低噪声跨导放大器的电路原理图。

图4为本发明实施例提供的一种高线性低噪声跨导放大器的部分噪声抵消原理的单端小信号简化分析图。

图5为本发明实施例提供的一种高线性低噪声跨导放大器的输入阻抗匹配、跨导增益和噪声系数曲线。

图6为本发明实施例提供的一种高线性低噪声跨导放大器的输入三阶交调截点性能曲线。

图7为本发明实施例提供的一种高线性低噪声跨导放大器的大信号性能曲线。

图8为本发明实施例提供的一种高线性低噪声跨导放大器在大信号条件下的输入匹配性能曲线。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。

本发明一种高线性低噪声跨导放大器，其结构如图3所示，包括：第一输入端、第二输入端、第一部分电路以及第二部分电路，所述第一输入端与第一部分电路相连，所述第二输入端与第二部分电路相连，且所述第一部分电路与第二部分电路呈镜像对称结构；此外，本发明还包括用于稳定输出节点共模电压的共模反馈电路。

所述第一部分电路包括：第一互补共源级、第二互补共源级、第一反馈级以及第一负载级；所述第一互补共源级的输入端与第一输入端相连，所述第一互补共源级的输出端与第一反馈级的输入端相连，所述第一反馈级的输出端与第一输入端相连，所述第二互补共源级的输入端与第一输入端相连，所述第二互补共源级的输出端与第一互补共源级的输出端相连，所述第二互补共源级的输出端与第一负载级相连。

所述第二部分电路包括：第三互补共源级、第四互补共源级、第二反馈级以及第二负载级；所述第三互补共源级的输入端与第二输入端相连，所述第三互补共源级的输出端与第二反馈级的输入端相连，所述第二反馈级的输出端与第二输入端相连，所述第四互补共源级的输入端与第二输入端相连，所述第四互补共源级的输出端与第三互补共源级的输出端相连，所述第四互补共源级的输出端与第二负载级相连。

如图3所示第一互补共源级310由NMOS晶体管M_n1、PMOS晶体管M_p1、隔直电容器C₁、隔直电容器C₂、偏置电阻器R₁以及偏置电阻器R₂组成；NMOS晶体管M_n1的栅极经过隔直电容器C₁后连接至第一输入端V_in+，PMOS晶体管M_p1的栅极经过隔直电容器C₂后连接至第一输入端V_in+；NMOS晶体管M_n1的栅极通过偏置电阻器R₁连接至偏置电压V_bn1，PMOS晶体管M_p1的栅极通过偏置电阻器R₂连接至偏置电压V_bp1；NMOS晶体管M_n1的源极接地，PMOS晶体管M_p1的源极连接电源V_DD；NMOS晶体管M_n1和PMOS晶体管M_p1的漏极均与第一反馈级330的输入相连。

如图3所示第二互补共源输入级320由NMOS晶体管M_n2、PMOS晶体管M_p2、隔直电容器C₃、隔直电容器C₄、偏置电阻器R₃以及偏置电阻器R₄组成；NMOS晶体管M_n2的栅极经过隔直电容器C₃后连接至第一输入端V_in+，PMOS晶体管M_p2的栅极经过隔直电容器C₄后连接至第一输入端V_in+；NMOS晶体管M_n2的栅极通过偏置电阻器R₃连接至偏置电压V_bn2，PMOS晶体管M_p2的栅极通过偏置电阻器R₄连接至偏置电压V_bp2；NMOS晶体管M_n2的源极接地，PMOS晶体管M_p2的源极连接电源V_DD；NMOS晶体管M_n1和PMOS晶体管M_p1的漏极均与第一反馈级330的输入相连。

如图3所示第一反馈级330包含由NMOS晶体管M_n3和PMOS晶体管M_p3组成的互补源极跟随器、反馈电阻器R_F1、隔直电容器C₅、隔直电容器C₆、偏置电阻器R₅以及偏置电阻器R₆；隔直电容器C₅的第一端与隔直电容器C₆的第一端相连；且隔直电容器C₅和隔直电容器C₆的第一端共同作为第一反馈级330的输入端；隔直电容器C₅的第二端与PMOS晶体管M_p3的栅极相连，隔直电容器C₆的第二端与NMOS晶体管M_n3的栅极相连；NMOS晶体管M_n3的栅极通过偏置电阻器R₆连接至偏置电压V_bn3，PMOS晶体管M_p3的栅极通过偏置电阻器R₅连接至偏置电压V_bp3；NMOS晶体管M_n3的漏极连接电源V_DD，PMOS晶体管M_p3的漏极接地；反馈电阻器R_F1第一端与NMOS晶体管M_n3的源极以及PMOS晶体管M_p3的源极相连，所述反馈电阻器R_F1第二端作为第一反馈级330的输出端；

如图3所示第一负载级370包括交流耦合电容器C_L1和负载电阻器R_L1；交流耦合电容器C_L1的第一极板与第一反馈级330的输入端相连，交流耦合电容器C_L1的第二极板与负载电阻器R_L1的第一端相连，负载电阻器R_L1的第二端接地。

如图3所示第三互补共源级340由NMOS晶体管M_n4、PMOS晶体管M_p4、隔直电容器C₉、隔直电容器C₁₀、偏置电阻器R₉以及偏置电阻器R₁₀组成；NMOS晶体管M_n4的栅极经过隔直电容器C₉后连接至第二输入端V_in-，PMOS晶体管M_p4的栅极经过隔直电容器C₁₀后连接至第二输入端V_in-；NMOS晶体管M_n4的栅极通过偏置电阻器R₉连接至偏置电压V_bn1，PMOS晶体管M_p4的栅极通过偏置电阻器R₁₀连接至偏置电压V_bp1；NMOS晶体管M_n4的源极接地，PMOS晶体管M_p4的源极连接电源V_DD；NMOS晶体管M_n4和PMOS晶体管M_p4的漏极均与第二反馈级360的输入相连。

如图3所示第四互补共源输入级350由NMOS晶体管M_n5、PMOS晶体管M_p5、隔直电容器C₇、隔直电容器C₈、偏置电阻器R₇以及偏置电阻器R₈组成；NMOS晶体管M_n5的栅极经过隔直电容器C₇后连接至第二输入端V_in-，PMOS晶体管M_p5的栅极经过隔直电容器C₈后连接至第二输入端V_in-；NMOS晶体管M_n5的栅极通过偏置电阻器R₇连接至偏置电压V_bn2，PMOS晶体管M_p5的栅极通过偏置电阻器R₈连接至偏置电压V_bp2；NMOS晶体管M_n5的源极接地，PMOS晶体管M_p5的源极连接电源V_DD；NMOS晶体管M_n5和PMOS晶体管M_p5的漏极均与第二反馈级360的输入相连。

如图3所示第二反馈级360包含由NMOS晶体管M_n6和PMOS晶体管M_p6组成的互补源极跟随器、反馈电阻器R_F2、隔直电容器C₁₁、隔直电容器C₁₂、偏置电阻器R₁₁以及偏置电阻器R₁₂；隔直电容器C₁₁的第一端与隔直电容器C₁₂的第一端相连；且隔直电容器C₁₁和隔直电容器C₁₂的第一端共同作为第二反馈级360的输入端；隔直电容器C₁₁的第二端与PMOS晶体管M_p6的栅极相连，隔直电容器C₁₂的第二端与NMOS晶体管M_n6的栅极相连；NMOS晶体管M_n6的栅极通过偏置电阻器R₁₂连接至偏置电压V_bn3，PMOS晶体管M_p6的栅极通过偏置电阻器R₁₁连接至偏置电压V_bp3；NMOS晶体管M_n6的漏极连接电源V_DD，PMOS晶体管M_p6的漏极接地；反馈电阻器R_F2第一端与NMOS晶体管M_n6的源极以及PMOS晶体管M_p6的源极相连，所述反馈电阻器R_F2第二端作为第二反馈级360的输出。

如图3所示第二负载级380包括交流耦合电容器C_L2和负载电阻器R_L2；交流耦合电容器C_L2的第一极板与第二反馈级360的输入端相连，交流耦合电容器C_L2的第二极板与负载电阻器R_L2的第一端相连，负载电阻器R_L2的第二端接地。

如图3所示共模反馈(Common-ModeFeedback，CMFB)电路390包括：电阻器R_c1、电阻器R_c2以及放大器Amp；所述电阻器R_c1的第一端与第一反馈级330的输入端相连，电阻器R_c2的第一端与第二反馈级360的输入端相连，电阻器R_c1的第二端与电阻器R_c2的第二端相连；放大器Amp的第一端连接参考电压V_ref，放大器Amp的第二端连接至电阻器R_c1的第二端；放大器Amp的第三端输出偏置电压V_bp1。

该共模反馈电路390的输入端口A连接至参考电压V_ref，共模反馈电路的输入端口B与输出端口I_O+相连，共模反馈电路的输入端口C与输出端口I_O-相连；电阻器R_c1的第一端与输出端口I_O+相连，电阻器R_c2的第一端与输出端口I_O-相连，电阻器R_c1的第二端与电阻器R_c2的第二端相连，并在此节点得到输出端口的共模电压；此共模电压与参考电压V_ref作为差分输入/单端输出放大器Amp的两个输入信号；该放大器Amp的输出电压即为偏置电压V_bp1。共模反馈电路将低噪声跨导放大器的输出共模电压稳定在V_DD/2附近，从而得到均衡的上下摆幅，获得好的大信号线性度。

为方便本领域技术人员理解本发明的技术内容，下面结合图3通过具体的工作流程对本发明的内容进行详细阐述。

差分信号正端由第一输入端V_in+输入，经过第一互补共源级310和第二互补共源级320转化为电流信号传递到输出节点I_O+，经过第一负载级370中的交流耦合电容C_L1后流入负载电阻器R_L1；输出节点I_O+处的电压信号经过第一反馈级330转换成电流信号反馈至第一输入端V_in+，实现输入阻抗匹配。

差分信号负端由第二输入端V_in-输入，经过第三互补共源级340和第四互补共源级350转化为电流信号传递到输出节点I_O-，经过第二负载级380中的交流耦合电容C_L2后流入负载电阻器R_L2；输出节点I_O-处的电压信号经过第二反馈级360转换成电流信号反馈至第二输入端V_in-，实现输入阻抗匹配。

共模反馈电路390的端口B、C分别连接到低噪声跨导放大器的输出端口I_O+、I_O-；共模反馈电路390中的电阻器R_c1和R_c2的一端分别连接至输出端口I_O+和I_O-，电阻器R_c1和R_c2的另一端连接到同一节点，在此节点得到输出端口I_O+和I_O-的共模电压；此共模电压与参考电压V_ref作为差分输入/单端输出放大器Amp的两个输入信号；该放大器Amp的输出电压即为偏置电压V_bp1。

本发明具有的部分噪声抵消特性原理具体为：如图4所示，NMOS晶体管M_n1的沟道热噪声电流i_n1经过负载电阻器R_L1后转换成输出节点I_O+处的负极性噪声电压01，噪声电压01经过第一反馈级后在第一输入端V_in+处形成负极性噪声电压02；第一输入端V_in+处的负极性噪声电压02经过NMOS晶体管M_n1、PMOS晶体管M_p1、NMOS晶体管M_n2和PMOS晶体管M_p2后转换成噪声电流并流经负载电阻器R_L1，转换成输出节点I_O+处的正极性噪声电压03；此正极性噪声电压03与NMOS晶体管M_n1的沟道热噪声电流i_n1在输出节点I_O+处直接产生的负极性噪声电压01相叠加，形成了输出节点I_O+处幅度较小的总噪声电压04，由此实现了噪声的部分抵消。同理可得：PMOS晶体管M_p1、NMOS晶体管M_n2和PMOS晶体管M_p2的沟道热噪声电流都会在输出节点I_O+处被部分抵消。因此，噪声部分抵消特性降低了LNTA电路的噪声。

本发明具有的高线性原理具体为：以图3中第一部分电路为例，其三阶非线性的贡献来源包括：第一共互补共源级310和第二互补共源级320的三阶非线性、第一反馈级330的三阶非线性、以及由反馈型LNTA中固有的二阶非线性相互作用而导致的三阶非线性。偏置在强反型区的第一互补共源级310的三阶非线性系数为负，而偏置在弱反型区的第二互补共源级320的三阶非线性系数为正，通过选择合适的偏置电压和晶体管尺寸，可以使得第一互补共源级310和第二互补共源级320的总的三阶非线性系数为零。NMOS/PMOS互补结构使得第一互补共源级310、第二互补共源级320以及第一反馈级330的二阶非线性系数都约为零，因此使得由反馈结构中二阶非线性相互作用而导致的三阶非线性系数为零。此外，第一反馈级330中的NMOS晶体管M_n3和PMOS晶体管M_p3均偏置在三阶非线性系数为零的静态工作点，因此使得第一反馈级330的三阶非线性系数为零。由此，本发明的LNTA电路的总的三阶非线性被显著降低，从而提升了电路的小信号线性度(即输入三阶交调截点，IIP3)。此外，NMOS/PMOS互补结构使得第一互补共源级310、第二互补共源级320和第一反馈级330在大的带外阻塞信号存在的条件下工作在推挽式甲乙类状态，因此可以获得高的输入1dB压缩点(IP_1dB)和1dB退敏点(IB_1dB)，以及良好的大信号输入阻抗匹配性能。

本发明具有的宽带原理具体为：本低噪声跨导放大器的输入阻抗匹配由反馈电路实现，而宽带特性是反馈电路的固有属性，因此无需使用片上电感等无源器件来实现阻抗匹配。本发明的LNTA电路在实现宽带匹配的同时，也极大降低了芯片面积。

为简化分析，以图3中左侧单端电路为例，其跨导增益G_m为：

G_m＝g_mCS(1)

其中，g_mCS代表晶体管M_n1、M_p1、M_n2与M_p2的小信号跨导之和。选择较大的g_mCS可以降低后级电路对整个接收机的噪声贡献，有利于提高接收机的灵敏度。

本发明中的LNTA的宽带匹配是由反馈结构来实现的，忽略寄生电容和交流耦合电容，单端电路的输入电阻R_in可以表示为：

$R_{in}=\frac{R_F+1/g_{mSF}}{1+g_{mCS}{R}_L}---\left(2\right)$

其中，g_mCS代表晶体管M_n1、M_p1、M_n2与M_p2的小信号跨导之和，g_mSF代表晶体管M_n3与M_p3的小信号跨导之和，R_F表示反馈电阻R_F1的阻值，R_L表示负载电阻R_L1的阻值。通过合理选择R_F、g_mCS和g_mSF，可以实现宽带阻抗匹配。

电路的噪声系数F的表达式如下：

$F=1+\frac{4\mathrm{\γ}}{R_S{g}_{mCS}{\[1+\frac{g_{mCS}{g}_{mSF}{R}_S{R}_L}{1+g_{mSF}(R_S+R_F)}\]}^2}+\frac{4{\mathrm{\γR}}_S{g}_{mSF}+4R_S{R}_F{g}_{mSF}^2+4R_S{R}_L{g}_{mSF}^2}{{\[1+g_{mSF}(R_S+R_F)+g_{mCS}{g}_{mSF}{R}_S{R}_L\]}^2}---\left(3\right)$

其中，γ是偏置依赖参数，R_S为源电阻，R_F表示反馈电阻R_F1的阻值，R_L表示负载电阻R_L1的阻值。由式(3)可知，由于部分噪声抵消，各晶体管的沟道热噪声的贡献都降低了。

下面通过具体的实验数据对本发明的效果进行说明，在这一实施例中，LNTA电路采用TSMC0.18μmRFCMOS工艺实现，使用1.8V电源供电，电路的静态工作电流为9.1mA。

图5给出了LNTA的输入反射系数S11、跨导增益G_m和噪声系数NF的曲线。由图可知：输入反射系数S11在0.17到1.7GHz范围内低于-10dB，最大跨导增益约为61mS。在整个工作频带内，NF为2.4到2.6dB。

如图6所示，当采用频率为900MHz和901MHz的等幅双音信号测试本发明的LNTA的线性度时，其输入三阶交调截点(IIP3)仿真结果为20.9dBm。如图7所示，在900MHz频点注入单音测试信号，得到输入1dB压缩点(IP_1dB)为4.12dBm。此外，在距带内有用信号100MHz频偏处施加带外阻塞干扰信号，得到带内有用信号的阻塞退敏点(IB_1dB)为1.58dBm。在有0dBm带外阻塞干扰的条件下，LNTA的NF比无阻塞干扰情况下的小信号NF恶化了0.7dB。电路的大信号输入阻抗匹配性能随阻塞干扰功率(P_blocker)变化的曲线如图8所示，即使存在4dBm的大信号阻塞干扰，LNTA的输入反射系数S11依然可以在宽频带范围内保持在-10dB以下。

以上结果表明，本申请的一种高线性低噪声跨导放大器(简写为：LNTA)的输入匹配带宽、噪声和线性度均表现出了较好的指标特性，又具备优越的抗阻塞干扰能力，无片上电感的设计减小了芯片面积，使之非常适合于无SAW滤波器的单芯片集成接收机应用环境。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种高线性低噪声跨导放大器，其特征在于，包括：第一输入端、第二输入端、第一部分电路以及第二部分电路；所述第一输入端与第一部分电路相连，所述第二输入端与第二部分电路相连，且所述第一部分电路与第二部分电路呈镜像对称结构；

所述第一部分电路包括：第一互补共源级、第二互补共源级、第一反馈级以及第一负载级；所述第一互补共源级的输入端与第一输入端相连，所述第一互补共源级的输出端与第一反馈级的输入端相连，所述第一反馈级的输出端与第一输入端相连，所述第二互补共源级的输入端与第一输入端相连，所述第二互补共源级的输出端与第一互补共源级的输出端相连，所述第二互补共源级的输出端与第一负载级相连；

所述第二部分电路包括：第三互补共源级、第四互补共源级、第二反馈级以及第二负载级；所述第三互补共源级的输入端与第二输入端相连，所述第三互补共源级的输出端与第二反馈级的输入端相连，所述第二反馈级的输出端与第二输入端相连，所述第四互补共源级的输入端与第二输入端相连，所述第四互补共源级的输出端与第三互补共源级的输出端相连，所述第四互补共源级的输出端与第二负载级相连。

2.根据权利要求1所述的一种高线性低噪声跨导放大器，其特征在于，所述第一部分电路具体为：

所述第一互补共源级包括：NMOS晶体管M_n1、PMOS晶体管M_p1、隔直电容器C₁、隔直电容器C₂、偏置电阻器R₁以及偏置电阻器R₂；隔直电容器C₁的第一端与隔直电容器C₂的第一端相连，且隔直电容器C₁和隔直电容器C₂的第一端共同作为第一互补共源级的输入端；隔直电容器C₁的第二端与NMOS晶体管M_n1的栅极相连，隔直电容器C₂的第二端与PMOS晶体管M_p1的栅极相连；偏置电阻器R₁的第一端与NMOS晶体管M_n1的栅极相连，偏置电阻器R₁的第二端连接偏置电压V_bn1；偏置电阻器R₂的第一端与PMOS晶体管M_p1的栅极相连，偏置电阻器R₂的第二端连接偏置电压V_bp1；NMOS晶体管M_n1的源极接地，PMOS晶体管M_p1的源极连接电源V_DD；NMOS晶体管M_n1的漏极和PMOS晶体管M_p1的漏极相连，共同作为第一互补共源级的输出端；

所述第二互补共源级包括：NMOS晶体管M_n2、PMOS晶体管M_p2、隔直电容器C₃、隔直电容器C₄、偏置电阻器R₃以及偏置电阻器R₄；隔直电容器C₃的第一端与隔直电容器C₄的第一端相连，且隔直电容器C₃和隔直电容器C₄的第一端共同作为第二互补共源级的输入端；隔直电容器C₃的第二端与NMOS晶体管M_n2的栅极相连，隔直电容器C₄的第二端与PMOS晶体管M_p2的栅极相连；偏置电阻器R₃的第一端与NMOS晶体管M_n2的栅极相连，偏置电阻器R₃的第二端连接偏置电压V_bn2；偏置电阻器R₄的第一端与PMOS晶体管M_p2的栅极相连，偏置电阻器R₄的第二端连接偏置电压V_bp2；NMOS晶体管M_n2的源极接地，PMOS晶体管M_p2的源极连接电源V_DD；NMOS晶体管M_n2的漏极和PMOS晶体管M_p2的漏极相连，共同作为第二互补共源级的输出端；

所述第一反馈级包括：NMOS晶体管M_n3、PMOS晶体管M_p3、反馈电阻器R_F1、隔直电容器C₅、隔直电容器C₆、偏置电阻器R₅以及偏置电阻器R₆；隔直电容器C₅的第一端与隔直电容器C₆的第一端相连，且隔直电容器C₅和隔直电容器C₆的第一端共同作为第一反馈级的输入端；隔直电容器C₅的第二端与PMOS晶体管M_p3的栅极相连，隔直电容器C₆的第二端与NMOS晶体管M_n3的栅极相连；偏置电阻器R₆的第一端与NMOS晶体管M_n3的栅极相连，偏置电阻器R₆的第二端连接偏置电压V_bn3；偏置电阻器R₅的第一端与PMOS晶体管M_p3的栅极相连，偏置电阻器R₅的第二端连接偏置电压V_bp3；NMOS晶体管M_n3的漏极连接电源V_DD，PMOS晶体管M_p3的漏极接地；反馈电阻器R_F1第一端与NMOS晶体管M_n3的源极以及PMOS晶体管M_p3的源极相连，所述反馈电阻器R_F1第二端作为第一反馈级的输出端；

所述第一负载级包括：交流耦合电容器C_L1和负载电阻器R_L1；交流耦合电容器C_L1的第一极板与第一反馈级的输入端相连，交流耦合电容器C_L1的第二极板与负载电阻器R_L1的第一端相连，负载电阻器R_L1的第二端接地。

3.根据权利要求2所述的一种高线性低噪声跨导放大器，其特征在于，所述第一互补共源级中的NMOS晶体管M_n1和PMOS晶体管M_p1的漏极与第二互补共源级中的NMOS晶体管M_n2和PMOS晶体管M_p2的漏极相连，且均与第一反馈级的输入端相连。

4.根据权利要求1所述的一种高线性低噪声跨导放大器，其特征在于，所述第二部分电路具体为：

所述第三互补共源级包括：NMOS晶体管M_n4、PMOS晶体管M_p4、隔直电容器C₉、隔直电容器C₁₀、偏置电阻器R₉以及偏置电阻器R₁₀；隔直电容器C₉的第一端与隔直电容器C₁₀的第一端相连，且隔直电容器C₉和隔直电容器C₁₀的第一端共同作为第三互补共源级的输入端；隔直电容器C₉的第二端与NMOS晶体管M_n4的栅极相连，隔直电容器C₁₀的第二端与PMOS晶体管M_p4的栅极相连；偏置电阻器R₉的第一端与NMOS晶体管M_n4的栅极相连，偏置电阻器R₉的第二端连接偏置电压V_bn1；偏置电阻器R₁₀的第一端与PMOS晶体管M_p4的栅极相连，偏置电阻器R₁₀的第二端连接偏置电压V_bp1；NMOS晶体管M_n4的源极接地，PMOS晶体管M_p4的源极连接电源V_DD；NMOS晶体管M_n4的漏极和PMOS晶体管M_p4的漏极相连，共同作为第三互补共源级的输出端；

所述第四互补共源级包括：NMOS晶体管M_n5、PMOS晶体管M_p5、隔直电容器C₇、隔直电容器C₈、偏置电阻器R₇以及偏置电阻器R₈；隔直电容器C₇的第一端与隔直电容器C₈的第一端相连，且隔直电容器C₇和隔直电容器C₈的第一端共同作为第四互补共源级的输入端；隔直电容器C₇的第二端与NMOS晶体管M_n5的栅极相连，隔直电容器C₈的第二端与PMOS晶体管M_p5的栅极相连；偏置电阻器R₇的第一端与NMOS晶体管M_n5的栅极相连，偏置电阻器R₇的第二端连接偏置电压V_bn2；偏置电阻器R₈的第一端与PMOS晶体管M_p5的栅极相连，偏置电阻器R₈的第二端连接偏置电压V_bp2；NMOS晶体管M_n5的源极接地，PMOS晶体管M_p5的源极连接电源V_DD；NMOS晶体管M_n5的漏极和PMOS晶体管M_p5的漏极相连，共同作为第四互补共源级的输出端；

所述第二反馈级包括：NMOS晶体管M_n6、PMOS晶体管M_p6、反馈电阻器R_F2、隔直电容器C₁₁、隔直电容器C₁₂、偏置电阻器R₁₁以及偏置电阻器R₁₂；隔直电容器C₁₁的第一端与隔直电容器C₁₂的第一端相连，且隔直电容器C₁₁和隔直电容器C₁₂的第一端共同作为第二反馈级的输入端；隔直电容器C₁₁的第二端与PMOS晶体管M_p6的栅极相连，隔直电容器C₁₂的第二端与NMOS晶体管M_n6的栅极相连；偏置电阻器R₁₂的第一端与NMOS晶体管M_n6的栅极相连，偏置电阻器R₁₂的第二端连接偏置电压V_bn3；偏置电阻器R₁₁的第一端与PMOS晶体管M_p6的栅极相连，偏置电阻器R₁₁的第二端连接偏置电压V_bp3；NMOS晶体管M_n6的漏极连接电源V_DD，PMOS晶体管M_p6的漏极接地；反馈电阻器R_F2第一端与NMOS晶体管M_n6的源极以及PMOS晶体管M_p6的源极相连，所述反馈电阻器R_F2第二端作为第二反馈级的输出；

所述第二负载级包括：交流耦合电容器C_L2和负载电阻器R_L2；交流耦合电容器C_L2的第一极板与第二反馈级的输入相连，交流耦合电容器C_L2的第二极板与负载电阻器R_L2的第一端相连，负载电阻器R_L2的第二端接地。

5.根据权利要求4所述的一种高线性低噪声跨导放大器，其特征在于，所述第三互补共源级中的NMOS晶体管M_n4和PMOS晶体管M_p4的漏极与第四互补共源级中的NMOS晶体管M_n5和PMOS晶体管M_p5的漏极相连，且均与第二反馈级的输入端相连。

6.根据权利要求3所述的一种高线性低噪声跨导放大器，其特征在于，所述一种高线性低噪声跨导放大器还包括：共模反馈电路；所述共模反馈电路的输入端口A与参考电压V_ref相连，共模反馈电路的输入端口B与第一反馈级的输入端相连，共模反馈电路的输入端口C与第二反馈级的输入端相连，共模反馈电路的输出端口提供偏置电压V_bp1。

7.根据权利要求6所述的一种高线性低噪声跨导放大器，其特征在于，所述共模反馈电路包括：电阻器R_c1、电阻器R_c2以及放大器Amp；所述电阻器R_c1的第一端与第一反馈级的输入端相连，电阻器R_c2的第一端与第二反馈级的输入端相连，电阻器R_c1的第二端与电阻器R_c2的第二端相连；放大器Amp的第一端连接参考电压V_ref，放大器Amp的第二端连接至电阻器R_c1的第二端；放大器Amp的第三端输出偏置电压V_bp1。