CN114389629B - 一种cmos射频接收机的前端电路 - Google Patents

一种cmos射频接收机的前端电路 Download PDF

Info

Publication number
CN114389629B
CN114389629B CN202210184167.2A CN202210184167A CN114389629B CN 114389629 B CN114389629 B CN 114389629B CN 202210184167 A CN202210184167 A CN 202210184167A CN 114389629 B CN114389629 B CN 114389629B
Authority
CN
China
Prior art keywords
pmos tube
tube
nmos tube
gate
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210184167.2A
Other languages
English (en)
Other versions
CN114389629A (zh
Inventor
郭本青
樊润伍
廖星月
李珂
王海时
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu University of Information Technology
Original Assignee
Chengdu University of Information Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu University of Information Technology filed Critical Chengdu University of Information Technology
Priority to CN202210184167.2A priority Critical patent/CN114389629B/zh
Publication of CN114389629A publication Critical patent/CN114389629A/zh
Application granted granted Critical
Publication of CN114389629B publication Critical patent/CN114389629B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/1027—Means associated with receiver for limiting or suppressing noise or interference assessing signal quality or detecting noise/interference for the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于射频集成电路领域，具体涉及一种CMOS射频接收机的前端电路，包括：第一无源混频器、第二无源混频器、第一跨阻放大器、第二跨阻放大器。输入的射频信号由端口VRF+和VRF‑双端输入，第一路信号经过第一无源混频器的输入端与输入本振信号LO0/2相乘，得到一个中频的基带差分电流信号，基带差分电流信号经过第一跨阻放大器得到I路的基带电压输出信号VBDI。类似地，第二无源混频器、第二跨阻放大器在差分本振信号LO1/3驱动下，得到Q路的基带电压信号VBDQ。该CMOS集成接收机前端实现了200MHz的基带带宽，且具有60dB/dec的高带外衰减度。

Description

一种CMOS射频接收机的前端电路
技术领域
本发明属于射频集成电路领域，具体涉及一种CMOS射频接收机的前端电路。
背景技术
第五代(5G)无线通信以显著提高的数据速率为特色，正在全球范围内持续推进。5G在28GHz和低于6GHz的频率下并行存在。要支持高数据率，最直接的方法是增加射频信道带宽(BW)，例如，为sub-6GHz频段分配覆盖100-200MHz的基带范围。同时，为了限制芯片的成本或面积的增加，去除分立的saw滤波器不可避免的给基带(BB)滤波带来了沉重的负担。在这种情况下，抗阻塞干扰能力通常与5G应用的大带宽需求具有相同的重要性。因而，对于5G应用的射频接收机前端电路而言，大带宽、抗阻塞干扰便成为最有挑战性的设计指标。此外，噪声、增益等性能指标也能达到适当水平，满足应用需求。
参见授权公告号为CN110557130B的发明专利，其公开了一种带外线性度增强的电流模结构的接收机前端电路，其典型结构包含了低噪声跨导放大器，无源混频器、跨阻放大器以及本振产生电路等。该篇专利文献中所述的技术方案，为了带宽通信的目的，文献的低噪声跨导放大器使用了共栅输入结构来获得阻抗匹配。同时为了降低芯片面积，将匹配电感放置于片外。该技术方案处理弊端在于无法实现芯片集成化；另外，共栅极输入存在着跨导低的特点，电路实现低噪声也难以保证。更为重要的是，其基带带宽仅仅17.2MHz，达不到5G通信的高速率要求；而且带外线性度OOB-IP3仅有7.6dBm(△f/BW＝5.8)。
在参见如下文献，【B Guo,J Gong,Y Wang,J Wu，A 0.2–3.3GHz 2.4dB NF 45dBgain CMOS current-mode receiver front-end，Modern Physics Letters B 34(22),2050226 2020】；该文献中给出了一款电流模射频接收机前端电路，其创新之处在于引入了一种噪声消除结构的低噪声跨导放大器。主路径结合辅助路径，使得其提供的跨导高达80ms，有效压制了混频器、基带等后级电路的噪声贡献。并且该结构为了获得带宽匹配，也需要片外的π型匹配网络来拓展电路的带宽；这明显不符合低成本的芯片应用需求。更为重要的是，该文献中的基带带宽只有13MHz；OOB-IP3更差，仅有4～6dBm(△f/BW＝7.7)。
基于上述现有技术可知，以往技术报道都具有带宽狭窄的特点，并不能满足上百兆赫兹基带带宽的需求，来满足5G的高速通信。在抗阻塞干扰上，5G的高速通信对于临近OOB-IP3的高要求(△f/BW＝3)，也使得以往的技术不能胜任；这些局限性都亟待新的解决方案提出。
发明内容
本发明拟提供一种CMOS射频接收机的前端电路，拟解决背景技术中提到的现有技术中在抗阻塞干扰上，5G的高速通信对于临近OOB-IP3的高要求(△f/BW＝3)，以往技术不能胜任的技术问题。
为解决上述技术问题，本发明采用的技术方案如下：
一种CMOS射频接收机的前端电路，包括：第一无源混频器、第二无源混频器、第一跨阻放大器以及第二跨阻放大器；
输入的射频信号由正输入端VRF+和负输入端VRF-输入；所述正输入端VRF+由第一无源混频器的正输入端VRF1和第二无源混频器的正输入端VRF3相连构成；所述负输入端VRF-由第一无源混频器的负输入端VRF2与第二无源混频器的负输入端VRF4相连构成；
第一路信号经过第一无源混频器的输入端与输入本振信号LO0和本振信号LO2相乘，得到一个中频的基带差分电流信号；所述第一无源混频器的正输出端Vout7和负输出端Vout8均分别与第一跨阻放大器的正输入端Iin+和负输入端Iin-相连，第一跨阻放大器的正输出端Vout+和负输出端Vout-形成第一路信号的差分输出端口VBDI；
第二路信号经过第二无源混频器的输入端与输入本振信号LO1和本振信号LO3相乘，得到一个中频的基带差分电流信号，所述第二无源混频器的正输出端Vout9和负输出端Vout10均分别与第二跨阻放大器的正输入端Iin+和负输入端Iin-相连，第二跨阻放大器的正输出端Vout+和负输出端Vout-形成第二路信号的差分输出端口VBDQ。
本发明通过将无源混频器前置，利用其阻抗透明性，实现射频端口的匹配；通过设计具有高阶滤波特性的基带跨阻放大器，来获得好的射频信道滤波特性，以及抗干扰性。
优选的，所述第一跨阻放大器和第二跨阻放大器的结构相同，均是基带TIA单元；
对应第一跨阻放大器的基带TIA单元的正输入端作为第一跨阻放大器的正输入端Iin+；基带TIA单元的反向输入端作为第一跨阻放大器的负输入端Iin-；基带TIA单元的正输出端和基带TIA单元的反向输出端形成所述第一路信号的差分输出端口VBDI；
对应第二跨阻放大器的基带TIA单元的正输入端作为第二跨阻放大器的正输入端Iin+；基带TIA单元的反向输入端作为第二跨阻放大器的负输入端Iin-；基带TIA单元的正输出端和反向输出端形成所述第二路信号的差分输出端口VBDQ。
优选的，对应第一跨阻放大器和对应第二跨阻放大器的基带TIA单元结构相同；所述基带TIA单元包括第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜、第四路共栅输入电流镜、前馈放大器以及互补反馈源随器；
所述第一共栅输入电流镜包括PMOS管M1、PMOS管M2、NMOS管M3、电阻R1、电阻R2、电容C1；
所述第二共栅输入电流镜包括NMOS管M6、PMOS管M4、NMOS管M5、电阻R5、电阻R6、电容C3；
所述第三共栅输入电流镜包括PMOS管M7、PMOS管M8、NMOS管M9、电阻R3、电阻R4、电容C2；
所述第四共栅输入电流镜包括NMOS管M11、PMOS管M10、NMOS管M12、电阻R7、电阻R8、电容C4；
所述PMOS管M1的源端连接有电阻R1的一端，电阻R1的另一端连接有电源电压VDD；所述PMOS管M1的漏端与所述NMOS管M6的漏端连接形成所述基带TIA单元的正输入端；所述PMOS管M1的栅端与PMOS管M2的栅端连接，且PMOS管M2的源端连接有电阻R2的一端，电阻R2的另一端连接有电源电压VDD；所述PMOS管M2的漏端连接有PMOS管M2的栅端和NMOS管M3的漏端；所述NMOS管M6的栅端与NMOS管M5的栅端连接，NMOS管M6的源端连接有电阻R5的一端，电阻R5的另一端接地；所述NMOS管M5的漏端与PMOS管M4的漏端连接和NMOS管M5的栅端连接，且NMOS管M5的源端连接有电阻R6的一端，电阻R6的另一端接地；
所述第一路共栅输入电流镜的NMOS管M3的源端与第二路共栅输入电流镜的PMOS管M4的源端连接，形成所述基带TIA单元的正输入端；所述NMOS管M3的源端与栅端之间通过电容C1连接；所述NMOS管M3的栅端与互补反馈源随器的正输出端Vout4连接；所述PMOS管M4的源端与栅端之间通过电容C3连接，所述电容C3连接PMOS管M4的栅端的一端与所述互补反馈源随器的正输出端Vout5连接；
所述PMOS管M7的源端连接有电阻R4的一端，电阻R4的另一端连接有电源电压VDD；所述PMOS管M7的漏端与所述NMOS管M12的漏端连接形成所述基带TIA单元的反向输出端；所述PMOS管M7的栅端与PMOS管M8的栅端连接，且PMOS管M8的源端连接有电阻R3的一端，电阻R3的另一端连接有电源电压VDD；所述PMOS管M8的漏端连接有NMOS管M9的漏端和PMOS管M8的栅端；所述NMOS管M12的源端连接有电阻R8的一端，电阻R8的另一端接地；所述NMOS管M12的栅端连接NMOS管M11的栅端和NMOS管M11的漏端；所述NMOS管M11的漏端连接有PMOS管M10的漏端，NMOS管M11的源端连接有电阻R7的一端，电阻R7的另一端接地；
所述第三路共栅输入电流镜的NMOS管M9的源端与第四路共栅输入电流镜的PMOS管M10的源端连接，形成所述基带TIA单元的反向输入端；所述NMOS管M9的源端与栅端之间通过电容C2连接；所述NMOS管M9的栅端与互补反馈源随器的负输出端Vout3连接；所述PMOS管M10的源端和栅端之间通过电容C4连接；所述电容C4连接MOS管M10的栅端的一端与所述互补反馈源随器的负输出端Vout6连接；
所述负输入端IIN-和正输入端IIN+通过电容C7连接，所述电容C7连接正输入端IIN+的一端连接有前馈放大器的正输入端VIN1和电容C8的一端，电容C8的另一端接地；所述电容C7连接有负输入端IIN-的一端连接有前馈放大器的负输入端VIN2和电容C9的一端，电容C9的另一端接地；所述前馈放大器的正输出端Vout1与互补反馈源随器的正输入端VIN3连接，前馈放大器的负输出端Vout2与互补反馈源随器的负输入端VIN4连接；所述前馈放大器的正输入端VIN1与正输出端Vout1之间通过电容C5连接；所述前馈放大器的负输入端VIN2与负输出端Vout2之间通过电容C6连接。
本发明所述的基带TIA单元即为基带跨阻放大器，其采用共栅输入的电流镜结构，可提供200MHz的基带带宽，大大的优于传统基于运放的接收机指标。并且基带跨阻放大器基于电容正反馈和有源电感的原理，提供了高阶的带外滤波特性，保证了良好的抗阻塞干扰能力。
优选的，所述前馈放大器包括：PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、电阻R9、电阻R10以及共模反馈器；
所述PMOS管M13的源端连接有电源电压VDD，PMOS管M13的栅端连接有偏置电压Vb1，PMOS管M13的漏端与PMOS管M14的源端连接；所述PMOS管M14的漏端与NMOS管M15的漏端连接，形成所述前馈放大器的正输出端Vout1；所述PMOS管M14的栅端与NMOS管M15的栅端连接形成所述前馈放大器的正输入端VIN1；所述NMOS管M15的源端连接有NMOS管M16的漏端；所述NMOS管M16的源端接地，栅端连接有偏置电压Vb2；
所述PMOS管M17的源端连接有电源电压VDD，PMOS管M17的栅端连接所述共模反馈器的输出端Vcmfb，PMOS管M17的漏端连接PMOS管M18的源端；所述PMOS管M18的栅端与NMOS管M19的栅端连接形成所述前馈放大器的负输入端VIN2；所述PMOS管M18的漏端与NMOS管M19的漏端连接形成所述前馈放大器的负输出端Vout2；NMOS管M19的源端与NMOS管M20的漏端连接，所述NMOS管M20的栅端与所述共模反馈器的输出端Vcmfb连接，所述NMOS管M20的源端接地；
所述PMOS管M13的漏端和PMOS管M17的漏端连接，PMOS管M14的漏端与PMOS管M18的漏端连接；并在用于连接PMOS管M14的漏端与PMOS管M18的漏端的连接线上连接有电阻R9和电阻R10，电阻R9和电阻R10之间连接所述共模反馈器的负端Vcm1；共模反馈器的正端Vcm2连接有二分之一的电源电压VDD/2；所述NMOS管M15的源端与NMOS管M19的源端连接。
优选的，所述互补反馈源随器包括：PMOS管M21、PMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、电阻R11、电阻R12、电阻R13、电阻R14以及电阻RL；
所述PMOS管M21的源端连接电源电压VDD，所述PMOS管M21的漏端与PMOS管M22的源端连接；所述PMOS管M22的漏端与NMOS管M23的漏端连接，所述NMOS管M23的源端与NMOS管M24的漏端连接，所述NMOS管M24的源端接地；所述PMOS管M22的栅端与NMOS管M23的栅端连接形成互补反馈源随器的正输入端VIN3；所述PMOS管M21的栅端与NMOS管M24的栅端相连；且所述PMOS管M21的漏端连接有电阻R11的一端，电阻R11的另一端形成互补反馈源随器的正输出端Vout4；所述NMOS管M23的源端连接有电阻R13的一端，电阻R13的另一端形成互补反馈源随器的正输出端Vout5；
所述PMOS管M25的源端连接电源电压VDD，所述PMOS管M25的漏端与PMOS管M26的源端连接；所述PMOS管M26的漏端与NMOS管M27的漏端连接；所述PMOS管M26的栅端与NMOS管M27的栅端连接，形成所述互补反馈源随器的负输入端VIN4；所述NMOS管M27的源端与NMOS管M28的漏端连接，NMOS管M28的源端接地；且所述NMOS管M27的源端连接有电阻R14的一端，电阻R14的另一端形成所述互补反馈源随器的负输出端Vout6；所述PMOS管M25的漏端连接有电阻R12的一端，电阻R12的另一端形成所述互补反馈源随器的负输出端Vout3；
所述PMOS管M22的漏端通过电阻RL与PMOS管M26的漏端连接；且PMOS管M21的栅端与PMOS管M22的漏端连接，PMOS管M25的栅端与PMOS管M26的漏端连接。
优选的，所述第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜以及第四路共栅输入电流镜均使用相同数值的退化电阻来降价其各自的失真贡献。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1.本发明采用无缘混频器前置的架构，去掉了传统接收机结构中的低噪声放大器。通过调整基带跨阻放大器的输入阻抗，来获取射频端口的匹配。本发明不需要片外匹配元件以及网络，为CMOS集成化提供了解决方案。
2.基带跨阻放大器采用共栅极输入的电流镜结构，可提供200MHz的基带带宽，大大的优于传统基于运放的接收机指标。
3.基带跨阻放大器基于电容正反馈和有源电感的原理，提供了高阶的带外滤波特性，保证了良好的抗阻塞干扰能力。
附图说明
本发明将通过例子并参照附图的方式说明，其中：
图1为本发明的混频器前置CMOS接收机前端电路。
图2为本发明的混频器前置CMOS接收机前端的TIA电路。
图3为本发明的混频器前置CMOS接收机前端的TIA电路的前馈放大器。
图4为本发明的混频器前置CMOS接收机前端电路的基带TIA电路的互补源随器结构。
图5为本发明的混频器前置CMOS接收机前端电路基带TIA工作原理示意图。
图6为本发明的混频器前置CMOS接收机前端电路TIA电路仿真结果图。
图7为本发明的混频器前置CMOS接收机前端电路输入反射系数结果图。
图8为本发明的混频器前置CMOS接收机前端电路增益结果图。
图9为本发明的混频器前置CMOS接收机前端电路噪声指数结果图。
图10为本发明的混频器前置CMOS接收机前端电路线性度结果图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
下面结合附图1和附图10对本发明的实施例作详细描述；
参见附图1所示，一种CMOS射频接收机的前端电路，包括：第一无源混频器、第二无源混频器、第一跨阻放大器以及第二跨阻放大器；
输入的射频信号由正输入端VRF+和负输入端VRF-输入；所述正输入端VRF+由第一无源混频器的正输入端VRF1和第二无源混频器的正输入端VRF3相连构成；所述负输入端VRF-由第一无源混频器的负输入端VRF2与第二无源混频器的负输入端VRF4相连构成；
第一路信号经过第一无源混频器的输入端与输入本振信号LO0/2相乘，得到一个中频的基带差分电流信号；所述第一无源混频器的正输出端Vout7和负输出端Vout8均分别与第一跨阻放大器的正输入端Iin+和负输入端Iin-相连，第一跨阻放大器的正输出端Vout+和负输出端Vout-形成第一路信号的差分输出端口VBDI；
第二路信号经过第二无源混频器的输入端与输入本振信号LO1/3相乘，得到一个中频的基带差分电流信号，所述第二无源混频器的正输出端Vout9和负输出端Vout10均分别与第二跨阻放大器的正输入端Iin+和负输入端Iin-相连，第二跨阻放大器的正输出端Vout+和负输出端Vout-形成第二路信号的差分输出端口VBDQ。
本发明通过将无源混频器前置，利用其阻抗透明性，实现射频端口的匹配；通过设计具有高阶滤波特性的基带跨阻放大器，来获得好的射频信道滤波特性，以及抗干扰性。
参见图1和图2所示，所述第一跨阻放大器和第二跨阻放大器的结构相同，均是基带TIA单元；
对应第一跨阻放大器的基带TIA单元的正输入端作为第一跨阻放大器的正输入端Iin+；基带TIA单元的反向输入端作为第一跨阻放大器的负输入端Iin-；基带TIA单元的正输出端和基带TIA单元的反向输出端形成所述第一路信号的差分输出端口VBDI；
对应第二跨阻放大器的基带TIA单元的正输入端作为第二跨阻放大器的正输入端Iin+；基带TIA单元的反向输入端作为第二跨阻放大器的负输入端Iin-；基带TIA单元的正输出端和反向输出端形成所述第二路信号的差分输出端口VBDQ。
对应第一跨阻放大器和对应第二跨阻放大器的基带TIA单元结构相同；所述基带TIA单元包括第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜、第四路共栅输入电流镜、前馈放大器以及互补反馈源随器；
参见图2所示，所述第一共栅输入电流镜包括PMOS管M1、PMOS管M2、NMOS管M3、电阻R1、电阻R2、电容C1；
所述第二共栅输入电流镜包括NMOS管M6、PMOS管M4、NMOS管M5、电阻R5、电阻R6、电容C3；
所述第三共栅输入电流镜包括PMOS管M7、PMOS管M8、NMOS管M9、电阻R3、电阻R4、电容C2；
所述第四共栅输入电流镜包括NMOS管M11、PMOS管M10、NMOS管M12、电阻R7、电阻R8、电容C4；
所述PMOS管M1的源端连接有电阻R1的一端，电阻R1的另一端连接有电源电压VDD；所述PMOS管M1的漏端与所述NMOS管M6的漏端连接形成所述基带TIA单元的正输入端；所述PMOS管M1的栅端与PMOS管M2的栅端连接，且PMOS管M2的源端连接有电阻R2的一端，电阻R2的另一端连接有电源电压VDD；所述PMOS管M2的漏端连接有PMOS管M2的栅端和NMOS管M3的漏端；所述NMOS管M6的栅端与NMOS管M5的栅端连接，NMOS管M6的源端连接有电阻R5的一端，电阻R5的另一端接地；所述NMOS管M5的漏端与PMOS管M4的漏端连接和NMOS管M5的栅端连接，且NMOS管M5的源端连接有电阻R6的一端，电阻R6的另一端接地；
所述第一路共栅输入电流镜的NMOS管M3的源端与第二路共栅输入电流镜的PMOS管M4的源端连接，形成所述基带TIA单元的正输入端；所述NMOS管M3的源端与栅端之间通过电容C1连接；所述NMOS管M3的栅端与互补反馈源随器的正输出端Vout4连接；所述PMOS管M4的源端与栅端之间通过电容C3连接，所述电容C3连接PMOS管M4的栅端的一端与所述互补反馈源随器的正输出端Vout5连接；
所述PMOS管M7的源端连接有电阻R4的一端，电阻R4的另一端连接有电源电压VDD；所述PMOS管M7的漏端与所述NMOS管M12的漏端连接形成所述基带TIA单元的反向输出端；所述PMOS管M7的栅端与PMOS管M8的栅端连接，且PMOS管M8的源端连接有电阻R3的一端，电阻R3的另一端连接有电源电压VDD；所述PMOS管M8的漏端连接有NMOS管M9的漏端和PMOS管M8的栅端；所述NMOS管M12的源端连接有电阻R8的一端，电阻R8的另一端接地；所述NMOS管M12的栅端连接NMOS管M11的栅端和NMOS管M11的漏端；所述NMOS管M11的漏端连接有PMOS管M10的漏端，NMOS管M11的源端连接有电阻R7的一端，电阻R7的另一端接地；
所述第三路共栅输入电流镜的NMOS管M9的源端与第四路共栅输入电流镜的PMOS管M10的源端连接，形成所述基带TIA单元的反向输入端；所述NMOS管M9的源端与栅端之间通过电容C2连接；所述NMOS管M9的栅端与互补反馈源随器的负输出端Vout3连接；所述PMOS管M10的源端和栅端之间通过电容C4连接；所述电容C4连接MOS管M10的栅端的一端与所述互补反馈源随器的负输出端Vout6连接；
所述负输入端IIN-和正输入端IIN+通过电容C7连接，所述电容C7连接正输入端IIN+的一端连接有前馈放大器的正输入端VIN1和电容C8的一端，电容C8的另一端接地；所述电容C7连接有负输入端IIN-的一端连接有前馈放大器的负输入端VIN2和电容C9的一端，电容C9的另一端接地；所述前馈放大器的正输出端Vout1与互补反馈源随器的正输入端VIN3连接，前馈放大器的负输出端Vout2与互补反馈源随器的负输入端VIN4连接；所述前馈放大器的正输入端VIN1与正输出端Vout1之间通过电容C5连接；所述前馈放大器的负输入端VIN2与负输出端Vout2之间通过电容C6连接。
本发明所述的基带TIA单元即为基带跨阻放大器，其采用共栅输入的电流镜结构，可提供200MHz的基带带宽，大大的优于传统基于运放的接收机指标。并且基带跨阻放大器基于电容正反馈和有源电感的原理，提供了高阶的带外滤波特性，保证了良好的抗阻塞干扰能力。
参见附图3所示，所述前馈放大器包括：PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、电阻R9、电阻R10以及共模反馈器；
所述PMOS管M13的源端连接有电源电压VDD，PMOS管M13的栅端连接有偏置电压Vb1，PMOS管M13的漏端与PMOS管M14的源端连接；所述PMOS管M14的漏端与NMOS管M15的漏端连接，形成所述前馈放大器的正输出端Vout1；所述PMOS管M14的栅端与NMOS管M15的栅端连接形成所述前馈放大器的正输入端VIN1；所述NMOS管M15的源端连接有NMOS管M16的漏端；所述NMOS管M16的源端接地，栅端连接有偏置电压Vb2；
所述PMOS管M17的源端连接有电源电压VDD，PMOS管M17的栅端连接所述共模反馈器的输出端Vcmfb，PMOS管M17的漏端连接PMOS管M18的源端；所述PMOS管M18的栅端与NMOS管M19的栅端连接形成所述前馈放大器的负输入端VIN2；所述PMOS管M18的漏端与NMOS管M19的漏端连接形成所述前馈放大器的负输出端Vout2；NMOS管M19的源端与NMOS管M20的漏端连接，所述NMOS管M20的栅端与所述共模反馈器的输出端Vcmfb连接，所述NMOS管M20的源端接地；
所述PMOS管M13的漏端和PMOS管M17的漏端连接，PMOS管M14的漏端与PMOS管M18的漏端连接；并在用于连接PMOS管M14的漏端与PMOS管M18的漏端的连接线上连接有电阻R9和电阻R10，电阻R9和电阻R10之间连接所述共模反馈器的负端Vcm1；共模反馈器的正端Vcm2连接有二分之一的电源电压VDD/2；所述NMOS管M15的源端与NMOS管M19的源端连接。
参见附图4所示，所述互补反馈源随器包括：PMOS管M21、PMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、电阻R11、电阻R12、电阻R13、电阻R14以及电阻RL；
所述PMOS管M21的源端连接电源电压VDD，所述PMOS管M21的漏端与PMOS管M22的源端连接；所述PMOS管M22的漏端与NMOS管M23的漏端连接，所述NMOS管M23的源端与NMOS管M24的漏端连接，所述NMOS管M24的源端接地；所述PMOS管M22的栅端与NMOS管M23的栅端连接形成互补反馈源随器的正输入端VIN3；所述PMOS管M21的栅端与NMOS管M24的栅端相连；且所述PMOS管M21的漏端连接有电阻R11的一端，电阻R11的另一端形成互补反馈源随器的正输出端Vout4；所述NMOS管M23的源端连接有电阻R13的一端，电阻R13的另一端形成互补反馈源随器的正输出端Vout5；
所述PMOS管M25的源端连接电源电压VDD，所述PMOS管M25的漏端与PMOS管M26的源端连接；所述PMOS管M26的漏端与NMOS管M27的漏端连接；所述PMOS管M26的栅端与NMOS管M27的栅端连接，形成所述互补反馈源随器的负输入端VIN4；所述NMOS管M27的源端与NMOS管M28的漏端连接，NMOS管M28的源端接地；且所述NMOS管M27的源端连接有电阻R14的一端，电阻R14的另一端形成所述互补反馈源随器的负输出端Vout6；所述PMOS管M25的漏端连接有电阻R12的一端，电阻R12的另一端形成所述互补反馈源随器的负输出端Vout3；
所述PMOS管M22的漏端通过电阻RL与PMOS管M26的漏端连接；且PMOS管M21的栅端与PMOS管M22的漏端连接，PMOS管M25的栅端与PMOS管M26的漏端连接。
优选的，所述第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜以及第四路共栅输入电流镜均使用相同数值的退化电阻来降价其各自的失真贡献。
参见图5中的电路图所示，在共栅极输入的结构基础上，增加了电容正反馈支路和有源电感支路。在低频下，输入阻抗Rcg＝1/gm。伴随频率增加，该结构呈现出感性行为，等效有源电感Leq＝R02C02Rcg；另一方面，对于电容正反馈支路，其等效阻抗呈现出如图5中所示的1/ω2衰减关系，结合电感的1/ω变化关系，整体可以使得Io/Ii的传递关系呈现出1/ω3的滤波特性。从而保证跨阻放大器的60dB/dec滤波特征。具体地，和A1关联的极点角频率，ωpa表示为
Figure BDA0003518855540000101
这里，和A2关联的极点角频率，ωpb表示为：
Figure BDA0003518855540000102
进一步，在共栅极输入节点处等效的有效输入电容可以表示为：
Ceff＝Cin+(1-A1)C1；
此外，引入比例系数定义γ如下：
γ＝Cin/Ceff；
设计过程中，需要调整电路的极点位置，保证ωpa/γ和ωpb的大致相等，这是实现高阶滤波的必要条件。此外，为了获得大得基带带宽，这些极点尽可能朝着高频方向移动，同时，放大器A1和A2自身贡献的内部极点又要在图5所示极点之外，否则带宽也达不到预期。基于此考虑，本发明采用了简单的反相器结构来实现该(前馈)放大器。使用源随器结构来前馈信号到共栅晶体管的栅极，同时还给共栅管提供偏置电平。通过图6的模拟结果展示，可以看到，跨阻放大器输出电压Vo_tia直观的三阶滤波特征，并且带宽处在200MHz左右。这些都是传统运放反馈结构无法获得的性能指标。还注意到，源随器结构提供了1dB的插损，利于低Rcg(即对应图5，等效为1/(1+A2)gm)的实现，降低跨阻放大器的输入摆幅引起的失真。之所以在低功耗下达到如此效果，可归因于反馈技术的应用，使得源随器晶体管的跨导得到倍增效果，从而保证了电路低插损的特征。进一步地，射频输入口的阻抗可以表征为：
Figure BDA0003518855540000111
其中，Rin：射频VRF+和VRF-位置处的输入阻抗；
Rsw：无源混频器的导通电阻；
Rbb：等效基带跨阻放大器的输入电阻；
其中系数
Figure BDA0003518855540000112
来自25％占空比LO驱动。参数Rsw和Rbb代表无源混频器的导通电阻和等效BB输入电阻，即TIA输入电阻Rcg.这里为了在本振分频器的动态功耗，和接收机噪声系数之间做折中，选择了Rsw在10Ω左右。通过调整Rcg的大小，可以取得在射频端口的匹配，不再需外片外匹配元器件。此外，仿真还表明电路的带内线性度受电流镜影响较大，通过在电流镜添加小的退化电阻，可以有效改善带内IP3.为了使得本发明的实施更便捷，附图2～4中给出了电路里面的关键参数典型推荐数值。基于这些参数得到了以下的接收机仿真结果。
本实施例采用65nm标准CMOS工艺设计实现，采用1.8V电压供电，信号接收链路中电路的电流分布已在图中作了标注，不在文字赘述。1-5GHz本振频率下的输入反射系数如图7所示，在中心频率处略有偏移，这归因于混频器、基带电路寄生电容的影响。图8给出了电路在1-5GHz频率下的增益输出结果，可以看到取得了34dB的小信号增益，且基带带宽约为200MHz，和之前TIA的带宽仿真结果基本吻合。图9给出了1-5GHZ频率下双边带噪声指数随着中频频率变化的输出结果，可以看到，噪声指数在几十兆赫兹的中频处大致维持在3.5dB以内。在100MHz中频下噪声恶化到5dB左右，主要归因于前馈放大器的噪声贡献，以及高中频下混频器的开关电容等效阻抗降低效应。图10展示了线性度随着双音信号频率的变化趋势，可以看到，对于带内线性度，其性能在-10dBm，通过添加电流镜的退化电阻后，带内线性度提高到了-7.6dBm。更为重要的是，随着双音频率Δf增加，线性度大为提高，带外IP3可以达到21dBm(Δf/BW＝3)，这个指标远远高于以往的技术报道。这可以归因于基带TIA的高带外抑制效果，有效提高了抗阻塞干扰能力。整体上，本发明给出了一种可以在dc～5GHz频段内工作的接收机前端电路。具有大带宽，抗阻塞干扰的特点，可广泛应用于5G无线通信的设备中。
以上所述实施例仅表达了本申请的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请技术方案构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (4)

1.一种CMOS射频接收机的前端电路，其特征在于，包括：第一无源混频器、第二无源混频器、第一跨阻放大器以及第二跨阻放大器；
输入的射频信号由正输入端VRF+和负输入端VRF-输入；所述正输入端VRF+由第一无源混频器的正输入端VRF1和第二无源混频器的正输入端VRF3相连构成；所述负输入端VRF-由第一无源混频器的负输入端VRF2与第二无源混频器的负输入端VRF4相连构成；
第一路信号经过第一无源混频器的输入端与输入本振信号LO0和本振信号LO2相乘，得到一个中频的基带差分电流信号；所述第一无源混频器的正输出端Vout7和负输出端Vout8均分别与第一跨阻放大器的正输入端Iin+和负输入端Iin-相连，第一跨阻放大器的正输出端Vout+和负输出端Vout-形成第一路信号的差分输出端口VBDI；
第二路信号经过第二无源混频器的输入端与输入本振信号LO1和本振信号LO3相乘，得到一个中频的基带差分电流信号，所述第二无源混频器的正输出端Vout9和负输出端Vout10均分别与第二跨阻放大器的正输入端Iin+和负输入端Iin-相连，第二跨阻放大器的正输出端Vout+和负输出端Vout-形成第二路信号的差分输出端口VBDQ；
所述第一跨阻放大器和第二跨阻放大器的结构相同，均是基带TIA单元；
对应第一跨阻放大器的基带TIA单元的正输入端作为第一跨阻放大器的正输入端Iin+；基带TIA单元的反向输入端作为第一跨阻放大器的负输入端Iin-；基带TIA单元的正输出端和基带TIA单元的反向输出端形成所述第一路信号的差分输出端口VBDI；
对应第二跨阻放大器的基带TIA单元的正输入端作为第二跨阻放大器的正输入端Iin+；基带TIA单元的反向输入端作为第二跨阻放大器的负输入端Iin-；基带TIA单元的正输出端和反向输出端形成所述第二路信号的差分输出端口VBDQ；
所述基带TIA单元包括第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜、第四路共栅输入电流镜、前馈放大器以及互补反馈源随器；
所述第一路共栅输入电流镜包括PMOS管M1、PMOS管M2、NMOS管M3、电阻R1、电阻R2、电容C1；
所述第二路共栅输入电流镜包括NMOS管M6、PMOS管M4、NMOS管M5、电阻R5、电阻R6、电容C3；
所述第三路共栅输入电流镜包括PMOS管M7、PMOS管M8、NMOS管M9、电阻R3、电阻R4、电容C2；
所述第四路共栅输入电流镜包括NMOS管M11、PMOS管M10、NMOS管M12、电阻R7、电阻R8、电容C4；
所述PMOS管M1的源端连接有电阻R1的一端，电阻R1的另一端连接有电源电压VDD；所述PMOS管M1的漏端与所述NMOS管M6的漏端连接形成所述基带TIA单元的正输出端；所述PMOS管M1的栅端与PMOS管M2的栅端连接，且PMOS管M2的源端连接有电阻R2的一端，电阻R2的另一端连接有电源电压VDD；所述PMOS管M2的漏端连接有PMOS管M2的栅端和NMOS管M3的漏端；所述NMOS管M6的栅端与NMOS管M5的栅端连接，NMOS管M6的源端连接有电阻R5的一端，电阻R5的另一端接地；所述NMOS管M5的漏端与PMOS管M4的漏端连接和NMOS管M5的栅端连接，且NMOS管M5的源端连接有电阻R6的一端，电阻R6的另一端接地；
所述第一路共栅输入电流镜的NMOS管M3的源端与第二路共栅输入电流镜的PMOS管M4的源端连接，形成所述基带TIA单元的正输入端；所述NMOS管M3的源端与栅端之间通过电容C1连接；所述NMOS管M3的栅端与互补反馈源随器的正输出端Vout4连接；所述PMOS管M4的源端与栅端之间通过电容C3连接，所述电容C3连接PMOS管M4的栅端的一端与所述互补反馈源随器的正输出端Vout5连接；
所述PMOS管M7的源端连接有电阻R4的一端，电阻R4的另一端连接有电源电压VDD；所述PMOS管M7的漏端与所述NMOS管M12的漏端连接形成所述基带TIA单元的反向输出端；所述PMOS管M7的栅端与PMOS管M8的栅端连接，且PMOS管M8的源端连接有电阻R3的一端，电阻R3的另一端连接有电源电压VDD；所述PMOS管M8的漏端连接有NMOS管M9的漏端和PMOS管M8的栅端；所述NMOS管M12的源端连接有电阻R8的一端，电阻R8的另一端接地；所述NMOS管M12的栅端连接NMOS管M11的栅端和NMOS管M11的漏端；所述NMOS管M11的漏端连接有PMOS管M10的漏端，NMOS管M11的源端连接有电阻R7的一端，电阻R7的另一端接地；
所述第三路共栅输入电流镜的NMOS管M9的源端与第四路共栅输入电流镜的PMOS管M10的源端连接，形成所述基带TIA单元的反向输入端；所述NMOS管M9的源端与栅端之间通过电容C2连接；所述NMOS管M9的栅端与互补反馈源随器的负输出端Vout3连接；所述PMOS管M10的源端和栅端之间通过电容C4连接；所述电容C4连接MOS管M10的栅端的一端与所述互补反馈源随器的负输出端Vout6连接；
所述负输入端IIN-和正输入端IIN+通过电容C7连接，所述电容C7连接正输入端IIN+的一端连接有前馈放大器的正输入端V IN1和电容C8的一端，电容C8的另一端接地；所述电容C7连接有负输入端IIN-的一端连接有前馈放大器的负输入端V IN2和电容C9的一端，电容C9的另一端接地；所述前馈放大器的正输出端Vout1与互补反馈源随器的正输入端V IN3连接，前馈放大器的负输出端Vout2与互补反馈源随器的负输入端V IN4连接；所述前馈放大器的正输入端V IN1与正输出端Vout1之间通过电容C5连接；所述前馈放大器的负输入端V IN2与负输出端Vout2之间通过电容C6连接。
2.根据权利要求1所述的一种CMOS射频接收机的前端电路，其特征在于，所述前馈放大器包括：PMOS管M13、PMOS管M14、NMOS管M15、NMOS管M16、PMOS管M17、PMOS管M18、NMOS管M19、NMOS管M20、电阻R9、电阻R10以及共模反馈器；
所述PMOS管M13的源端连接有电源电压VDD，PMOS管M13的栅端连接有偏置电压Vb1，PMOS管M13的漏端与PMOS管M14的源端连接；所述PMOS管M14的漏端与NMOS管M15的漏端连接，形成所述前馈放大器的正输出端Vout1；所述PMOS管M14的栅端与NMOS管M15的栅端连接形成所述前馈放大器的正输入端V IN1；所述NMOS管M15的源端连接有NMOS管M16的漏端；所述NMOS管M16的源端接地，栅端连接有偏置电压Vb2；
所述PMOS管M17的源端连接有电源电压VDD，PMOS管M17的栅端连接所述共模反馈器的输出端Vcmfb，PMOS管M17的漏端连接PMOS管M18的源端；所述PMOS管M18的栅端与NMOS管M19的栅端连接形成所述前馈放大器的负输入端V IN2；所述PMOS管M18的漏端与NMOS管M19的漏端连接形成所述前馈放大器的负输出端Vout2；NMOS管M19的源端与NMOS管M20的漏端连接，所述NMOS管M20的栅端与所述共模反馈器的输出端Vcmfb连接，所述NMOS管M20的源端接地；
所述PMOS管M13的漏端和PMOS管M17的漏端连接，PMOS管M14的漏端与PMOS管M18的漏端连接；并在用于连接PMOS管M14的漏端与PMOS管M18的漏端的连接线上连接有电阻R9和电阻R10，电阻R9和电阻R10之间连接所述共模反馈器的负端Vcm1；共模反馈器的正端Vcm2连接有二分之一的电源电压VDD/2；所述NMOS管M15的源端与NMOS管M19的源端连接。
3.根据权利要求1所述的一种CMOS射频接收机的前端电路，其特征在于，所述互补反馈源随器包括：PMOS管M21、PMOS管M22、NMOS管M23、NMOS管M24、PMOS管M25、PMOS管M26、NMOS管M27、NMOS管M28、电阻R11、电阻R12、电阻R13、电阻R14以及电阻RL；
所述PMOS管M21的源端连接电源电压VDD，所述PMOS管M21的漏端与PMOS管M22的源端连接；所述PMOS管M22的漏端与NMOS管M23的漏端连接，所述NMOS管M23的源端与NMOS管M24的漏端连接，所述NMOS管M24的源端接地；所述PMOS管M22的栅端与NMOS管M23的栅端连接形成互补反馈源随器的正输入端V IN3；所述PMOS管M21的栅端与NMOS管M24的栅端相连；且所述PMOS管M21的漏端连接有电阻R11的一端，电阻R11的另一端形成互补反馈源随器的正输出端Vout4；所述NMOS管M23的源端连接有电阻R13的一端，电阻R13的另一端形成互补反馈源随器的正输出端Vout5；
所述PMOS管M25的源端连接电源电压VDD，所述PMOS管M25的漏端与PMOS管M26的源端连接；所述PMOS管M26的漏端与NMOS管M27的漏端连接；所述PMOS管M26的栅端与NMOS管M27的栅端连接，形成所述互补反馈源随器的负输入端V IN4；所述NMOS管M27的源端与NMOS管M28的漏端连接，NMOS管M28的源端接地；且所述NMOS管M27的源端连接有电阻R14的一端，电阻R14的另一端形成所述互补反馈源随器的负输出端Vout6；所述PMOS管M25的漏端连接有电阻R12的一端，电阻R12的另一端形成所述互补反馈源随器的负输出端Vout3；
所述PMOS管M22的漏端通过电阻RL与PMOS管M26的漏端连接；且PMOS管M21的栅端与PMOS管M22的漏端连接，PMOS管M25的栅端与PMOS管M26的漏端连接。
4.根据权利要求1所述的一种CMOS射频接收机的前端电路，其特征在于，所述第一路共栅输入电流镜、第二路共栅输入电流镜、第三路共栅输入电流镜以及第四路共栅输入电流镜均使用相同数值的退化电阻来降价其各自的失真贡献。
CN202210184167.2A 2022-02-24 2022-02-24 一种cmos射频接收机的前端电路 Active CN114389629B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210184167.2A CN114389629B (zh) 2022-02-24 2022-02-24 一种cmos射频接收机的前端电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210184167.2A CN114389629B (zh) 2022-02-24 2022-02-24 一种cmos射频接收机的前端电路

Publications (2)

Publication Number Publication Date
CN114389629A CN114389629A (zh) 2022-04-22
CN114389629B true CN114389629B (zh) 2023-06-02

Family

ID=81204788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210184167.2A Active CN114389629B (zh) 2022-02-24 2022-02-24 一种cmos射频接收机的前端电路

Country Status (1)

Country Link
CN (1) CN114389629B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116260475B (zh) * 2023-03-08 2024-05-10 杭州地芯科技有限公司 一种接收机及零中频收发机

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336706A (ja) * 2003-04-17 2004-11-25 Renesas Technology Corp 受信装置および無線信号処理用半導体集積回路
CN105262443A (zh) * 2015-11-12 2016-01-20 电子科技大学 一种高线性低噪声跨导放大器
CN110138351A (zh) * 2019-04-29 2019-08-16 电子科技大学 一种cmos宽带巴伦射频接收前端电路
CN110235378A (zh) * 2017-01-27 2019-09-13 北欧半导体公司 无线电接收器
CN110557130A (zh) * 2019-10-29 2019-12-10 成都信息工程大学 一种带外线性度增强的电流模结构的接收机前端电路
CN111213321A (zh) * 2017-10-11 2020-05-29 高通股份有限公司 可重新配置的宽带电流模式滤波器
CN111525896A (zh) * 2020-04-20 2020-08-11 西安交通大学 一种高增益高带宽的可变增益放大器及放大器芯片

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9374172B2 (en) * 2010-04-21 2016-06-21 Nec Corporation Optical receiver, optical reception device, and correction method for optical received intensity
EP2587679B1 (en) * 2011-10-27 2015-01-07 Nxp B.V. Rf receiver with voltage sampling
US10715195B2 (en) * 2018-06-13 2020-07-14 Futurewei Technologies, Inc. Split mixer current conveyer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336706A (ja) * 2003-04-17 2004-11-25 Renesas Technology Corp 受信装置および無線信号処理用半導体集積回路
CN105262443A (zh) * 2015-11-12 2016-01-20 电子科技大学 一种高线性低噪声跨导放大器
CN110235378A (zh) * 2017-01-27 2019-09-13 北欧半导体公司 无线电接收器
CN111213321A (zh) * 2017-10-11 2020-05-29 高通股份有限公司 可重新配置的宽带电流模式滤波器
CN110138351A (zh) * 2019-04-29 2019-08-16 电子科技大学 一种cmos宽带巴伦射频接收前端电路
CN110557130A (zh) * 2019-10-29 2019-12-10 成都信息工程大学 一种带外线性度增强的电流模结构的接收机前端电路
CN111525896A (zh) * 2020-04-20 2020-08-11 西安交通大学 一种高增益高带宽的可变增益放大器及放大器芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"面向IoT的低功耗射频接收前端设计";杨小艳;《中国优秀硕士学位论文全文数据库（电子期刊）》;全文 *

Also Published As

Publication number Publication date
CN114389629A (zh) 2022-04-22

Similar Documents

Publication Publication Date Title
EP2215730B1 (en) Degenerated passive mixer in saw-less receiver
US7949322B2 (en) Frequency selective amplifier with wide-band impedance and noise matching
US8242844B2 (en) LNA circuit for use in a low-cost receiver circuit
CN110557130B (zh) 一种带外线性度增强的电流模结构的接收机前端电路
CN107196611B (zh) 宽带单端转差分低噪声放大器
KR101873754B1 (ko) 고주파 수신기
CN107565912B (zh) 一种具有干扰抑制的低噪声放大器电路
CN114389629B (zh) 一种cmos射频接收机的前端电路
CN111934627A (zh) 一种cmos低失真低噪声放大器电路
CN114124123B (zh) 一种宽带集成cmos全局反馈接收机前端电路
Westerveld et al. A cross-coupled switch-RC mixer-first technique achieving+ 41dBm out-of-band IIP3
CN111478671A (zh) 一种应用于Sub-GHz频段的新型低噪声放大器
CN111130577B (zh) 一种用于射频收发芯片的抗干扰接收机电路
KR20120015887A (ko) 무선 통신 시스템에서 부정합을 제거하는 수신 장치 및 방법과 이를 위한 저전력 증폭기
KR102262208B1 (ko) 잡음 제거기를 구비한 저항성 광대역 저잡음 증폭기
CN107332522B (zh) 一种射频前端中的低噪声放大器
Tao et al. Wide-band inductorless and capacitorless LNTA based on cascode inverters
Amirabadi et al. Highly linear wide-band differential LNA using active feedback as post distortion
US8150356B2 (en) Split analog/digital polynomial nonlinear term generator with reduced number of analog-to-digital converters
Kumari et al. Ultra Wideband Low Noise N-path Direct Conversion Receiver for 5G-advanced and 6G Wireless System
CN113422580B (zh) 一种适用于宽带接收机的单端无电感低噪声放大器
CN114650073B (zh) 一种射频接收机的线性化校正方法及装置
Im et al. An up-conversion TV receiver front-end with noise canceling body-driven pMOS common gate LNA and LC-loaded passive mixer
Radwan et al. A sub-2dB noise figure, 200–3700 MHz receiver for LTE-A applications
Wu et al. A 4-Path Filtering, 0.5-2.0 GHz Current-Mode Blocker-Tolerant Receiver with Bandwidth Extension Technique and Cross-Resistive IQ Feedback

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant