JP2004336706A - 受信装置および無線信号処理用半導体集積回路 - Google Patents

受信装置および無線信号処理用半導体集積回路 Download PDF

Info

Publication number
JP2004336706A
JP2004336706A JP2003402559A JP2003402559A JP2004336706A JP 2004336706 A JP2004336706 A JP 2004336706A JP 2003402559 A JP2003402559 A JP 2003402559A JP 2003402559 A JP2003402559 A JP 2003402559A JP 2004336706 A JP2004336706 A JP 2004336706A
Authority
JP
Japan
Prior art keywords
signal
circuit
mixer
output
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003402559A
Other languages
English (en)
Other versions
JP4322649B2 (ja
Inventor
Motoki Murakami
元己 村上
Yutaka Igarashi
豊 五十嵐
Akio Yamamoto
昭夫 山本
Isao Ikuta
功 生田
Yoshiaki Harasawa
良明 原澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003402559A priority Critical patent/JP4322649B2/ja
Priority to US10/842,445 priority patent/US7340232B2/en
Publication of JP2004336706A publication Critical patent/JP2004336706A/ja
Application granted granted Critical
Publication of JP4322649B2 publication Critical patent/JP4322649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transmitters (AREA)

Abstract

【課題】 差動信号間および直交信号間のオフセットを減少させるとともに、製造歩留まりを向上させることが可能な受信装置および送信装置並びにこれを内蔵した無線信号処理用半導体集積回路を提供する。
【解決手段】 所望の周波数の発振信号を生成する局部発振回路8と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路7と、差動形式の受信信号の一方の信号と前記90度移相回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第1のミキサ4Qと、前記差動形式の受信信号の他方の信号と前記局部発振回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第2のミキサ4Iとを備えた受信装置において、前記第1のミキサと前記第2のミキサの出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路20を設けるようにした。
【選択図】図1

Description

本発明は、無線通信システムを構成する受信装置および受信回路と送信回路を内蔵した無線信号処理用半導体集積回路に関し、特に信号を、周波数が等しく位相が90度異なる2つのローカル信号を用いて周波数変換する直交ミキサを有する受信装置および無線信号処理用半導体集積回路に関するものである。
従来、無線信号処理回路は、各機能ブロック(信号を増幅する増幅器、信号の周波数を変換するミキサ、信号の所望の帯域のみ通過させるフィルタなど)ごとに個別部品を用いて構成していた。これが近年の半導体技術の向上により、無線信号処理回路を構成する複数の機能ブロックを、1つの半導体チップへ内蔵することが可能となってきた。1つ或いは数個の半導体チップへ内蔵された無線信号処理回路は、アンテナから受信した高周波信号を高い品質(低雑音、高線形性、所望以外の帯域の信号を抑圧など)でより低い周波数帯の信号に変換する。また、ベースバンド部から供給された信号をより高い周波数帯の信号に変換する送信回路を、受信回路と共に1つの半導体チップに内蔵した無線信号処理用ICもある。
無線信号処理回路を低コストで実現するためには、より多くの無線信号処理回路を構成する機能ブロックを1つの半導体チップへ内蔵する必要がある。この目的に対する障害の一つに所望以外の帯域の信号を抑圧するフィルタ回路の半導体チップへの内蔵化が挙げられる。一般に、このフィルタ回路は、SAW(Surface Acoustic Wave)フィルタ、誘電体フィルタなどを用いる。これにより所望以外の帯域に存在する信号を抑圧するのであるが、SAWフィルタや誘電体フィルタは半導体チップに内蔵できない。
個別部品での無線信号処理回路は一般にスーパーヘテロダイン方式と呼ばれる構成で、SAWフィルタや誘電体フィルタを必要とするが、これらは半導体チップへ内蔵することはできないので、半導体で製造する無線信号処理回路をスーパーヘテロダイン方式で構成すると半導体チップ外部にSAWフィルタや誘電体フィルタを外付けすることになる。そのため部品点数、実装面積が増大することになる。
そこで、半導体チップ間の部品定数の絶対値はばらつくが、1つの半導体チップ内での部品定数の相対値は高精度で一致するという半導体回路の長所を利用し、SAWフィルタや誘電体フィルタを必要としない無線信号処理回路方式が提案されている。これは、ゼロIF方式、低IF方式などである。いずれも外付けのSAWフィルタや誘電体フィルタを必要とせず、所望の帯域以外の帯域に存在する信号の抑圧は半導体へ内蔵可能なフィルタで行なう。ただし、無線方式、或いはシステム的要求によっては、一部のフィルタを外付けにする必要が生ずることもある。
ゼロIF方式、低IF方式などの基本原理は、例えば、非特許文献1を参照されたい。ゼロIF方式、低IF方式には、1つの信号をI成分とQ成分の2つの成分に分解して処理するという共通の動作的な特徴がある。同一の周波数で90度異なる位相を有する2つの局部発振信号と、I成分とQ成分に分解したい信号を直交ミキサに入力することによりI成分とQ成分に分解する。
この動作を説明するために、ゼロIF方式無線信号受信回路の基本構成を図6に示す。図6において、1はアンテナ入力端子、2は帯域通過フィルタ(以下、「BPF」と記す)、3は低雑音増幅回路(以下、「LNA」と記す)、4I、4Qは直交ミキサ、5I、5Qは低域通過フィルタ(以下、「LPF」と記す)、6I、6Qは増幅回路、7は90度移相回路、8は局部発振回路、9I1〜9I2、9Q1〜9Q2は出力端子である。上記番号の末尾にo、oBという添え字のあるものは、同一番号を付したブロックが差動構成になっていて、出力信号とそれと180度位相の異なる出力信号を出力するための端子からの出力信号を示す。
アンテナ入力端子1から入力された無線信号は、BPF2により所望の帯域以外の信号を抑圧し、LNA3に平衡信号として入力される。LNA3はBPF2の出力信号をできるだけ信号対雑音比(以下、「SNR」と記す)を劣化させないように増幅する。LNA3の出力信号は2等分配され直交ミキサ4I、4Qに入力される。直交ミキサ4Iには局部発振回路8の出力信号を90度移相回路7で90度移相し、局部発振信号として入力する。直交ミキサ4Qには局部発振回路8の出力信号を移相せずに局部発振信号として入力する。ここで局部発振回路8の出力信号の周波数はアンテナ入力端子1から入力された無線信号の所望チャネルの信号の中心周波数と一致する。
従って、直交ミキサ4Iの出力信号はアンテナ入力端子1から入力された無線信号の所望帯域の信号のI成分となり、直交ミキサ4Qの出力信号はアンテナ入力端子1から入力された無線信号の所望帯域の信号のQ成分となる。直交ミキサ4I、4Qの出力信号はゼロIF方式では基底帯域信号と呼ばれる。
LPF5I、5Qはチャネル選択フィルタとして働き、所望チャネル信号以外の帯域を抑圧させる。LPF5I、5Qの出力信号は、増幅回路6I、6Qにより所望のレベルへ増幅され、出力端子9I1〜9I2、9Q1〜9Q2よりそれぞれ出力される。
さて、各差動構成のブロックからの出力信号oは出力信号oBと180度位相の異なる逆相信号成分と共に、位相の同一な同相信号成分をもそれぞれ含んでいる。従って、出力信号oとoBの同相信号成分が同一でないとオフセットが生ずる。このオフセットが大きく、それより後段のブロックのダイナミックレンジを超えてしまうと、所望の信号成分である出力信号oとoBの逆相信号成分を信号処理することが出来なくなる。
このオフセットを軽減するために、同相信号成分を出力信号oとoBで平均する。これを説明するためのゼロIF方式無線信号受信回路の構成例を図7に示す。図7において、10I、10Qは同相信号成分平均回路である。図7において、図6と同様の動作を行う部分には図6と同じ番号を付し説明を略す。同相信号成分平均回路10Iは直交ミキサ4Iの出力信号4Ioと4IoBの同相信号成分を平均し、直交ミキサ4Iのオフセットを減少させる。同相信号成分平均回路10Qは直交ミキサ4Qの出力信号4Qoと4QoBの同相信号成分を平均し、直交ミキサ4Qのオフセットを減少させる。
同相信号成分平均回路10I、10Qは例えば図8のように構成する。図8において、図6と同様の動作を行う部分には図6と同じ番号を付し説明を略す。11I、11Qは受動素子である。受動素子11I、11Qは等しいインピーダンスを有する。直交ミキサ4Iの出力信号4Ioの同相信号成分より4IoBの同相信号成分のほうが大きい場合、4Ioから4IoBへ受動素子11Iを通過する補正電流が流れ、直交ミキサ4Iのオフセットは小さくなる。直交ミキサ4Qの出力信号4Qoの同相信号成分より4QoBの同相信号成分の方が大きい場合、4Qoから4QoBへ受動素子11Qを通過する補正電流が流れ、直交ミキサ4Qのオフセットは小さくなる。また、受動素子11I、11Qは出力信号4Io、4IoB、4Qo、4QoBの所望チャネル帯域の以外の信号成分は同相成分、逆相成分共に抑圧する。
図8の受信装置においては、受動素子11I、11Qによりオフセットは低減されるが、回路を構成する素子の特性ばらつきにより受動素子11I、11Qを用いても仕様を満足しないほど大きなオフセットを持ってしまうことがある。このなかで、直交ミキサ4Iのオフセットは仕様を満足するが直交ミキサ4Qのオフセットは仕様を満足しないとき、あるいはその逆の場合は、その無線信号受信回路は不良品であり製造歩留まりが低下する。受動素子11I、11Qのインピーダンスを小さくするとオフセットも減少するのであるが、同時に、所望チャネル帯域の所望信号である逆相成分も減衰し、SNRが劣化する。また、特許文献1には、ディジタル処理によりオフセットを除去することが提案されているが、半導体チップに内蔵することができない等、低コストで実現できなかった。
以上、受信装置における課題について説明したが、送信装置にも受信装置と同様に送信すべき信号と局部発振信号とを直交ミキサに入力して高い周波数の信号に変換して出力する周波数変換回路が設けられるため、送信側の直交ミキサにおいても、回路を構成する素子の特性ばらつきにより差動の出力信号間にDCオフセットが生じてしまうという課題がある。
さらに、送信装置においては、直交ミキサの前段に送信すべき信号を増幅する増幅回路が設けられており、この増幅回路を構成する素子の特性ばらつきにより増幅回路の出力信号にDCオフセットが生じると、直交ミキサの出力に所望の周波数の希望波の他、搬送波と同一の周波数成分が現われるキャリアリークが発生して歩留まりが低下するという課題がある。
ここで、送信装置が使用される無線システムが、送信と受信を別々に行なうGSM(Global System for Mobile Communication)方式の携帯電話機のような場合には、増幅回路に出力信号のDCオフセットを補償する回路を設けておいて、受信を行なっている間に増幅回路のDCオフセットを測定してそのオフを補償することが可能であるが、送信と受信を同時に行なうCDMA(Code Division Multiple Access)方式の携帯電話機の場合には、DCオフセットの測定や補償を行なう時間的な余裕がないため、回路を構成する素子の特性ばらつきによりDCオフセットが生じてしまうという課題がある。
特開平11−55342号公報 Aarno Parssinen著、DIRECT CONVERSION RECEIVERS IN WIDE−BAND SYSTEMS、Kluwer Academic Publishers
本発明は、前述のような課題を解決するものであり、差動信号間および直交信号間のオフセットを減少させるとともに、製造歩留まりを向上させることが可能な受信装置および無線信号処理用半導体集積回路を提供することを目的とする。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
本発明は、アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する90度移相回路と、前記分配回路の第1の出力信号と前記90度移相回路の出力信号とを混合して出力する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号とを混合して出力する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路とからなるゼロIF信号選択増幅部を備え、該ゼロIF信号選択増幅部は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整する受信装置である。
また、本発明は、上記ゼロIF信号選択増幅部は、上記第1のミキサと第1のミキサフィルタの間と、上記第2のミキサと第2のミキサフィルタの間とを接続して上記第1のミキサの出力信号と第2のミキサの出力信号の同相信号成分を平均化する回路を有する受信装置である。
そして、本発明は、上記ゼロIF信号選択増幅部は、上記第1のミキサフィルタと第1のフィルタ出力増幅回路の間と、上記第2のミキサフィルタと第2のフィルタ出力増幅回路の間とを接続して上記第1のミキサフィルタの出力信号と第2のミキサフィルタの出力信号の同相信号成分を平均化する回路を有する受信装置である。
更に、本発明は、上記ゼロIF信号選択増幅部は、上記第1のフィルタ出力増幅回路の後段と上記第2のフィルタ出力増幅回路の後段とを接続して上記第1のフィルタ出力増幅回路の出力信号と第2のフィルタ出力増幅回路の出力信号の同相信号成分を平均化する回路を有する受信装置である。
また、本発明は、上記ゼロIF信号選択増幅部は、等しいインピーダンスを有する受動素子及び橋絡線を有し、上記出力信号に補正電流を加算させる受信装置である。
そして、本発明は、アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数から所望チャネル帯域幅の1/2以上離れた周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する第1の90度移相回路と、前記分配回路の第1の出力信号と前記第1の90度移相回路の出力信号とを混合する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号を混合する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路と、該第2のフィルタ出力増幅回路の出力信号を90度位相をずらす第2の90度移相回路と、前記第1のフィルタ出力増幅回路の出力信号と前記第2の90度移相回路の出力信号とを加算する加算回路とからなる低IF信号選択増幅部を備え、該低IF信号選択増幅回路は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整する受信装置である。
更に、本発明は、上記低IF信号選択増幅部は、上記第1のミキサと第1のミキサフィルタの間と、上記第2のミキサと第2のミキサフィルタの間とを接続して上記第1のミキサの出力信号と第2のミキサの出力信号の同相信号成分を平均化する回路を有する受信装置である。
また、本発明は、上記低IF信号選択増幅部は、上記第1のミキサフィルタと第1のフィルタ出力増幅回路の間と、上記第2のミキサフィルタと第2のフィルタ出力増幅回路の間とを接続して上記第1のミキサフィルタの出力信号と第2のミキサフィルタの出力信号の同相信号成分を平均化する回路を有する受信装置である。
そして、本発明は、上記低IF信号選択増幅部は、上記第1のフィルタ出力増幅回路の後段と上記第2のフィルタ出力増幅回路の後段とを接続して上記第1のフィルタ出力増幅回路の出力信号と第2のフィルタ出力増幅回路の出力信号の同相信号成分を平均化する回路を有する受信装置である。
更に、本発明は、上記低IF信号選択増幅部は、等しいインピーダンスを有する受動素子及び橋絡線を有し、上記出力信号に補正電流を加算させる受信装置である。
本願の第2の発明は、差動形式の第1の送信信号を増幅する第1の差動増幅回路と、前記第1の送信信号と位相が90度異なる差動形式の第2の送信信号を増幅する第2の差動増幅回路と、所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、前記第1の送信信号と前記90度移相回路の出力信号とを混合して周波数変換された信号を出力する第1のミキサと、前記前記第2の送信信号と前記局部発振回路の出力信号とを混合して周波数変換された信号を出力する第2のミキサとを備える送信回路を内蔵した無線信号処理用半導体集積回路において、前記第1の差動増幅回路の差動出力間と前記第2の差動増幅回路の差動出力間並びに前記第1の差動増幅回路の出力と前記第2の差動増幅回路の出力との間に設けられた受動素子を有し、前記第1の差動増幅回路と前記第2の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路を設けたものである。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明によれば、差動信号および直交信号の同相信号成分の差異に基づく差動信号間および直交信号間のオフセットを減少させることができると共に製造歩留まりを向上させた受信装置および無線信号処理用半導体集積回路を得ることができる。
以下、本発明の実施の形態を説明する。
本発明の受信装置の実施例について、図1〜図5を用いて説明する。図1は、実施例1の受信装置のゼロIF選択増幅部のブロック説明図である。図2は、実施例1の受信装置における同相信号成分平均化手段の第1の具体例のブロック説明図である。図3は、実施例1の受信装置における同相信号成分平均化手段の第2の具体例のブロック説明図である。図4は、実施例1の受信装置における直交ミキサの第2の回路例の説明図である。図5は、実施例2の受信装置のブロック説明図である。
実施例1を説明する。本実施例の受信装置は、アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する90度移相回路と、前記分配回路の第1の出力信号と前記90度移相回路の出力信号とを混合して出力する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号とを混合して出力する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路とからなるゼロIF信号選択増幅部を備え、該ゼロIF信号選択増幅部は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整することができる。
図1は実施例1の受信装置のゼロIF信号選択増幅部による直交ミキサの第1の実施形態を示すブロック図である。図1において、1はアンテナ入力端子、2は帯域通過フィルタ(BPF)、3は低雑音増幅回路(LNA)、4I、4Qは直交ミキサ、5I、5Qは低域通過フィルタ(LPF)、6I、6Qは増幅回路、7は90度移相回路、8は局部発振回路、9I1〜9I2、9Q1〜9Q2は出力端子、20は同相信号成分平均回路である。上記番号の末尾にo、oBという添え字のあるものは、同一番号を付したブロックが差動構成になっていて、出力信号とそれと180度位相の異なる出力信号を出力するための端子からの出力信号を示すものとする。
アンテナ入力端子1から入力された無線信号はBPF2により所望の帯域以外の信号を抑圧し、LNA3に平衡信号として入力される。LNA3はBPF2の出力信号をできるだけ信号対雑音比(SNR)を劣化させないように増幅する。LNA3の出力信号は2等分配され直交ミキサ4I、4Qに入力される。直交ミキサ4Iには局部発振回路8の出力信号を90度移相回路7で90度移相し、局部発振信号として入力する。直交ミキサ4Qには局部発振回路8の出力信号を移相せずに局部発振信号として入力する。ここで局部発振回路8の出力信号の周波数はアンテナ入力端子1から入力された無線信号の所望チャネルの信号の中心周波数と一致する。
従って、直交ミキサ4Iの出力信号はアンテナ入力端子1から入力された無線信号の所望帯域の信号のI成分となり、直交ミキサ4Qの出力信号はアンテナ入力端子1から入力された無線信号の所望帯域の信号のQ成分となる。直交ミキサ4I、4Qの出力信号はゼロIF方式では基底帯域信号と呼ばれる。ここで、各差動構成のブロックからの出力信号oは出力信号oBと180度位相の異なる逆相信号成分と共に、位相の同一な同相信号成分をもそれぞれ含んでいる。従って、oとoBの同相信号成分が同一ではないとオフセットが生ずる。このオフセットが大きく、それより後段のブロックのダイナミックレンジを超えてしまうと、所望の信号成分であるoとoBの逆相信号成分を信号処理することが出来なくなる。
このオフセットを軽減するために、従来は図6〜図8で説明したように同相信号成分をoとoBだけで平均していたが、本実施例の受信装置では、図1に示すように、同相信号成分平均回路20により直交ミキサ4Iの出力信号4Ioと4IoB、直交ミキサ4Qの出力信号4Qoと4QoBの4つの出力信号の同相信号成分の平均化処理する。
同相信号成分平均回路20の出力は、LPF5I、5Qに入力され、所望チャネル信号以外の帯域を抑圧させる。LPF5I、5Qの出力信号は増幅回路6I、6Qにより所望のレベルへ増幅され、出力端子9I1〜9I2、9Q1〜9Q2よりそれぞれ出力される。
同相信号成分平均回路20の第1の構成例を図2に示す。図2において図1と同様の動作を行う部分には図1と同じ番号を付し説明を略す。21I1〜21I2、21Q1〜21Q2は受動素子であり、24は橋絡線である。21I1、21I2、21Q1、21Q2は等しいインピーダンスである。受動素子21I1、21I2の接続点と受動素子21Q1、21Q2の接続点とは、橋絡線24で接続される。受動素子21I1、21I2、21Q1、21Q2は具体的には抵抗素子または容量素子もしくは抵抗素子と容量素子を並列に接続したものである。
直交ミキサ4Iの出力信号4Ioの同相信号成分を4IoC、4IoBの同相信号成分を4IoBC、直交ミキサ4Qの出力信号4Qoの同相信号成分を4QoC、4QoBの同相信号成分を4QoBCとする。例えば、4IoC=4IoBC=4QoC>4QoBCであり、直交ミキサ4Iのオフセットは仕様を満足し、直交ミキサ4Qのオフセットは仕様を満足しないものとする。従来例の図8の無線信号受信回路はこの場合、仕様を満足しないため不良品となっていたが、本実施例の図2では4IoC、4IoBC、4QoCから補正電流が4QoBCへ加算され、直交ミキサ4Iのオフセットは仕様を満足したまま、直交ミキサ4Qのオフセットを軽減し、良品とすることが可能となる。
同相信号成分平均回路20の第2の構成例を図3に示す。図3において、図1〜図2と同様の動作を行う部分には図1〜図2と同じ番号を付し説明を略す。図3において、22I、22Qは受動素子である。受動素子22I、22Qは等しいインピーダンスである。受動素子22I、22Qにより出力信号4Io、4IoB、4Qo、4QoBの所望チャネル帯域の以外の信号成分は同相成分、逆相成分共に抑圧すると共に、図8のように直交ミキサ4Iの出力信号4Io、4IoBの同相成分の平均化処理と、直交ミキサ4Qの出力信号4Qo、4QoBの同相成分の平均化処理をも行う。同時に図2のように出力信号4Io、4IoB、4Qo、4QoBの同相信号成分の平均化処理も行い、よりオフセットを軽減する。受動素子21I1、21I2、21Q1、21Q2、22Q1、22Q2は具体的には抵抗素子または容量素子もしくは抵抗素子と容量素子を並列に接続したものである。受動素子22Q1、22Q2として容量素子を用いる場合、その容量値は比較的大きいため、外付けの容量素子もしくはオンチップの容量素子と外付けの容量素子とを並列に接続したものを用いるのが望ましい。
図3の直交ミキサ4I、4Qのバイポーラトランジスタを用いた構成例を図4に示す。図4において図1〜図3と同様の動作を行う部分には図1〜図3と同じ番号を付し説明を略す。図4において、23I1〜23I2、23Q1〜23Q2は受動素子、24は橋絡線、30I1〜30I4、30Q1〜30Q4、31I1〜31I2、31Q1〜31Q2はバイポーラトランジスタ、41I、41Qは受動素子、42I1〜42I2、42Q1〜42Q2は受動素子、50I、50Qは不平衡−平衡変換回路、60は電源である。
ここで、受動素子23I1〜23I2、23Q1〜23Q2は等しいインピーダンスであり、バイポーラトランジスタ30I1〜30I4、30Q1〜30Q4は等しい特性、バイポーラトランジスタ31I1〜31I2、31Q1〜31Q2は等しい特性、受動素子41I、41Qは等しいインピーダンス、受動素子42I1〜42I2、42Q1〜42Q2は等しいインピーダンスである。
局部発振回路8の出力信号は、90度移相回路7で90度移相し、不平衡−平衡変換回路50Iで平衡信号に変換し、直交ミキサ4Iの局部発振信号として入力する。直交ミキサ4Qには局部発振回路8の出力信号を移相せずに、不平衡−平衡変換回路50Qで平衡信号に変換し、局部発振信号として入力する。図1〜図3に示すLNA3の出力信号である3o、3oBは分岐し、バイポーラトランジスタ31I1〜31I2、31Q1〜31Q2へ入力される。受動素子41I、41Q、42I1〜42I2、42Q1〜42Q2は直交ミキサ4I、4Qの負帰還回路として働き、線形性を向上する。
バイポーラトランジスタ31I1〜31I2、31Q1〜31Q2のコレクタ電流はバイポーラトランジスタ30I1〜30I4、30Q1〜30Q4のエミッタへ入力され、局部発振信号と混合される。バイポーラトランジスタ30I1〜30I4、30Q1〜30Q4のエミッタへ入力のコレクタ電流は負荷として作用する受動素子23I1〜23I2、23Q1〜23Q2により信号電圧に変換される。受動素子22I、22Qは、図3で説明したように、所望チャネル帯域外の同相成分、逆相成分共に抑圧すると共に、直交ミキサ4Iの出力信号4Io、4IoBの同相成分を平均化処理と、直交ミキサ4Qの出力信号4Qo、4QoBの同相成分の平均化処理をも行う。受動素子21I1〜21I2、21Q1〜21Q2は、図2で説明したように、直交ミキサ4I、4Qの出力信号4Io、4IoB、4Qo、4QoBの同相成分を平均化処理する。受動素子23I1〜23I2、23Q1〜23Q2は抵抗素子で構成される。
局部発振回路8の出力信号の周波数は、アンテナ入力端子1から入力された無線信号の所望チャネルの信号の中心周波数と一致するので、直交ミキサ4Iの出力信号はアンテナ入力端子1から入力された無線信号の所望帯域の信号のI成分となり、直交ミキサ4Qの出力信号はアンテナ入力端子1から入力された無線信号の所望帯域の信号のQ成分となる。直交ミキサ4I、4Qの出力信号はゼロIF方式では基底帯域信号である。
次に、図5を用いて、本発明の受信装置の第2の実施例を説明する。
実施例2の受信装置は、低IF信号選択増幅部における直交ミキサ4I、4Qのオフセットを多段で抑圧する構成としたものである。図5において、図1〜図3と同様の動作を行う部分には図1〜図3と同じ番号を付し説明を略す。図5において、100、101は同相信号成分平均回路である。図5のようにLPF5I、5Q増幅回路6I、6Qの後段にも同相信号成分平均回路100,101を設け、図2〜図3に示す受動素子21I1〜21I2、21Q1〜21Q2、22I〜22Q2のインピーダンスを増加させることで、所望チャネル帯域の逆相成分の利得を増加させ、SNRを向上させると共に、オフセットを抑圧することが出来る。
図1〜図5の受信装置で直交ミキサ4I、4Qの入力信号の所望チャネル帯域の中心周波数から所望チャネル帯域幅の1/2以上離れた周波数で発振する信号を出力する局部発振回路を局部発振回路8として用い、増幅回路6Qの後段に90度移相回路を設け、この90度移相回路の出力信号と増幅回路6Iの出力信号を加算する加算回路を設けた構成の受信装置は低IF方式と呼ばれるが、この受信装置も、直交ミキサ4I、4Q、LPF5I、5Q、増幅回路6I、6Qの後段にそれぞれ同相信号成分平均回路20、100、101を1又は2以上設けることによりオフセットを減少させ、製造歩留まりを向上することができる。
本実施例の受信装置は、アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数から所望チャネル帯域幅の1/2以上離れた周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する第1の90度移相回路と、前記分配回路の第1の出力信号と前記第1の90度移相回路の出力信号とを混合する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号を混合する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路と、該第2のフィルタ出力増幅回路の出力信号を90度位相をずらす第2の90度移相回路と、前記第1のフィルタ出力増幅回路の出力信号と前記第2の90度移相回路の出力信号とを加算する加算回路とからなる低IF信号選択増幅部を備え、該低IF信号選択増幅回路は、第1のミキサからの出力信号を第2のミキサからの出力信号の同相信号成分で調整し、第2のミキサからの出力信号を第1のミキサからの出力信号の同相信号成分で調整することができる。
なお、アンテナから入力信号がアナログ信号であるとき、本発明の受信装置の信号選択増幅部からの出力信号は、例えばA/D変換されてディジタル処理される。
以上実施例で説明したように、本発明によれば、回路を構成する素子の特性ばらつきにより、該第1のミキサの出力信号のオフセットが仕様を満足し、該第2のミキサの出力信号のオフセットが仕様を満足しない時、あるいはその逆の場合などにも仕様を満足する確率が上がり、製造歩留まりを向上できる。
また、第1のフィルタの出力信号と該第2のフィルタの出力信号の同相信号成分の平均化や該第1の増幅回路の出力信号と該第2の増幅回路の出力信号の同相信号成分を平均化をも並行して行なうことで更に製造歩留まりを向上できる。
図9に、本発明をWCDMA方式の信号を受信可能な受信装置に適用した場合の実施例を示す。特に制限されるものでないが、この実施例においては、局部発振回路8が、その発振信号を差動の信号として出力するように構成されている。また、局部発振回路8は受信周波数の2倍の周波数で発振するようにされ、90°移相回路7は局部発振回路8からの発振信号を分周しかつ互いに90°位相のずれた信号を生成可能に構成されている。
さらに、この実施例においては、局部発振回路8が差動の発振信号を出力するように構成されているため、90°移相回路7とミキサ回路4I,4Qとの間に不平衡平衡変換回路50I,50Qがなく、その代わりに90°移相回路7で生成された信号を増幅する差動増幅回路51I,51Qと、インピーダンス変換用のエミッタフォロワ52I1,52I2,52Q1,52Q2が設けられている。そして、このエミッタフォロワ52I1,52I2,52Q1,52Q2の出力信号は直流成分を遮断する容量53I1,53I2,53Q1,53Q2を介してミキサ回路4I,4Qへ入力されている。
また、この実施例においては、ミキサ回路4I,4Qは図4に示されているものとほぼ同様な構成の回路が使用され、ミキサ回路4I,4Qに一体に組み込まれた同相信号成分平均回路を構成する受動素子21I1,21I2,21Q1,21Q2として、各々抵抗と容量が並列に接続されたものが使用されている。そして、それぞれの同相信号成分平均回路を構成する直列抵抗の中間ノードと直列容量の中間ノードとはそれぞれ結合され、さらにミキサ回路4Iの同相信号成分平均回路の中間ノードとミキサ回路4Qの同相信号成分平均回路の中間ノードとが、橋絡線24によって結合されている。
さらに、図4に示されているミキサ回路4Iの同相信号成分平均回路を構成する受動素子22Iに相当するものは、本実施例では、ミキサ回路4Iの出力端子間に接続された容量C1I1,C1I2およびC1I1,C1I2間の抵抗R1I1,R1I2により構成され、図4のミキサ回路4Qの受動素子22Qに相当するものは、本実施例では、ミキサ回路4Qの出力端子間に接続された容量C1Q1,C1Q2およびC1Q1,C1Q2間の抵抗R1Q1,R1Q2により構成されている。C1I1,C1Q1は例えば15pFのような容量値、C1I2,C1Q2は80pFのような容量値、抵抗R1I1,R1I2,R1Q1,R1Q2は100Ωのような抵抗値とされる。
かかる構成により、ミキサ回路4I,4Qの出力信号に含まれる同相信号成分によるオフセットを減少させることができるようにされている。同相信号成分平均回路21I,21Qを構成する受動素子21I1,21I2,21Q1,21Q2としての抵抗の値は、互いに同一であり、ミキサ回路4I,4Qの負荷抵抗23I1,23I2,23Q1,23Q2よりも5倍以上大きな値とされる。同相信号成分平均回路21I,21Qを構成する抵抗の値が負荷抵抗23I1〜23Q2の抵抗値よりも小さいと所望の出力振幅が得られなくなるためである。
さらに、この実施例では、ミキサ回路4I,4Qを構成する上段差動トランジスタ30I1〜30Q4のベース端子間を抵抗Rb1〜Rb4を介して結合することによって、4つの入力信号を平均化した直流電圧をバイアス電圧としてトランジスタ30I1〜30Q4のベース端子に印加して自己バイアスを行ない、消費電力の低減を図っている。そして、この抵抗Rb1〜Rb4の共通接続ノードと前記橋絡線24とを結合することによって、抵抗Rb1〜Rb4によって生成されるバイアス電圧を、橋絡線24によって結合される同相信号成分平均回路21I,21Qの中間ノードに与え、同相信号成分平均回路21I,21Qの中間ノードの電位を安定させるように構成されている。抵抗Rb1〜Rb4は例えば8kΩのような抵抗値のものが使用される。
図10に、本発明をGSMとDCS、PCSなど複数のバンドの信号を受信可能な受信装置に適用した場合の実施例を示す。この実施例では、GSM用の局部発振回路81と90°移相回路71とミキサ回路4I1,4Q1の他に、DCS/PCS用の局部発振回路82と90°移相回路72とミキサ回路4I2,4Q2が設けられている。GSM用のミキサ回路4I1,4Q1とDCS/PCS用のミキサ回路4I2,4Q2は同様の構成を有するので、以下、GSM用のミキサ回路4I1について説明し、ミキサ回路4Q1,4I2,4Q2については説明を省略する。局部発振回路81,82は各々の受信周波数の2倍の周波数で発振するようにされ、90°移相回路71および72は発振信号を1/2分周して90°位相がずれた信号を生成する。
この実施例においても、局部発振回路8は発振信号を差動の信号として出力するように構成されている。また、90°移相回路71とミキサ回路4I1,4Q1との間に不平衡平衡変換回路50I,50Qの代わりに90°移相回路71で生成された信号を増幅する差動増幅回路51I,51Q(51Qは図示省略)と、インピーダンス変換用のエミッタフォロワ52I1,52I2が設けられている。そして、この実施例では、このエミッタフォロワの出力信号I,IB,Q,QBに含まれる同相信号成分によるオフセットを減少させるため、同相信号成分平均回路54I,54Q(54Qは図示省略)が設けられている。
上記同相信号成分平均回路54Iは抵抗R2I1,R2I2とこれらの抵抗と並列に接続された容量C2I1,C2I2とにより構成されている。図示しないがミキサ回路4Q1の同相信号成分平均回路54Qも同様である。
また、この実施例においては、ミキサ回路4I1,4Q1は図4に示されているものとほぼ同様な構成を有するようにされ、ミキサ回路4I1,4Q1に一体に組み込まれた同相信号成分平均回路を構成する受動素子21I1,21I2,21Q1,21Q2として、容量が使用されている。そして、受動素子21I1と21Iとしての容量の中間ノードと受動素子21Q1,21Q2(図10では図示省略)としての容量の中間ノードは橋絡線24によって結合されている。
さらに、図4に示されている同相信号成分平均回路21I,21Qを構成する受動素子22Iに相当するものは、本実施例では、ミキサ回路4I1の出力端子間に接続された容量C1I1,C1I2,C1I3,C1I4,C1I5およびC1I1,C1I2間の抵抗R1I1,R1I2により構成され、受動素子22Qに相当するものは、ミキサ回路4Q1の出力端子間に接続された容量C1Q1,C1Q2,C1Q3,C1Q4,C1Q5およびC1Q1,C1Q2間の抵抗R1Q1,R1Q2により構成されている。C1I1,C1Q1は例えば5pFのような容量値、C1I2,C1Q2は1000pFのような容量値、C1I3,C1Q3は10pFのような容量値、C1I4,C1I5,C1Q4,C1Q5は5pFのような容量値、抵抗R1I1,R1I2,R1Q1,R1Q2は75Ωのような抵抗値とされる。
容量C1I2,C1Q2は容量値が大きくオンチップの素子で形成するのは困難であるので、外付けの素子を用いるのが望ましい。図9の実施例の受動素子22I,22Qに比べて容量C1I3,C1I4,C1I5とC1Q3,C1Q4,C1Q5が多いのは、容量C1I2,C1Q2として外付け素子を用いてボンディングワイヤで接続した場合、ワイヤのインピーダンス成分による影響が新たなオフセットを生じるので、それを減少するための同相信号成分平均回路として容量C1I3,C1I4,C1I5とC1Q3,C1Q4,C1Q5を設けているためである。そして、ミキサ回路4I1の出力信号とミキサ回路4Q1の出力信号に含まれる同相信号成分の不一致によるオフセットを減らすため、容量C1I3,C1I4の中間ノードと容量C1Q3,C1Q4の中間ノードとの間は橋絡線25で結合されている。
また、この実施例では、ミキサ回路4I1,4Q1を構成する上段差動トランジスタ30I1〜30Q4のベース端子間が抵抗Rb1〜Rb4を介して接続されているとともに、抵抗Rb1〜Rb4の共通接続ノードと接地点との間に定電流源43を設けることによって、抵抗Rb1〜Rb4を介して各差動トランジスタ30I1〜30Q4のベース端子にバイアス電圧が与えられるように構成されている。本実施例においては、このバイアス電圧が、前記同相信号成分平均回路54I等の中間ノードにも印加され、それぞれの中間ノードの電位を安定させるように構成されている。さらに、抵抗Rb1〜Rb4の共通接続ノードと接地点との間には切替えスイッチSWが設けられており、このスイッチSWをバンド選択信号により接地電位側に切り替えると、GSM側またはDCS/PSC側のミキサ回路をオフ状態にさせることができるように構成されている。
なお、この実施例においては、GSM用のミキサ回路4I1の出力端子に、DCS/PCS用のミキサ回路4I2の出力端子を配線26によって接続することにより、ミキサ回路4I1の負荷抵抗23I1,23I2をミキサ回路4I2と共用するように構成されている。また、GSM用のミキサ回路4Q1の出力端子に、DCS/PCS用のミキサ回路4Q2の出力端子を配線27によって接続することにより、ミキサ回路4Q1の負荷抵抗(図示省略)をミキサ回路4Q2と共用するように構成されている。
図11に本発明を適用した送信装置の第1の実施例を示す。
この実施例の送信装置は、ベースバンドIC200から供給される送信I,Q信号を減衰するアッテネータ102I,102Qと、該アッテネータ102I,102Qで減衰されたI,Q信号を増幅する固定利得の増幅回路103I,103Qと、該増幅回路103I,103Qの出力信号I,IB,Q,QBの同相信号成分を平均化してDCオフセットを減少させる同相信号成分平均回路104と、増幅回路103I,103Qの出力信号I,IB,Q,QBから高調波を除去する低域通過フィルタ105I,105Qと、所定の周波数の局部発振信号を発生する局部発振回路106と、該発振回路106で発生された発振信号の位相を90°ずらした信号を生成する90度移相回路107と、前記低域通過フィルタ105I,105Qを通過したI,Q信号と発振回路106から出力される発振信号および90度移相回路107から出力される位相が90°ずれた信号とを合成してI,Q信号をより周波数の高い信号に変換すると共に直交変調を行なうミキサ回路108I,108Qと、該ミキサ回路108I,108Qの出力信号を加算する加算回路109と、加算された信号を増幅する利得可変増幅回路110と、増幅された信号から不要波を除去する帯域通過フィルタ111とから構成されている。
上記アッテネータ102I,102Qは、複数の抵抗素子とそれらの抵抗素子を切り替える切替えスイッチとを含み、該スイッチで抵抗値を切り替えることで信号の減衰率を変化させることができるように構成される。ベースバンドIC200から供給される送信I,Q信号は使用するベースバンドICによってレベルが異なるが、使用するベースバンドICに応じてアッテネータ102I,102Qの減衰率を変化させることで、増幅回路103I,103Qへ入力されるI,Q信号のレベルを一定にすることができる。局部発振回路106と90度移相回路107は、それぞれ差動の信号を出力するように構成されている。
図12〜図15には、同相信号成分平均回路104の具体例が示されている。このうち、図12は、増幅回路103Iの差動出力間に抵抗R11,R12を直列に、また増幅回路103Qの差動出力間に抵抗R21,R22を直列に設けると共に、抵抗R11,R12の接続ノードN1と抵抗R21,R22の接続ノードN2とを橋絡線BL1で結合したものである。抵抗R11,R12,R21,R22は同一の値である。増幅回路103Iの差動出力間の同相信号成分によるオフセットは直列抵抗R11,R12によって減少され、増幅回路103Qの差動出力間の同相信号成分によるオフセットは直列抵抗R21,R22によって減少される。さらに、増幅回路103Iの出力と増幅回路103Qの出力との間の同相信号成分によるオフセットは、接続ノードN1とN2とが橋絡線BL1によって結合されることで減少される。
図13の同相信号成分平均回路104は、図12の同相信号成分平均回路104の抵抗R11,R12と並列に抵抗R13を、また抵抗R21,R22と並列に抵抗R23を設けたものである。図12と同様に抵抗R11,R12の接続ノードN1と抵抗R21,R22の接続ノードN2との間は橋絡線BL1で結合されている。
図14の同相信号成分平均回路104は、図13の同相信号成分平均回路104の抵抗R13の代わりに容量C11を、また抵抗R23の代わりに容量C21を設けたものである。図13と同様に抵抗R11,R12の接続ノードN1と抵抗R21,R22の接続ノードN2との間は橋絡線BL1で結合されている。
図15の同相信号成分平均回路104は、図12の同相信号成分平均回路104の抵抗R11,R12とそれぞれ並列に容量C11,C12を、また抵抗R21,R22とそれぞれ並列に容量C21,C22を設けたものである。図12と同様に抵抗R11,R12の接続ノードN1と抵抗R21,R22の接続ノードN2との間は橋絡線BL1で結合されているとともに、抵抗R11,R12の接続ノードN1と容量C11,C12の接続ノードN3との間が橋絡線BL2で結合され、抵抗R21,R22の接続ノードN2と容量C21,C22の接続ノードN4との間が橋絡線BL3で結合されている。
図16に本発明を適用した送信装置の第2の実施例を示す。図16において、図11に示されている回路と同一の回路には同一の符号を付して重複した説明は省略する。
この実施例の送信装置は、図11に示されている送信装置とほぼ同様な構成を有する。図11に示されている送信装置との差異は、本実施例では、増幅回路103I,103Qの出力信号I,IB,Q,QBの同相信号成分を平均化してDCオフセットを減少させる同相信号成分平均回路104の他に、局部発振回路106と90度移相回路107の出力信号φRF1,/φRF1,φRF2,/φRF2の同相信号成分を平均化してDCオフセットを減少させる同相信号成分平均回路112が設けられている点である。
この同相信号成分平均回路112は、図10に示されているような差動増幅回路51Iやエミッタフォロワ52I1,51I2の出力間に設けるようにすることができる。同相信号成分平均回路112としては、図12〜図15に示されている同相信号成分平均回路104と同一構成の回路を用いることができる。本実施例においては、局部発振回路106と90度移相回路107を構成する素子の特性ばらつきによって出力信号φRF1,/φRF1,φRF2,/φRF2間に生じるオフセットを低減することができるという利点がある。
図17に本発明を適用した送信装置の第3の実施例を示す。この実施例の送信装置は、増幅回路103I,103Q内に同相信号成分平均回路を一体に組み込んだものである。増幅回路103Iと103Qの構成は同じであるので、以下、増幅回路103Iの構成および増幅回路103Iと103Qとの関係について説明し、増幅回路103Qの構成については説明を省略する。
本来の増幅回路103Iは、ゲート端子に増幅すべき信号I,IBが入力される入力差動MOSトランジスタTR1i,TR2iと、該トランジスタTR1i,TR2iのソース端子と電源電圧端子Vccとの間に接続された定電流用バイポーラトランジスタTR3i,TR4iおよびそのエミッタ抵抗Re1i,Re2iと、入力差動MOSトランジスタTR1i,TR2iのソース端子間に接続された抵抗Rsiと、入力差動MOSトランジスタTR1i,TR2iのドレイン端子と接地点GNDとの間に接続された負荷抵抗Rd1i,Rd2iとから構成される。バイポーラトランジスタTR3i,TR4iは、ベース端子に所定の定電圧Vcが印加され、定電流源として作用し入力差動MOSトランジスタTR1i,TR2iに一定の電流を流す。これにより、当該増幅回路103Iは、負荷抵抗Rd1i,Rd2iと抵抗Rsiとの比によって決まるゲインで入力信号I,IBを増幅して出力する。
本実施例の増幅回路103Iは、入力差動MOSトランジスタTR1i,TR2iのソース端子間の抵抗Rsiが2つの抵抗R11i,R12iに分割されるとともに、増幅回路103Iの抵抗R11i,R12iの接続ノードN11iと増幅回路103Qの抵抗R11q,R12qの接続ノードN11qとの間が橋絡線BL11によって結合されている。また、バイポーラトランジスタTR3i,TR4iのエミッタ間には抵抗R13i,R14iが接続されているとともに、増幅回路103Iの抵抗R13i,R14iの接続ノードN12iと増幅回路103Qの抵抗R13q,R14qの接続ノードN12qとの間が橋絡線BL12によって結合されている。
さらに、入力差動MOSトランジスタTR1i,TR2iのドレイン端子間に抵抗R15i,R16iが直列に、またこれらの抵抗R15i,R16iと並列に容量C11i,C12iが接続され、抵抗R15i,R16iの接続ノードN13iと容量C11i,C12iの接続ノードN14iとの間が橋絡線BL13で結合されている。そして、増幅回路103Iの抵抗R15i,R16iの接続ノードN13iと増幅回路103Qの抵抗R15q,R16qの接続ノードN14qとの間が橋絡線BL14によって結合されている。
抵抗R11i〜R16iの抵抗値は同一とされる。ただし、抵抗R11i〜R16iの抵抗値は負荷抵抗Rd1i,Rd2iの抵抗値よりも大きな値(2〜5倍)に設定される。抵抗R11q〜R16qおよび負荷抵抗Rd1q,Rd2qの抵抗値も同様である。抵抗R11i〜R16iの抵抗値が負荷抵抗Rd1i,Rd2iの抵抗値よりも小さいと所望の出力振幅が得られなくなるためである。容量C11i,C12iの代わりに1つの容量を設けても良い。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、図10の実施例の受信回路においては、2つのバンドに対応して2つの局部発振回路81,82を設けているが、局部発振回路を共通にしてGSM用の90°移相回路71へは、分周器で1/2分周した信号を供給するように構成しても良い。また、前記実施例の送信回路においては、ベースバンドIC200からの送信I,Q信号を利得可変のアッテネータ102I,102Qで減衰して固定利得の差動増幅回路103I,103Qで増幅しているが、アッテネータと固定利得の差動増幅回路の代わりに、可変利得の差動増幅回路を設けても良い。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる無線信号処理用ICに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線LANに用いられる無線信号処理用ICその他、受信信号や送信信号の周波数変換や変復調を行なう無線信号処理用ICに適用することができる。
実施例1の受信装置のゼロIF選択増幅部のブロック説明図。 実施例1の受信装置における同相信号成分平均化手段の第1の具体例のブロック説明図。 実施例1の受信装置における同相信号成分平均化手段の第2の具体例のブロック説明図。 実施例1の受信装置における直交ミキサの第2の回路例の説明図。 実施例2の受信装置のブロック説明図。 従来の受信装置の例を説明するブロック図。 本発明に先立って検討した同相信号平均化手段を備えた受信装置のブロック説明図。 同相信号平均化手段の検討例のブロック説明図。 本発明をWCDMA方式の信号を受信可能な受信装置に適用した場合の実施例を示す回路図。 本発明をGSMとDCS、PCSなど複数のバンドの信号を受信可能な受信装置に適用した場合の実施例を示す回路図。 本発明を適用した送信装置の第1の実施例を示すブロック図。 同相信号成分平均回路の第1の具体例を示す回路図。 同相信号成分平均回路の第2の具体例を示す回路図。 同相信号成分平均回路の第3の具体例を示す回路図。 同相信号成分平均回路の第4の具体例を示す回路図。 本発明を適用した送信装置の第2の実施例を示すブロック図。 本発明を適用した送信装置の第3の実施例を示すブロック図。
符号の説明
1 アンテナ入力端子
2 帯域通過フィルタ
3 低雑音増幅回路
4I、4Q 直交ミキサ
5I、5Q 低域通過フィルタ
6I、6Q 増幅回路
7 90度移相回路
8 局部発振回路
9I1〜9I2、9Q1〜9Q2 出力端子
10I、10Q 同相信号成分平均回路
11I、11Q 受動素子
20 同相信号成分平均回路
21I1〜21I2、21Q1〜21Q2、22I、22Q、23I1〜23I2、23Q1〜23Q2 受動素子
24 橋絡線
30I1〜30I4、30Q1〜30Q4、31I1〜31I2、31Q1〜31Q2 バイポーラトランジスタ
41I、41Q 受動素子
42I1〜42I2、42Q1〜42Q2 受動素子
50I、50Q 不平衡−平衡変換回路
60 電源
100、101 同相信号成分平均回路

Claims (17)

  1. アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する90度移相回路と、前記分配回路の第1の出力信号と前記90度移相回路の出力信号とを混合して出力する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号とを混合して出力する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路とからなるゼロIF信号選択増幅部を備え、該ゼロIF信号選択増幅部は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整することを特徴とした受信装置。
  2. 請求項1記載の受信装置において、
    上記ゼロIF信号選択増幅部は、上記第1のミキサと第1のミキサフィルタの間と、上記第2のミキサと第2のミキサフィルタの間とを接続して上記第1のミキサの出力信号と第2のミキサの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。
  3. 請求項1記載の受信装置において、
    上記ゼロIF信号選択増幅部は、上記第1のミキサフィルタと第1のフィルタ出力増幅回路の間と、上記第2のミキサフィルタと第2のフィルタ出力増幅回路の間とを接続して上記第1のミキサフィルタの出力信号と第2のミキサフィルタの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。
  4. 請求項1記載の受信装置において、
    上記ゼロIF信号選択増幅部は、上記第1のフィルタ出力増幅回路の後段と上記第2のフィルタ出力増幅回路の後段とを接続して上記第1のフィルタ出力増幅回路の出力信号と第2のフィルタ出力増幅回路の出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。
  5. 請求項1〜4のいずれか1項に記載の受信装置において、
    上記ゼロIF信号選択増幅部は、等しいインピーダンスを有する受動素子及び橋絡線を有し、上記出力信号に補正電流を加算させることを特徴とした受信装置。
  6. アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数から所望チャネル帯域幅の1/2以上離れた周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する第1の90度移相回路と、前記分配回路の第1の出力信号と前記第1の90度移相回路の出力信号とを混合する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号を混合する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路と、該第2のフィルタ出力増幅回路の出力信号を90度位相をずらす第2の90度移相回路と、前記第1のフィルタ出力増幅回路の出力信号と前記第2の90度移相回路の出力信号とを加算する加算回路とからなる低IF信号選択増幅部を備え、該低IF信号選択増幅回路は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整することを特徴とした受信装置。
  7. 請求項6記載の受信装置において、
    上記低IF信号選択増幅部は、上記第1のミキサと第1のミキサフィルタの間と、上記第2のミキサと第2のミキサフィルタの間とを接続して上記第1のミキサの出力信号と第2のミキサの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。
  8. 請求項6記載の受信装置において、
    上記低IF信号選択増幅部は、上記第1のミキサフィルタと第1のフィルタ出力増幅回路の間と、上記第2のミキサフィルタと第2のフィルタ出力増幅回路の間とを接続して上記第1のミキサフィルタの出力信号と第2のミキサフィルタの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。
  9. 請求項6記載の受信装置において、
    上記低IF信号選択増幅部は、上記第1のフィルタ出力増幅回路の後段と上記第2のフィルタ出力増幅回路の後段とを接続して上記第1のフィルタ出力増幅回路の出力信号と第2のフィルタ出力増幅回路の出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。
  10. 請求項6〜9のいずれか1項に記載の受信装置において、
    上記低IF信号選択増幅部は、等しいインピーダンスを有する受動素子及び橋絡線を有し、上記出力信号に補正電流を加算させることを特徴とした受信装置。
  11. 所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、差動形式の受信信号の一方の信号と前記90度移相回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第1のミキサと、前記差動形式の受信信号の他方の信号と前記局部発振回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第2のミキサと、前記第1のミキサの差動出力間と前記第2のミキサの差動出力間並びに前記第1のミキサの出力と前記第2のミキサの出力との間にそれぞれ接続された受動素子を有し、前記第1のミキサと前記第2のミキサの出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路とを備える受信回路を内蔵したことを特徴とした無線信号処理用半導体集積回路。
  12. 請求項11記載の無線信号処理用半導体集積回路において、前記同相信号成分平均回路は前記受動素子として抵抗素子を含み、該抵抗素子の抵抗値は前記第1のミキサと前記第2のミキサの負荷抵抗の抵抗値よりも大きく設定されていることを特徴とした無線信号処理用半導体集積回路。
  13. 請求項11または12記載の無線信号処理用半導体集積回路において、
    前記局部発振回路の出力信号を増幅する第1の差動増幅回路と、前記90度移相回路の出力信号を増幅する第2の差動増幅回路と、前記第1の差動増幅回路の差動出力間と前記第2の差動増幅回路の差動出力間並びに前記第1の差動増幅回路の出力と前記第2の差動増幅回路の出力との間にそれぞれ接続された受動素子からなり前記第1の差動増幅回路と前記第2の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する第2の同相信号成分平均回路とをさらに備えることを特徴とした無線信号処理用半導体集積回路。
  14. 所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、差動形式の送信信号の一方の信号と前記90度移相回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第1のミキサと、前記差動形式の送信信号の他方の信号と前記局部発振回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第2のミキサと、前記第1のミキサの差動入力間と前記第2のミキサの差動入力間並びに前記第1のミキサの入力と前記第2のミキサの入力との間にそれぞれ接続された受動素子を有し、前記第1と前記第2のミキサの入力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路とを備える送信回路を内蔵したことを特徴とした無線信号処理用半導体集積回路。
  15. 差動形式の第1の送信信号を増幅する第1の差動増幅回路と、前記第1の送信信号と位相が90度異なる差動形式の第2の送信信号を増幅する第2の差動増幅回路と、所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、前記第1の送信信号と前記90度移相回路の出力信号とを混合して周波数変換された信号を出力する第1のミキサと、前記前記第2の送信信号と前記局部発振回路の出力信号とを混合して周波数変換された信号を出力する第2のミキサと、前記第1の差動増幅回路の差動出力間と前記第2の差動増幅回路の差動出力間並びに前記第1の差動増幅回路の出力と前記第2の差動増幅回路の出力との間にそれぞれ接続された受動素子を有し、前記第1の差動増幅回路と前記第2の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路とを備える送信回路を内蔵したことを特徴とした無線信号処理用半導体集積回路。
  16. 請求項15記載の無線信号処理用半導体集積回路において、前記同相信号成分平均回路は前記受動素子として抵抗素子を含み、該抵抗素子の抵抗値は前記第1の差動増幅回路と前記第2の差動増幅回路の負荷抵抗の抵抗値よりも大きく設定されていることを特徴とした無線信号処理用半導体集積回路。
  17. 請求項15または16記載の無線信号処理用半導体集積回路において、
    差動形式の局部発振信号を増幅する第3の差動増幅回路と、前記局部発振信号と位相が90度異なる差動形式の発振信号を増幅する第4の差動増幅回路と、前記第3の差動増幅回路の差動出力間と前記第4の差動増幅回路の差動出力間並びに前記第3の差動増幅回路の出力と前記第3の差動増幅回路の出力との間局部発振信号前記第3の差動増幅回路と前記第4の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する第2の同相信号成分平均回路とをさらに備えることを特徴とした無線信号処理用半導体集積回路。
JP2003402559A 2003-04-17 2003-12-02 受信装置および無線信号処理用半導体集積回路 Expired - Fee Related JP4322649B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003402559A JP4322649B2 (ja) 2003-04-17 2003-12-02 受信装置および無線信号処理用半導体集積回路
US10/842,445 US7340232B2 (en) 2003-12-02 2004-05-11 Receiving system and semiconductor integrated circuit device for processing wireless communication signal

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003113098 2003-04-17
JP2003402559A JP4322649B2 (ja) 2003-04-17 2003-12-02 受信装置および無線信号処理用半導体集積回路

Publications (2)

Publication Number Publication Date
JP2004336706A true JP2004336706A (ja) 2004-11-25
JP4322649B2 JP4322649B2 (ja) 2009-09-02

Family

ID=33513252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003402559A Expired - Fee Related JP4322649B2 (ja) 2003-04-17 2003-12-02 受信装置および無線信号処理用半導体集積回路

Country Status (1)

Country Link
JP (1) JP4322649B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082755A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp Dcオフセットキャンセル回路、半導体装置及び受信装置
CN101414846B (zh) * 2007-05-25 2013-01-09 塔莱斯公司 双向混频器以及包括这种混频器的射频收发器系统
WO2014122715A1 (ja) * 2013-02-07 2014-08-14 パナソニック株式会社 多段差動増幅器
CN114389629A (zh) * 2022-02-24 2022-04-22 成都信息工程大学 一种cmos射频接收机的前端电路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414846B (zh) * 2007-05-25 2013-01-09 塔莱斯公司 双向混频器以及包括这种混频器的射频收发器系统
JP2011082755A (ja) * 2009-10-06 2011-04-21 Renesas Electronics Corp Dcオフセットキャンセル回路、半導体装置及び受信装置
WO2014122715A1 (ja) * 2013-02-07 2014-08-14 パナソニック株式会社 多段差動増幅器
JP2014155015A (ja) * 2013-02-07 2014-08-25 Panasonic Corp 多段差動増幅器
US10084420B2 (en) 2013-02-07 2018-09-25 Panasonic Corporation Multistage amplifier
CN114389629A (zh) * 2022-02-24 2022-04-22 成都信息工程大学 一种cmos射频接收机的前端电路
CN114389629B (zh) * 2022-02-24 2023-06-02 成都信息工程大学 一种cmos射频接收机的前端电路

Also Published As

Publication number Publication date
JP4322649B2 (ja) 2009-09-02

Similar Documents

Publication Publication Date Title
KR100314798B1 (ko) 집적화된이미지제거믹서
JP4212557B2 (ja) 送信回路およびそれを用いた送受信機
US7257385B2 (en) Wireless communication semiconductor integrated circuit device and wireless communication system
KR100341231B1 (ko) 이상기
US7542747B2 (en) Wide bandwidth transceiver
US20040218576A1 (en) Receiver and communication terminal
EP1315284A1 (en) Direct-conversion transmitting circuit and integrated transmitting/receiving circuit
JP5168148B2 (ja) 無線通信装置
US7340232B2 (en) Receiving system and semiconductor integrated circuit device for processing wireless communication signal
JP2006314029A (ja) 無線通信用半導体集積回路装置
JP4731569B2 (ja) イメージ抑圧受信機
US20040147238A1 (en) Analog demodulator in a low-if receiver
US20060091944A1 (en) I/Q quadrature demodulator
JP3480492B2 (ja) 無線受信器
JP4881627B2 (ja) 半導体集積回路および無線通信用半導体集積回路
JP4524460B2 (ja) Rf通信用半導体集積回路
EP1037380B1 (en) Frequency converter
JP4322649B2 (ja) 受信装置および無線信号処理用半導体集積回路
JP2003198329A (ja) 能動型ポリフェーズフィルタ・アンプおよびミキサ回路、ならびにイメージリジェクションミキサ
WO2004040755A1 (ja) フィルタ回路及び無線装置
US6331804B1 (en) Amplifier and radio communication apparatus using the same
JP3369396B2 (ja) 無線送受信共用周波数変換器
JP2005184409A (ja) 通信用半導体集積回路およびそれを搭載した電子部品
JPH11298293A (ja) 位相シフト回路
JP5053312B2 (ja) ミキサ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061121

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090602

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090603

R150 Certificate of patent or registration of utility model

Ref document number: 4322649

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120612

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130612

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140612

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees