JP2004336706A - 受信装置および無線信号処理用半導体集積回路 - Google Patents
受信装置および無線信号処理用半導体集積回路 Download PDFInfo
- Publication number
- JP2004336706A JP2004336706A JP2003402559A JP2003402559A JP2004336706A JP 2004336706 A JP2004336706 A JP 2004336706A JP 2003402559 A JP2003402559 A JP 2003402559A JP 2003402559 A JP2003402559 A JP 2003402559A JP 2004336706 A JP2004336706 A JP 2004336706A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- mixer
- output
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transmitters (AREA)
Abstract
【解決手段】 所望の周波数の発振信号を生成する局部発振回路8と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路7と、差動形式の受信信号の一方の信号と前記90度移相回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第1のミキサ4Qと、前記差動形式の受信信号の他方の信号と前記局部発振回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第2のミキサ4Iとを備えた受信装置において、前記第1のミキサと前記第2のミキサの出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路20を設けるようにした。
【選択図】図1
Description
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
すなわち、本発明によれば、差動信号および直交信号の同相信号成分の差異に基づく差動信号間および直交信号間のオフセットを減少させることができると共に製造歩留まりを向上させた受信装置および無線信号処理用半導体集積回路を得ることができる。
本発明の受信装置の実施例について、図1〜図5を用いて説明する。図1は、実施例1の受信装置のゼロIF選択増幅部のブロック説明図である。図2は、実施例1の受信装置における同相信号成分平均化手段の第1の具体例のブロック説明図である。図3は、実施例1の受信装置における同相信号成分平均化手段の第2の具体例のブロック説明図である。図4は、実施例1の受信装置における直交ミキサの第2の回路例の説明図である。図5は、実施例2の受信装置のブロック説明図である。
実施例2の受信装置は、低IF信号選択増幅部における直交ミキサ4I、4Qのオフセットを多段で抑圧する構成としたものである。図5において、図1〜図3と同様の動作を行う部分には図1〜図3と同じ番号を付し説明を略す。図5において、100、101は同相信号成分平均回路である。図5のようにLPF5I、5Q増幅回路6I、6Qの後段にも同相信号成分平均回路100,101を設け、図2〜図3に示す受動素子21I1〜21I2、21Q1〜21Q2、22I〜22Q2のインピーダンスを増加させることで、所望チャネル帯域の逆相成分の利得を増加させ、SNRを向上させると共に、オフセットを抑圧することが出来る。
この実施例の送信装置は、ベースバンドIC200から供給される送信I,Q信号を減衰するアッテネータ102I,102Qと、該アッテネータ102I,102Qで減衰されたI,Q信号を増幅する固定利得の増幅回路103I,103Qと、該増幅回路103I,103Qの出力信号I,IB,Q,QBの同相信号成分を平均化してDCオフセットを減少させる同相信号成分平均回路104と、増幅回路103I,103Qの出力信号I,IB,Q,QBから高調波を除去する低域通過フィルタ105I,105Qと、所定の周波数の局部発振信号を発生する局部発振回路106と、該発振回路106で発生された発振信号の位相を90°ずらした信号を生成する90度移相回路107と、前記低域通過フィルタ105I,105Qを通過したI,Q信号と発振回路106から出力される発振信号および90度移相回路107から出力される位相が90°ずれた信号とを合成してI,Q信号をより周波数の高い信号に変換すると共に直交変調を行なうミキサ回路108I,108Qと、該ミキサ回路108I,108Qの出力信号を加算する加算回路109と、加算された信号を増幅する利得可変増幅回路110と、増幅された信号から不要波を除去する帯域通過フィルタ111とから構成されている。
この実施例の送信装置は、図11に示されている送信装置とほぼ同様な構成を有する。図11に示されている送信装置との差異は、本実施例では、増幅回路103I,103Qの出力信号I,IB,Q,QBの同相信号成分を平均化してDCオフセットを減少させる同相信号成分平均回路104の他に、局部発振回路106と90度移相回路107の出力信号φRF1,/φRF1,φRF2,/φRF2の同相信号成分を平均化してDCオフセットを減少させる同相信号成分平均回路112が設けられている点である。
2 帯域通過フィルタ
3 低雑音増幅回路
4I、4Q 直交ミキサ
5I、5Q 低域通過フィルタ
6I、6Q 増幅回路
7 90度移相回路
8 局部発振回路
9I1〜9I2、9Q1〜9Q2 出力端子
10I、10Q 同相信号成分平均回路
11I、11Q 受動素子
20 同相信号成分平均回路
21I1〜21I2、21Q1〜21Q2、22I、22Q、23I1〜23I2、23Q1〜23Q2 受動素子
24 橋絡線
30I1〜30I4、30Q1〜30Q4、31I1〜31I2、31Q1〜31Q2 バイポーラトランジスタ
41I、41Q 受動素子
42I1〜42I2、42Q1〜42Q2 受動素子
50I、50Q 不平衡−平衡変換回路
60 電源
100、101 同相信号成分平均回路
Claims (17)
- アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する90度移相回路と、前記分配回路の第1の出力信号と前記90度移相回路の出力信号とを混合して出力する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号とを混合して出力する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路とからなるゼロIF信号選択増幅部を備え、該ゼロIF信号選択増幅部は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整することを特徴とした受信装置。
- 請求項1記載の受信装置において、
上記ゼロIF信号選択増幅部は、上記第1のミキサと第1のミキサフィルタの間と、上記第2のミキサと第2のミキサフィルタの間とを接続して上記第1のミキサの出力信号と第2のミキサの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。 - 請求項1記載の受信装置において、
上記ゼロIF信号選択増幅部は、上記第1のミキサフィルタと第1のフィルタ出力増幅回路の間と、上記第2のミキサフィルタと第2のフィルタ出力増幅回路の間とを接続して上記第1のミキサフィルタの出力信号と第2のミキサフィルタの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。 - 請求項1記載の受信装置において、
上記ゼロIF信号選択増幅部は、上記第1のフィルタ出力増幅回路の後段と上記第2のフィルタ出力増幅回路の後段とを接続して上記第1のフィルタ出力増幅回路の出力信号と第2のフィルタ出力増幅回路の出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。 - 請求項1〜4のいずれか1項に記載の受信装置において、
上記ゼロIF信号選択増幅部は、等しいインピーダンスを有する受動素子及び橋絡線を有し、上記出力信号に補正電流を加算させることを特徴とした受信装置。 - アンテナ入力端子からの信号より所望帯域のみ通過させるアンテナ入力フィルタと、該アンテナ入力フィルタの出力信号を増幅して出力するアンテナ入力増幅回路と、該アンテナ入力増幅回路の出力信号を2信号に分配する分配回路と、前記アンテナ入力フィルタの出力信号のうち、所望チャネル帯域の中心周波数から所望チャネル帯域幅の1/2以上離れた周波数で発振する信号を出力する局部発振回路と、該局部発振回路の出力信号を90度位相をずらして出力する第1の90度移相回路と、前記分配回路の第1の出力信号と前記第1の90度移相回路の出力信号とを混合する第1のミキサと、前記分配回路の第2の出力信号と前記局部発振回路の出力信号を混合する第2のミキサと、前記第1のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第1のミキサフィルタと、前記第2のミキサと接続して入力信号の所望チャネル帯域のみ通過させる第2のミキサフィルタと、前記第1のミキサフィルタと接続して入力信号を増幅して出力する第1のフィルタ出力増幅回路と、前記第2のミキサフィルタと接続して入力信号を増幅して出力する第2のフィルタ出力増幅回路と、該第2のフィルタ出力増幅回路の出力信号を90度位相をずらす第2の90度移相回路と、前記第1のフィルタ出力増幅回路の出力信号と前記第2の90度移相回路の出力信号とを加算する加算回路とからなる低IF信号選択増幅部を備え、該低IF信号選択増幅回路は、第1のミキサからの出力信号及び第2のミキサからの出力信号をそれぞれ第2のミキサからの出力信号又は第1のミキサからの出力信号の同相信号成分で調整することを特徴とした受信装置。
- 請求項6記載の受信装置において、
上記低IF信号選択増幅部は、上記第1のミキサと第1のミキサフィルタの間と、上記第2のミキサと第2のミキサフィルタの間とを接続して上記第1のミキサの出力信号と第2のミキサの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。 - 請求項6記載の受信装置において、
上記低IF信号選択増幅部は、上記第1のミキサフィルタと第1のフィルタ出力増幅回路の間と、上記第2のミキサフィルタと第2のフィルタ出力増幅回路の間とを接続して上記第1のミキサフィルタの出力信号と第2のミキサフィルタの出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。 - 請求項6記載の受信装置において、
上記低IF信号選択増幅部は、上記第1のフィルタ出力増幅回路の後段と上記第2のフィルタ出力増幅回路の後段とを接続して上記第1のフィルタ出力増幅回路の出力信号と第2のフィルタ出力増幅回路の出力信号の同相信号成分を平均化する回路を有することを特徴とした受信装置。 - 請求項6〜9のいずれか1項に記載の受信装置において、
上記低IF信号選択増幅部は、等しいインピーダンスを有する受動素子及び橋絡線を有し、上記出力信号に補正電流を加算させることを特徴とした受信装置。 - 所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、差動形式の受信信号の一方の信号と前記90度移相回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第1のミキサと、前記差動形式の受信信号の他方の信号と前記局部発振回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第2のミキサと、前記第1のミキサの差動出力間と前記第2のミキサの差動出力間並びに前記第1のミキサの出力と前記第2のミキサの出力との間にそれぞれ接続された受動素子を有し、前記第1のミキサと前記第2のミキサの出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路とを備える受信回路を内蔵したことを特徴とした無線信号処理用半導体集積回路。
- 請求項11記載の無線信号処理用半導体集積回路において、前記同相信号成分平均回路は前記受動素子として抵抗素子を含み、該抵抗素子の抵抗値は前記第1のミキサと前記第2のミキサの負荷抵抗の抵抗値よりも大きく設定されていることを特徴とした無線信号処理用半導体集積回路。
- 請求項11または12記載の無線信号処理用半導体集積回路において、
前記局部発振回路の出力信号を増幅する第1の差動増幅回路と、前記90度移相回路の出力信号を増幅する第2の差動増幅回路と、前記第1の差動増幅回路の差動出力間と前記第2の差動増幅回路の差動出力間並びに前記第1の差動増幅回路の出力と前記第2の差動増幅回路の出力との間にそれぞれ接続された受動素子からなり前記第1の差動増幅回路と前記第2の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する第2の同相信号成分平均回路とをさらに備えることを特徴とした無線信号処理用半導体集積回路。 - 所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、差動形式の送信信号の一方の信号と前記90度移相回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第1のミキサと、前記差動形式の送信信号の他方の信号と前記局部発振回路の出力信号とを混合して周波数変換された差動形式の信号を出力する第2のミキサと、前記第1のミキサの差動入力間と前記第2のミキサの差動入力間並びに前記第1のミキサの入力と前記第2のミキサの入力との間にそれぞれ接続された受動素子を有し、前記第1と前記第2のミキサの入力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路とを備える送信回路を内蔵したことを特徴とした無線信号処理用半導体集積回路。
- 差動形式の第1の送信信号を増幅する第1の差動増幅回路と、前記第1の送信信号と位相が90度異なる差動形式の第2の送信信号を増幅する第2の差動増幅回路と、所望の周波数の発振信号を生成する局部発振回路と、該局部発振回路から出力された発振信号の位相を90度ずらした信号を生成する90度移相回路と、前記第1の送信信号と前記90度移相回路の出力信号とを混合して周波数変換された信号を出力する第1のミキサと、前記前記第2の送信信号と前記局部発振回路の出力信号とを混合して周波数変換された信号を出力する第2のミキサと、前記第1の差動増幅回路の差動出力間と前記第2の差動増幅回路の差動出力間並びに前記第1の差動増幅回路の出力と前記第2の差動増幅回路の出力との間にそれぞれ接続された受動素子を有し、前記第1の差動増幅回路と前記第2の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する同相信号成分平均回路とを備える送信回路を内蔵したことを特徴とした無線信号処理用半導体集積回路。
- 請求項15記載の無線信号処理用半導体集積回路において、前記同相信号成分平均回路は前記受動素子として抵抗素子を含み、該抵抗素子の抵抗値は前記第1の差動増幅回路と前記第2の差動増幅回路の負荷抵抗の抵抗値よりも大きく設定されていることを特徴とした無線信号処理用半導体集積回路。
- 請求項15または16記載の無線信号処理用半導体集積回路において、
差動形式の局部発振信号を増幅する第3の差動増幅回路と、前記局部発振信号と位相が90度異なる差動形式の発振信号を増幅する第4の差動増幅回路と、前記第3の差動増幅回路の差動出力間と前記第4の差動増幅回路の差動出力間並びに前記第3の差動増幅回路の出力と前記第3の差動増幅回路の出力との間局部発振信号前記第3の差動増幅回路と前記第4の差動増幅回路の出力信号に含まれる同相信号成分の差異により生じる直流オフセットを低減する第2の同相信号成分平均回路とをさらに備えることを特徴とした無線信号処理用半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003402559A JP4322649B2 (ja) | 2003-04-17 | 2003-12-02 | 受信装置および無線信号処理用半導体集積回路 |
US10/842,445 US7340232B2 (en) | 2003-12-02 | 2004-05-11 | Receiving system and semiconductor integrated circuit device for processing wireless communication signal |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003113098 | 2003-04-17 | ||
JP2003402559A JP4322649B2 (ja) | 2003-04-17 | 2003-12-02 | 受信装置および無線信号処理用半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004336706A true JP2004336706A (ja) | 2004-11-25 |
JP4322649B2 JP4322649B2 (ja) | 2009-09-02 |
Family
ID=33513252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003402559A Expired - Fee Related JP4322649B2 (ja) | 2003-04-17 | 2003-12-02 | 受信装置および無線信号処理用半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4322649B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011082755A (ja) * | 2009-10-06 | 2011-04-21 | Renesas Electronics Corp | Dcオフセットキャンセル回路、半導体装置及び受信装置 |
CN101414846B (zh) * | 2007-05-25 | 2013-01-09 | 塔莱斯公司 | 双向混频器以及包括这种混频器的射频收发器系统 |
WO2014122715A1 (ja) * | 2013-02-07 | 2014-08-14 | パナソニック株式会社 | 多段差動増幅器 |
CN114389629A (zh) * | 2022-02-24 | 2022-04-22 | 成都信息工程大学 | 一种cmos射频接收机的前端电路 |
-
2003
- 2003-12-02 JP JP2003402559A patent/JP4322649B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101414846B (zh) * | 2007-05-25 | 2013-01-09 | 塔莱斯公司 | 双向混频器以及包括这种混频器的射频收发器系统 |
JP2011082755A (ja) * | 2009-10-06 | 2011-04-21 | Renesas Electronics Corp | Dcオフセットキャンセル回路、半導体装置及び受信装置 |
WO2014122715A1 (ja) * | 2013-02-07 | 2014-08-14 | パナソニック株式会社 | 多段差動増幅器 |
JP2014155015A (ja) * | 2013-02-07 | 2014-08-25 | Panasonic Corp | 多段差動増幅器 |
US10084420B2 (en) | 2013-02-07 | 2018-09-25 | Panasonic Corporation | Multistage amplifier |
CN114389629A (zh) * | 2022-02-24 | 2022-04-22 | 成都信息工程大学 | 一种cmos射频接收机的前端电路 |
CN114389629B (zh) * | 2022-02-24 | 2023-06-02 | 成都信息工程大学 | 一种cmos射频接收机的前端电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4322649B2 (ja) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100314798B1 (ko) | 집적화된이미지제거믹서 | |
JP4212557B2 (ja) | 送信回路およびそれを用いた送受信機 | |
US7257385B2 (en) | Wireless communication semiconductor integrated circuit device and wireless communication system | |
KR100341231B1 (ko) | 이상기 | |
US7542747B2 (en) | Wide bandwidth transceiver | |
US20040218576A1 (en) | Receiver and communication terminal | |
EP1315284A1 (en) | Direct-conversion transmitting circuit and integrated transmitting/receiving circuit | |
JP5168148B2 (ja) | 無線通信装置 | |
US7340232B2 (en) | Receiving system and semiconductor integrated circuit device for processing wireless communication signal | |
JP2006314029A (ja) | 無線通信用半導体集積回路装置 | |
JP4731569B2 (ja) | イメージ抑圧受信機 | |
US20040147238A1 (en) | Analog demodulator in a low-if receiver | |
US20060091944A1 (en) | I/Q quadrature demodulator | |
JP3480492B2 (ja) | 無線受信器 | |
JP4881627B2 (ja) | 半導体集積回路および無線通信用半導体集積回路 | |
JP4524460B2 (ja) | Rf通信用半導体集積回路 | |
EP1037380B1 (en) | Frequency converter | |
JP4322649B2 (ja) | 受信装置および無線信号処理用半導体集積回路 | |
JP2003198329A (ja) | 能動型ポリフェーズフィルタ・アンプおよびミキサ回路、ならびにイメージリジェクションミキサ | |
WO2004040755A1 (ja) | フィルタ回路及び無線装置 | |
US6331804B1 (en) | Amplifier and radio communication apparatus using the same | |
JP3369396B2 (ja) | 無線送受信共用周波数変換器 | |
JP2005184409A (ja) | 通信用半導体集積回路およびそれを搭載した電子部品 | |
JPH11298293A (ja) | 位相シフト回路 | |
JP5053312B2 (ja) | ミキサ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061121 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4322649 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |