CN101888217A - 全差分放大器电路 - Google Patents

全差分放大器电路 Download PDF

Info

Publication number
CN101888217A
CN101888217A CN2010101808633A CN201010180863A CN101888217A CN 101888217 A CN101888217 A CN 101888217A CN 2010101808633 A CN2010101808633 A CN 2010101808633A CN 201010180863 A CN201010180863 A CN 201010180863A CN 101888217 A CN101888217 A CN 101888217A
Authority
CN
China
Prior art keywords
signal
capacitor
electrode
reference signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010101808633A
Other languages
English (en)
Other versions
CN101888217B (zh
Inventor
矶田尚希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101888217A publication Critical patent/CN101888217A/zh
Application granted granted Critical
Publication of CN101888217B publication Critical patent/CN101888217B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45645—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30015—An input signal dependent control signal controls the bias of an output stage in the SEPP
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45404—Indexing scheme relating to differential amplifiers the CMCL comprising capacitors containing, not in parallel with the resistors, an addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45421—Indexing scheme relating to differential amplifiers the CMCL comprising a switched capacitor addition circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45422—Indexing scheme relating to differential amplifiers the CMCL comprising one or more capacitors not as integrating capacitor, e.g. for stability purposes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45534—Indexing scheme relating to differential amplifiers the FBC comprising multiple switches and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45544—Indexing scheme relating to differential amplifiers the IC comprising one or more capacitors, e.g. coupling capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

一种全差分放大器电路，包含：差分放大器，被配置为差分放大用作输入差分对的第一和第二输入信号，以产生一对第一和第二中间信号；第一和第二AB类放大器，被配置为放大第一和第二中间信号，以产生第一和第二输出信号，其中，第一和第二输出信号用作输出差分对，第一AB类放大器以由第一反馈信号调整的基准电压为基准放大第一中间信号，所述第一反馈信号是第一输出信号和第二输出信号的共模分量，以及第二AB类放大器以由第二反馈信号调整的基准电压为基准放大第二中间信号，所述第二反馈信号是第一输出信号和第二输出信号的共模分量。

Description

全差分放大器电路
技术领域
本发明涉及全差分放大器电路。
背景技术
具有两阶段放大配置的宽带全差分放大器被应用于诸如S/H之类的开关电容器电路。当该放大器在第一阶段中包含具有高的截止频率的A类放大器并且在第二阶段中包含共源AB类放大器时，能够避免对于相位补偿的需要并减少功耗。
此外，当采用不执行连续时间操作而执行时钟操作的动态偏压电路作为第二阶段中的共源AB类放大器中的偏压电路时，能够简化整个电路并进一步降低功耗(参见“A 14b 74MS/s CMOS AFE for TrueHigh-Definition Camcorders”(2006ISSCC))。
全差分放大器要求：输出共模(common-mode)电位被设置为诸如信号共模电压(以下称为Vcm)之类的所希望的基准信号。通过共模反馈电路(以下称为CMFB电路)实现这种功能，所述共模反馈电路检测所有输出信号的共模分量，并且根据检测结果与Vcm之间的差值向全差分放大器提供反馈信号。
日本专利特开No.6-29761中的图1描述了一种差分放大器20，在所述差分放大器20中，共模反馈电路50检测从差分部分30输出的多个信号的共模分量，并且将与所检测的差值成比例的反馈信号反馈给差分部分30。根据日本专利特开No.6-29761，这使得能够防止共模电压从预定的基准电压漂移。
在日本专利特开No.6-29761中描述的差分放大器中，共模反馈电路50将反馈信号反馈给差分部分30。出于这种原因，需要附加的反相放大器54以对反馈信号进行反相，这会增加功耗。并且，在共模反馈电路50的路径中存在三个相位延迟因素(三对电容元件和电阻元件)。出于这种原因，用于满足给定的反馈操作稳定性的设计负担会增大并且功耗会增加。此外，需要自动调零技术以消除第一阶段中的放大器的任何闪烁噪声，这不可避免地增加功耗以满足给定的稳定性。
发明内容
本发明通过全差分放大器电路减少在共模反馈操作中消耗的功率。本发明还通过在不使用任何自动调零技术的情况下消除第一阶段中的放大器的任何闪烁噪声，减少在噪声消除中消耗的功率。
本发明的一个方面提供一种全差分放大器电路，该全差分放大器电路包含：差分放大器，被配置为差分放大用作输入差分对的第一输入信号和第二输入信号，以产生一对第一中间信号和第二中间信号；第一AB类放大器，被配置为放大第一中间信号，以产生第一输出信号；以及第二AB类放大器，被配置为放大第二中间信号，以产生第二输出信号，其中，第一输出信号和第二输出信号用作输出差分对，第一AB类放大器以由第一反馈信号调整的基准电压为基准放大第一中间信号，所述第一反馈信号是第一输出信号和第二输出信号的共模分量，第二AB类放大器以由第二反馈信号调整的基准电压为基准放大第二中间信号，所述第二反馈信号是第一输出信号和第二输出信号的共模分量。
通过参照附图阅读示例性实施例的以下描述，本发明的其它特征将变得清晰。
附图说明
图1是示出根据本发明的实施例的全差分放大器电路200的配置的电路图；
图2是示出本发明的实施例中的时钟信号的波形的时序图；
图3是示出根据本发明的第一实施例的全差分放大器电路200i的电路配置的例子的电路图；
图4是示出根据本发明的第二实施例的全差分放大器电路200j的电路配置的例子的电路图；
图5是示出应用根据本发明的实施例的全差分放大器电路200的S/H应用的电路图。
具体实施方式
将参照图1和图3说明根据本发明的实施例的全差分放大器电路200。图1是示出根据本发明的实施例的全差分放大器电路200的配置的电路图。图3是示出根据第一实施例的全差分放大器电路200i的配置的电路图，其中，全差分放大器电路200被具体化。
全差分放大器电路200是两阶段放大型放大器电路。全差分放大器电路200接收用作输入差分对的两个输入信号(第一输入信号和第二输入信号)Vinp和Vinn，并且输出用作输出差分对的两个输出信号(第一输出信号和第二输出信号)Vop和Von。全差分放大器电路200包含时钟电路102、偏压产生电路(供给部分)101、差分放大器10和两个AB类放大器20p和20n。
时钟电路102向两个AB类放大器20p和20n中的每一个供给第一时钟信号CLK1和第二时钟信号CLK2。由于全差分放大器电路200被假定为被应用于诸如S/H之类的离散时间信号处理，因此时钟电路102产生诸如在图2中示出并且将在后面描述的第一时钟信号CLK1和第二时钟信号CLK2之类的两相非重叠时钟。第一时钟信号CLK1处于H电平的时段φ1和第二时钟信号CLK2处于H电平的时段φ2不相互重叠，并且具有等于非重叠时段ΔT的时间间隔。
偏压产生电路101向两个AB类放大器20p和20n中的每一个供给偏压。从偏压产生电路101输出的偏压可包括第一偏压Vbias1、第二偏压Vbias2、第三偏压Vbias1′、第四偏压Vbias2′和共用电平(common level)基准信号(共模电压)Vcm。第一偏压Vbias1和第二偏压Vbias2是AB类放大器20p中的AB类偏压施加所必需的。第三偏压Vbias1′和第四偏压Vbias2′是AB类放大器20n中的AB类偏压施加所必需的。第一偏压Vbias1可以等于第三偏压Vbias1′。第二偏压Vbias2可以等于第四偏压Vbias2′。共用电平基准信号Vcm是共模反馈操作(以下称为CMFB操作)所必需的。
差分放大器10执行第一阶段放大。差分放大器10执行对这一对的两个输入信号Vinp和Vinn的差分放大。通过该操作，差分放大器10产生并输出一对的两个中间信号(第一中间信号和第二中间信号)Vap和Van。差分放大器10向AB类放大器20p输出中间信号Vap，并且，向AB类放大器20n输出中间信号Van。差分放大器10包含输入晶体管M1、输入晶体管M2、负载元件103和104以及电流源I1。
AB类放大器(第一AB类放大器)20p放大中间信号Vap。AB类放大器20p以使用反馈信号(第一反馈信号)Vfp调整的基准电压为基准，放大中间信号Vap，所述反馈信号(第一反馈信号)Vfp是第一输出信号Vop和第二输出信号Von的共模分量。更具体而言，AB类放大器20p在中间信号Vap被采样的时段期间，使用反馈信号Vfp调整第一基准信号或第二基准信号，并且，在中间信号Vap被保持的时段期间，以第一基准信号和第二基准信号为基准放大中间信号Vap。通过该操作，AB类放大器20p产生并输出输出信号Vop。AB类放大器20p包含PMOS晶体管(第一PMOS晶体管)M3、NMOS晶体管(第一NMOS晶体管)M4、第一传送部分21p、第二传送部分23p以及调整器(第一调整器)22p。
PMOS晶体管M3的源极与电源电位VDD连接，其漏极与NMOS晶体管M4的漏极连接，其栅极与第一传送部分21p连接。PMOS晶体管M3从其漏极输出输出信号Vop。
NMOS晶体管M4的源极与接地电位连接，其漏极与PMOS晶体管M3的漏极连接，并且其栅极与第二传送部分23p连接。NMOS晶体管M4从其与PMOS晶体管M3共用的漏极输出输出信号Vop。
第一传送部分21p获得中间信号Vap相对于保持在第一基准节点n7(图3)处的第一基准信号的差值，以与第一时钟信号CLK1同步地产生第一信号，并且将其传送到PMOS晶体管M3的栅极。第一传送部分21p包含电容器C3，以及AB类偏压开关电路105的一部分。
第二传送部分23p获得中间信号Vap相对于保持在第二基准节点n8(图3)处的第二基准信号的差值，以与第一时钟信号CLK1同步地产生第二信号，并且将其传送到NMOS晶体管M4的栅极。第二传送部分23p包含电容器C4，以及AB类偏压开关电路105的另一部分。
第一传送部分21p和第二传送部分23p分别对于PMOS晶体管M3和NMOS晶体管M4执行AB类偏压施加。这获得低功耗操作。以例如以下的方式实现AB类偏压施加方法。在第一时钟信号CLK1处于H电平的时段期间在电容器C3和C4中对适当的电荷进行采样之后，在第一时钟信号CLK1处于L电平的时段期间，电容器C3和C4作为偏移电压源操作。
调整器22p与第一时钟信号CLK1和第二时钟信号CLK2中的一个同步地通过使用反馈信号Vfp调整第一基准信号或第二基准信号。反馈信号Vfp与一对的两个输出信号Vop和Von的共模分量相对应。调整器22p包含CMFB电路107。CMFB电路107接收这一对的两个输出信号Von和Vop、共用电平基准信号Vcm、第一时钟信号CLK1和第二时钟信号CLK2。CMFB电路107向第一基准节点n7或第二基准节点n8供给反馈信号Vfp，以使这两个输出信号Vop和Von的共模分量保持在适当的值。即，CMFB电路107获得这两个输出信号Vop和Von的共模分量相对于共用电平基准信号Vcm的差值，以与第一时钟信号CLK1或第二时钟信号CLK2同步地产生反馈信号Vfp。CMFB电路107向第一基准节点n7或第二基准节点n8供给产生的反馈信号Vfp，以控制(调整)PMOS晶体管或NMOS晶体管的栅极的偏压(基准信号)。
如图3所示，当调整器22p向第二基准节点n8供给反馈信号Vfp时，第一传送部分21p和第二传送部分23p执行以下的操作。第一偏压Vbias1作为第一基准信号被保持在第一基准节点n7处。第一传送部分21p获得中间信号Vap相对于第一基准信号的差值，以与第一时钟信号CLK1同步地产生第一信号，并且将其传送到PMOS晶体管M3的栅极。第二传送部分23p在第二基准节点n8处保持通过将反馈信号Vfp加到第二偏压Vbias2获得的电压，作为第二基准信号。即，第二传送部分23p接收第二偏压Vbias2作为调整之前的第二基准信号，并且通过使用反馈信号Vfp调整第二偏压Vbias2，由此获得调整后的第二基准信号。第二传送部分23p获得中间信号Vap相对于调整后的第二基准信号的差值，以产生第二信号。第二传送部分23p将产生的第二信号传送到NMOS晶体管M4的栅极。通过该操作，PMOS晶体管M3和NMOS晶体管M4执行放大操作，使得这一对的两个输出信号Vop和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Vop。
再次参照图1，AB类放大器(第二AB类放大器)20n放大中间信号Van。AB类放大器20n以通过使用反馈信号(第二反馈信号)Vfn调整的基准电压为基准放大中间信号Van，所述反馈信号(第二反馈信号)Vfn是第一输出信号Vop和第二输出信号Von的共模分量。更具体而言，AB类放大器20n在中间信号Van被采样的时段期间通过使用反馈信号Vfn调整第三基准信号或第四基准信号，并且在中间信号Van被保持的时段期间以第三基准信号和第四基准信号为基准放大中间信号Van。通过该操作，AB类放大器20n产生并输出输出信号Von。AB类放大器20n包含PMOS晶体管(第二PMOS晶体管)M5、NMOS晶体管(第二NMOS晶体管)M6、第三传送部分21n、第四传送部分23n和调整器(第二调整器)22n。
PMOS晶体管M5的源极与电源电位VDD连接，其漏极与NMOS晶体管M6的漏极连接，并且其栅极与第三传送部分21n连接。PMOS晶体管M5从其漏极输出这两个输出信号中的输出信号Von。
NMOS晶体管M6的源极与接地电位连接，其漏极与PMOS晶体管M5的漏极连接，并且其栅极与第四传送部分23n连接。NMOS晶体管M6从其与PMOS晶体管M5共用的漏极输出输出信号Von。
第三传送部分21n获得中间信号Van相对于保持在第三基准节点n5处的第三基准信号的差值，以与第一时钟信号CLK1同步地产生第三信号，并且将其传送到PMOS晶体管M5的栅极。第三传送部分21n包含电容器C1，以及AB类偏压开关电路106的一部分。
第四传送部分23n获得中间信号Van相对于保持在第四基准节点n6处的第四基准信号的差值，以与第一时钟信号CLK1同步地产生第四信号，并且将其传送到NMOS晶体管M6的栅极。第四传送部分23n包含电容器C2，以及AB类偏压开关电路106的另一部分。
第三传送部分21n和第四传送部分23n对于PMOS晶体管M5和NMOS晶体管M6执行AB类偏压施加。这获得低功耗操作。以例如以下的方式实现AB类偏压施加方法。在第一时钟信号CLK1处于H电平的时段期间在电容器C1和C2中对适当的电荷进行采样之后，在第一时钟信号CLK1处于L电平的时段期间，电容器C1和C2作为偏移电压源操作。
调整器22n与第一时钟信号CLK1和第二时钟信号CLK2中的一个同步地通过使用反馈信号Vfn调整第三基准信号或第四基准信号。反馈信号Vfn与这一对的两个输出信号Von和Vop的共模分量相对应。调整器22n包含CMFB电路108。CMFB电路108接收这一对的两个输出信号Von和Vop、共用电平基准信号Vcm、第一时钟信号CLK1和第二时钟信号CLK2。CMFB电路108向第三基准节点n5或第四基准节点n6供给反馈信号Vfn，以使这两个输出信号Von和Vop的共模分量保持在适当的值。即，CMFB电路108获得这两个输出信号Vop和Von的共模分量相对于共用电平基准信号Vcm的差值，以与第一时钟信号CLK1或第二时钟信号CLK2同步地产生反馈信号Vfn。CMFB电路108向第三基准节点n5或第四基准节点n6供给产生的反馈信号Vfn，以控制PMOS晶体管或NMOS晶体管的栅极的偏压(基准信号)。
如图3所示，当调整器22n向第四基准节点n6供给反馈信号Vfn时，第三传送部分21n和第四传送部分23n执行以下的操作。第三偏压Vbias1′作为第三基准信号被保持在第三基准节点n5处。第三传送部分21n获得中间信号Van相对于第三基准信号的差值，以与第一时钟信号CLK1同步地产生第三信号，并且将其传送到PMOS晶体管M5的栅极。第四传送部分23n在第四基准节点n6处保持通过将反馈信号Vfn加到第四偏压Vbias2′获得的电压，作为第四基准信号。即，第四传送部分23n接收第四偏压Vbias2′，作为调整之前的第四基准信号，并且通过使用反馈信号Vfn调整第四偏压Vbias2′，由此获得调整后的第四基准信号。第四传送部分23n获得中间信号Van相对于调整后的第四基准信号的差值，以产生第四信号。第四传送部分23n将产生的第四信号传送到NMOS晶体管M6的栅极。通过该操作，PMOS晶体管M5和NMOS晶体管M6执行放大操作，使得这一对的两个输出信号Vop和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Von。虽然图3例示分别与一对的两个输出信号的共模分量对应的反馈信号被反馈到第二基准节点n8和第四基准节点n6的情况，但是，如第二实施例中将描述的那样，这种反馈信号可被反馈到第一基准节点n7和第三基准节点n5。
以这种方式，在本实施例中，分别与一对的两个输出信号的共模分量对应的反馈信号被反馈到两个AB类放大器的两组基准节点中的一组，以调整两个基准信号中的一个。第一传送部分和第三传送部分分别获得中间信号相对于两个基准信号的差值，以产生第一信号和第三信号，并且将它们传送到PMOS晶体管的栅极。并且，第二传送部分和第四传送部分分别获得中间信号相对于两个基准信号的差值，以产生第二信号和第四信号，并且将它们传送到NMOS晶体管的栅极。这避免为了反馈反馈信号而使用反相放大器的需要，并因此使得能够减少功耗。
如果在CMFB环路内出现作为相位延迟因素的多个极，那么CMFB操作的稳定性劣化。为了防止这一点，在本实施例中，极的出现本质上被限于第二阶段(AB类放大器)中的输出节点。这使得能够减少用于满足给定的稳定性所消耗的功率。
由此，可以在全差分放大器电路中减少在共模反馈(CMFB)操作中消耗的功率。
将参照图2更加详细地说明根据本发明的实施例的全差分放大器电路200的操作。图2是示出本发明的实施例中的时钟信号的波形的时序图。
在第一时钟信号CLK1处于H电平的时段φ1期间，在电容器C1～C4中对电荷进行采样。此时，由输入晶体管M1和输入晶体管M2产生的闪烁噪声作为电压输出并且被传送到节点n1和n2。
在第二时钟信号CLK2处于H电平的时段期间，电荷被保持在电容器C1～C4中。通过该操作，电容器C1～C4作为偏移电压源操作，因此，PMOS晶体管M3和M5以及NMOS晶体管M4和M6执行放大操作。在从时段φ1结束起经过了非重叠时段ΔT之后的时段φ2期间，偏移电压源产生含有闪烁噪声的电压值。
由于第一时钟信号CLK1和第二时钟信号CLK2的频率被设为高于存在闪烁噪声的频率范围中的频率，因此，在从时段φ1到时段φ2的过渡期间几乎不出现闪烁噪声电压的波动。由此，在时段φ2期间的放大操作中，在时段φ1期间由偏移电压源吸收的差分对(输入晶体管M1和M2)的大部分闪烁噪声不被传送到晶体管M3～M6。即，与一般的放大器不同，不需要自动调零技术。这使得能够消除任何闪烁噪声，而不进行使为了满足给定的稳定性而消耗的功率的增大成为必需的负反馈。
下面，将参照图3说明根据第一实施例的全差分放大器电路200i的电路配置的例子。图3是示出根据本发明的第一实施例的全差分放大器电路200i的电路配置的例子的电路图。以下将主要说明实施例的详细的点。注意，图3中的由附有后缀i的附图标记表示的构成要素与图1中的由不附有后缀i的附图标记表示的构成要素相对应。并且，图3中的由附有撇号的附图标记表示的构成要素实际上与由不附有撇号的附图标记表示的构成要素相同。
全差分放大器电路200i包含差分放大器10i和两个AB类放大器20pi和20ni。差分放大器10i包含负载元件103i和104i。负载元件103i用于适当地确定节点n1的稳态电压，并且包含例如电阻器113。负载元件104i用于适当地确定节点n2的稳态电压，并且包含例如电阻器114。
AB类放大器20pi包含第一传送部分21pi、第二传送部分23pi和调整器22pi。调整器22pi将反馈信号Vfp反馈给第二传送部分23pi。更具体而言，第一传送部分21pi包含形成AB类偏压开关电路105的一部分的第一部分1051。当第一时钟信号CLK1变为活动电平时，第一部分1051向第一基准节点n7供给第一偏压Vbias1，作为第一基准信号。此时，电容器C3的基准电极E32经由第一基准节点n7接收用作第一基准信号的第一偏压Vbias1。然后，当第一时钟信号CLK1变为不活动电平时，电容器C3的基准电极E32产生第一信号，所述第一信号是中间信号Vap相对于用作第一基准信号的第一偏压Vbias1的差值。此时，向电容器C3的信号电极E31供给中间信号Vap。向PMOS晶体管M3的栅极供给第一信号。注意，用作第一基准信号的第一偏压Vbias1确定稳态中的PMOS晶体管M3的漏极电流。
第二传送部分23pi包含形成AB类偏压开关电路105的另一部分的第二部分1052。当第一时钟信号CLK1变为活动电平时，第二部分1052供给通过向电容器C5和C6分配保持在电容器C7和C8中的电荷而产生的电压，作为第二基准信号。电容器C4的基准电极E42经由第二基准节点n8接收第二基准信号。并且，当第一时钟信号CLK1变为活动电平时，调整器22pi向第二基准节点n8供给反馈信号Vfp。电容器C4的基准电极E42经由第二基准节点n8接收反馈信号Vfp。通过该操作，当第一时钟信号CLK1变为活动电平时，电容器C4的基准电极E42产生第二信号，所述第二信号是中间信号Vap相对于调整后的第二基准信号的差值，所述调整后的第二基准信号是通过将反馈信号Vfp加到第二基准信号而获得的。此时，向电容器C4的信号电极E41供给中间信号Vap。向NMOS晶体管M4的栅极供给第二信号。第二偏压Vbias2确定稳态中的NMOS晶体管M4的漏极电流。
以下将更加详细地说明全差分放大器电路200i。第一部分1051包含开关s1。在第一时钟信号CLK1处于H电平(活动电平)的时段(采样时段)期间，在开关s1被接通时，开关s1向第一基准节点n7供给第一偏压Vbias1，作为第一基准信号。通过该操作，电容器C3以用作第一基准信号的第一偏压Vbias1为基准对中间信号Vap进行采样。然后，在第一时钟信号CLK1处于L电平的时段(保持时段)期间，开关s1被关断。通过该操作，电容器C3产生并保持第一信号，并且将产生的第一信号传送到PMOS晶体管M3的栅极，所述第一信号是中间信号Vap相对于用作第一基准信号的第一偏压Vbias1的差值。
在第二时钟信号CLK2处于H电平(活动电平)的时段期间，在开关s7被接通时，开关s7向节点n4供给第二偏压Vbias2，作为调整之前的第二基准信号。通过该操作，节点n4的电压变为第二偏压Vbias2。然后，当第二时钟信号CLK2变为L电平时，开关s7被关断。通过该操作，节点n4保持作为调整之前的第二基准信号的第二偏压Vbias2。
在第一时钟信号CLK1处于H电平的时段(采样时段)期间，在开关s4被接通时，开关s4经由节点n3向第二基准节点n8供给保持在节点n4处的调整之前的第二基准信号。并且，调整器22pi包含CMFB电路107i。CMFB电路107i与第一时钟信号CLK1同步地向第二基准节点n8供给调整后的第二基准信号。通过该操作，电容器C4以信号(Vbias2+Vfp)为基准对中间信号Vap进行采样。然后，在第一时钟信号CLK1处于L电平的时段(保持时段)期间，开关s4被关断。通过该操作，电容器C4产生并保持第二信号，并且将产生的第二信号传送到NMOS晶体管M4的栅极，所述第二信号是中间信号Vap相对于信号(Vbias2+Vfp)的差值。
更具体而言，CMFB电路107i包含第一电容器C6、第二电容器C5、第五电容器C8和第六电容器C7。CMFB电路107i包括第二开关组和第一开关组，所述第二开关组包含开关s6和s8，所述第一开关组包含开关s3和s5。如图3所示，在采样时段(第一时钟信号CLK1处于H电平的时段)期间，第五电容器C8经由开关s4和s5与第一电容器C6并联连接。在采样时段期间，第六电容器C7经由开关s3和s4与第二电容器C5并联连接。第五电容器C8的一个电极和第六电容器C7的一个电极相互连接，并且均在保持时段(第二时钟信号CLK2处于H电平的时段)期间经由开关s7与第二偏压Vbias2连接。在保持时段期间，第五电容器C8的另一电极和第六电容器C7的另一电极经由开关s6和s8被供给共用电平基准信号Vcm。通过偏压产生电路101设定共用电平基准信号Vcm，以便使第一输出信号Vop和第二输出信号Von的共用电平与目标值匹配。CMFB电路108i包含分别作为CMFB电路107i中的第一、第二、第五和第六电容器的对应方的第三电容器C6′、第四电容器C5′、第七电容器C8′和第八电容器C7′。
第一电容器C6的一个电极接收这一对的两个输出信号Vop和Von中的第一输出信号Vop，并且与开关s5连接。第二电容器C5的一个电极接收这一对的两个输出信号Vop和Von中的第二输出信号Von，并且与开关s3连接。第一电容器C6的另一电极和第二电容器C5的另一电极在节点n3处相互连接，并且均经由节点n3与第二基准节点n8连接。
第五电容器C8的一个电极与开关s5和s8连接。第六电容器C7的一个电极与开关s3和s6连接。第五电容器C8的另一电极和第六电容器C7的另一电极在节点n4处相互连接，并且均经由节点n4与开关s4和s7连接。
包含开关s6和s8的第二开关组与第二时钟信号CLK2同步地将第五电容器C8的一个电极和第六电容器C7的一个电极连接到偏压产生电路101(参见图1)。通过该操作，第五电容器C8的一个电极和第六电容器C7的一个电极被供给用作CMFB操作基准信号的共用电平基准信号Vcm。
包含开关s3和s5的第一开关组与第一时钟信号CLK1同步地将第一电容器C6的一个电极连接到第五电容器C8的一个电极，并且将第二电容器C5的一个电极连接到第六电容器C7的一个电极。通过该操作，共用电平基准信号Vcm被传送到第一电容器C6的一个电极和第二电容器C5的一个电极。结果，第一电容器C6和第二电容器C5产生反馈信号Vfp，并且将产生的反馈信号Vfp供给到节点n3，所述反馈信号Vfp是这一对的两个输出信号Vop和Von的共模分量相对于共用电平基准信号Vcm的差值。
注意，AB类放大器20ni具有与AB类放大器20pi相同的配置，并且，将不给出对AB类放大器20ni的描述。
如图3中的括号所指示的，包含开关s3和s5的第一开关组可以与第二时钟信号CLK2同步地被接通，包含开关s6和s8的第二开关组可以与第一时钟信号CLK1同步地被接通。在这种情况下，在第一时钟信号CLK1处于H电平的时段期间，开关s7被接通，在第二时钟信号CLK2处于H电平的时段期间，开关s4被接通。第二部分1052与第二时钟信号CLK2同步地向电容器C4的基准电极E42供给调整后的第二基准信号。即，调整器22pi与第二时钟信号CLK2同步地产生第二信号，并且将产生的第二信号传送到NMOS晶体管M4的栅极，所述第二信号是中间信号Vap相对于第二偏压Vbias2和反馈信号Vfp的差值。
以下将详细说明根据本发明的第一实施例的全差分放大器电路200i中的CMFB操作。在第二时钟信号CLK2处于H电平的时段φ2期间，电压Vcm-Vbias2经由开关s6～s8被存储在电容器C7和C8中。在第一时钟信号CLK1处于H电平的时段φ1期间，从这些电压转换的电荷经由开关s3～s5被再次分配给电容器C5和C6。作为多次的这种迭代序列的结果，输出信号Von和Vop的中间点电位变得几乎等于共用电平基准信号Vcm，并且，节点n3的电位变得几乎等于节点n4的电位。由此，稳态的NMOS晶体管M4的漏极电流取由第二基准信号确定的值。
在时段φ1期间，PMOS晶体管M3经由开关s1使其栅极通过用作第一基准信号的第一偏压Vbias1被施加偏压。通过该操作，稳态的PMOS晶体管M3的漏极电流取由用作第一基准信号的第一偏压Vbias1确定的值。由此，适当地设置第一偏压Vbias1和第二偏压Vbias2使得能够对于共源阶段执行AB类偏压施加，并且减少稳态中的功耗。
在此将考虑输出Vop和Von的共模电压由于某种原因而上升的情况。共模电压的增量经由第二电容器C5和第一电容器C6被传送到节点n3。作为替代方案，如图3中的括号所指示，包含开关s3和s5的第一开关组与第二时钟信号CLK2同步地被接通，包含开关s6和s8的第二开关组与第一时钟信号CLK1同步地被接通。在这种情况下，共模电压的增量经由电容器C5和C7与电容器C6和C8被传送到节点n3。随着节点n3的电压上升，NMOS晶体管M4的漏极电流上升，因此输出信号Vop的电位下降。此时，在AB类放大器20ni中出现相同的现象，因此输出信号Von的电位下降。以这种方式，随着输出信号Vop和Von的共模分量上升，输出信号Vop和Von的电位均通过反馈而下降。这种机制由此实现CMFB功能。并且，当共模分量下降时，相同的机制作用以减小NMOS晶体管M4和M6的漏极电流，并由此实现CMFB功能。
作为对照，将考虑输出差分信号改变的情况，诸如输出信号Vop上升ΔV并且输出信号Von下降ΔV的情况。在这种情况下，假定第二电容器C5(或电容器C5和C7)和第一电容器C6(或电容器C6和C8)具有几乎相等的电容，那么节点n3的电位实际上不波动。由此，NMOS晶体管M4的漏极电流保持不变。这同样适用于AB类放大器20ni，因此NMOS晶体管M6的漏极电流也保持不变。换句话说，差分输出信号不经由第二电容器C5、第一电容器C6、第四电容器C5′和第三电容器C6′影响输出电压。
以下，将参照图4说明根据本发明的第二实施例的全差分放大器电路200j的电路配置的例子。图4是示出根据本发明的第二实施例的全差分放大器电路200j的电路配置的例子的电路图。以下将主要说明与第一实施例不同的各点。注意，图4中的由附有后缀j的附图标记表示的构成要素与图1中的由不附有后缀j的附图标记表示的构成要素相对应。并且，图4中的由附有撇号的附图标记表示的构成要素实际上与由不附有撇号的附图标记表示的构成要素相同。
如图4所示，当调整器22p向第一基准节点n7供给反馈信号Vfp时，第一传送部分21p和第二传送部分23p执行以下的操作。第二偏压Vbias2被保持在第二基准节点n8处，作为第二基准信号。第二传送部分23p获得中间信号Vap相对于第二基准信号的差值，以与第一时钟信号CLK1同步地产生第二信号，并且将其传送到NMOS晶体管M4的栅极。第一传送部分21p在第一基准节点n7处保持通过将反馈信号Vfp加到第一偏压Vbias1获得的电压，作为第一基准信号。即，第一传送部分21p接收第一偏压Vbias1作为调整之前的第一基准信号，并且通过使用反馈信号Vfp调整第一偏压Vbias1，由此获得调整后的第一基准信号。第一传送部分21p获得中间信号Vap相对于调整后的第一基准信号的差值，以产生第一信号。第一传送部分21p将产生的第一信号传送到PMOS晶体管M3的栅极。通过该操作，PMOS晶体管M3和NMOS晶体管M4执行放大操作，使得一对的两个输出信号Vop和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Vop。
如图4所示，当调整器22n向第三基准节点n5供给反馈信号Vfn时，第三传送部分21n和第四传送部分23n执行以下的操作。第四偏压Vbias2′被保持在第四基准节点n6处，作为第四基准信号。第四传送部分23n获得中间信号Van相对于第四基准信号的差值，以与第一时钟信号CLK1同步地产生第四信号，并且将其传送到NMOS晶体管M6的栅极。第三传送部分21n在第三基准节点n5处保持通过将反馈信号Vfn加到第三偏压Vbias1′获得的电压，作为第三基准信号。即，第三传送部分21n接收第三偏压Vbias1′作为调整之前的第三基准信号，并且通过使用反馈信号Vfn调整第三偏压Vbias1′，由此获得调整后的第三基准信号。第三传送部分21n获得中间信号Van相对于调整后的第三基准信号的差值，以产生第三信号。第三传送部分21n将产生的第三信号传送到PMOS晶体管M5的栅极。通过该操作，PMOS晶体管M5和NMOS晶体管M6执行放大操作，使得这一对的两个输出信号Vop和Von的共模分量成为基准值(共用电平基准信号Vcm)，以产生并输出输出信号Von。
全差分放大器电路200j包含两个AB类放大器20pj和20nj。AB类放大器20pj包含第一传送部分21pj和调整器22pj。调整器22pj向第一基准节点n7供给反馈信号Vfp。调整器22pj包含CMFB电路107j。CMFB电路107j与第一时钟信号CLK1同步地向第一基准节点n7供给反馈信号Vfp。电容器C3的基准电极E32经由第一基准节点n7接收反馈信号Vfp。通过该操作，电容器C3与第一时钟信号CLK1同步地产生第一信号，所述第一信号是中间信号Vap相对于调整后的第一基准信号的差值，所述调整后的第一基准信号是通过将反馈信号Vfp加到用作调整之前的第一基准信号的第一偏压Vbias1而获得的。此时，电容器C3的信号电极E31被供给中间信号Vap。电容器C3将产生的第一信号传送到PMOS晶体管M3的栅极。由此，在PMOS晶体管M3和M5的漏极电流变化时，输出信号Vop和Von的共用电平基准信号Vcm的波动被抑制。
如上述的实施例和例子所示，通过CMFB电路供给的反馈信号的反馈目的地可被设为共源的NMOS晶体管和PMOS晶体管中的任一个的栅极。即使当由两个AB类放大器20pj和20nj中的CMFB电路供给的反馈信号的反馈目的地中的一个被设为NMOS晶体管的栅极并且另一个被设为PMOS晶体管的栅极时，也可获得CMFB效果。
图5示出应用根据本发明的全差分放大器电路200的S/H应用的一个例子。图5是示出应用根据本发明的实施例的全差分放大器电路200的S/H应用的电路图。
图5中的OTA 200与根据本发明的全差分放大器电路对应。注意，时钟信号CLK3和CLK4是在与图2所示的时段φ1和φ2几乎一致的时段φ3和φ4期间变为H电平的两相非重叠时钟。附图标记V1表示输入到OTA 200的任意设定的共模电压。
以下将说明该电路的操作。在时段φ3期间，经由开关s218和s211在电容器C201中对输入Vin_p和任意电压V1之间的差分电压进行采样。并且，经由开关s219和s212在电容器C202中对输入Vin_n和所述任意电压V1之间的差分电压进行采样。同时，经由开关s213和开关s211在电容器C203中对任意电压V2和所述任意电压V1之间的差分电压进行采样。并且，经由开关s216和开关s212在电容器C204中对任意电压V3和所述任意电压V1之间的差分电压进行采样。OTA200进入采样状态。
在时段φ4期间，开关s217、s214和s215短路。由于OTA输入Vinn和Vinp假想地短路，因此，在时段φ3中存储在电容器C201和C202中的电荷分别被传送到电容器C203和C204，并且，OTA 200变为保持状态。
虽然已参照示例性实施例描述了本发明，但应理解，本发明不限于公开的示例性实施例。以下的权利要求的范围应被赋予最宽的解释以包含所有这些变更方式和等同的结构和功能。

Claims (5)

1.一种全差分放大器电路，包含：
差分放大器，其被配置为差分放大用作输入差分对的第一输入信号和第二输入信号，以产生一对第一中间信号和第二中间信号；
第一AB类放大器，其被配置为放大第一中间信号，以产生第一输出信号；以及
第二AB类放大器，其被配置为放大第二中间信号，以产生第二输出信号，
其中，第一输出信号和第二输出信号用作输出差分对，
第一AB类放大器以由第一反馈信号调整的基准电压为基准放大第一中间信号，所述第一反馈信号是第一输出信号和第二输出信号的共模分量，以及
第二AB类放大器以由第二反馈信号调整的基准电压为基准放大第二中间信号，所述第二反馈信号是第一输出信号和第二输出信号的共模分量。
2.根据权利要求1所述的全差分放大器电路，其中
所述第一AB类放大器包含：
第一PMOS晶体管，其具有与电源电位连接的源极，并且被配置为从其漏极输出第一输出信号；
第一NMOS晶体管，其具有与接地电位连接的源极和与第一PMOS晶体管的漏极连接的漏极；
第一传送部分，其被配置为向第一PMOS晶体管的栅极传送第一信号，所述第一信号是第一中间信号相对于第一基准信号的差值；
第二传送部分，其被配置为向第一NMOS晶体管的栅极传送第二信号，所述第二信号是第一中间信号相对于第二基准信号的差值；以及
第一调整器，其被配置为接收第一输出信号和第二输出信号，并且通过使用第一反馈信号调整第一基准信号和第二基准信号中的一个，以及
所述第二AB类放大器包含：
第二PMOS晶体管，其具有与电源电位连接的源极，并且被配置为从其漏极输出第二输出信号；
第二NMOS晶体管，其具有与接地电位连接的源极和与第二PMOS晶体管的漏极连接的漏极；
第三传送部分，其被配置为向第二PMOS晶体管的栅极传送第三信号，所述第三信号是第二中间信号相对于第三基准信号的差值；
第四传送部分，其被配置为向第二NMOS晶体管的栅极传送第四信号，所述第四信号是第二中间信号相对于第四基准信号的差值；以及
第二调整器，其被配置为接收第一输出信号和第二输出信号，并且通过使用第二反馈信号调整第三基准信号和第四基准信号中的一个。
3.根据权利要求2所述的全差分放大器电路，其中，
所述第一调整器包含：
第一电容器，其被配置为在其一个电极处接收第一输出信号；以及
第二电容器，其被配置为在其一个电极处接收第二输出信号，
第一电容器的另一电极和第二电容器的另一电极相互连接，并且均连接到要保持第一基准信号和第二基准信号中的一个的节点，
所述第二调整器包含：
第三电容器，其被配置为在其一个电极处接收第一输出信号；以及
第四电容器，其被配置为在其一个电极处接收第二输出信号，以及，
第三电容器的另一电极和第四电容器的另一电极相互连接，并且均连接到要保持第三基准信号和第四基准信号中的一个的节点。
4.根据权利要求3所述的全差分放大器电路，其中，
所述第一调整器包含：
第五电容器，其被配置为在第一中间信号被采样的时段期间与第一电容器并联连接；以及
第六电容器，其被配置为在第一中间信号被采样的时段期间与第二电容器并联连接，
第五电容器的一个电极和第六电容器的一个电极相互连接，并且均在第一中间信号被保持的时段期间连接到被供给第一基准信号的节点和被供给第二基准信号的节点中的一个，
第五电容器的另一电极和第六电容器的另一电极在第一中间信号被保持的时段期间与共用电平基准信号连接，所述共用电平基准信号被设为使第一输出信号和第二输出信号的共用电平与目标值匹配，
所述第二调整器包含：
第七电容器，其被配置为在第二中间信号被采样的时段期间与第三电容器并联连接；以及
第八电容器，其被配置为在第二中间信号被采样的时段期间与第四电容器并联连接；
第七电容器的一个电极和第八电容器的一个电极相互连接，并且均在第二中间信号被保持的时段期间连接到被供给第三基准信号的节点和被供给第四基准信号的节点中的一个，以及
第七电容器的另一电极和第八电容器的另一电极在第二中间信号被保持的时段期间与所述共用电平基准信号连接。
5.根据权利要求3所述的全差分放大器电路，其中
所述第一调整器包含：
第五电容器，其被配置为在第一中间信号被保持的时段期间与第一电容器并联连接；以及
第六电容器，其被配置为在第一中间信号被保持的时段期间与第二电容器并联连接，
第五电容器的一个电极和第六电容器的一个电极相互连接，并且均在第一中间信号被采样的时段期间连接到被供给第一基准信号的节点和被供给第二基准信号的节点中的一个，
第五电容器的另一电极和第六电容器的另一电极在第一中间信号被采样的时段期间与共用电平基准信号连接，所述共用电平基准信号被设为使第一输出信号和第二输出信号的共用电平与目标值匹配，
所述第二调整器包含：
第七电容器，其被配置为在第二中间信号被保持的时段期间与第三电容器并联连接；以及
第八电容器，其被配置为在第二中间信号被保持的时段期间与第四电容器并联连接；
第七电容器的一个电极和第八电容器的一个电极在第二中间信号被采样的时段期间连接到被供给第三基准信号的节点和被供给第四基准信号的节点中的一个，以及
第七电容器的另一电极和第八电容器的另一电极在第二中间信号被采样的时段期间与所述共用电平基准信号连接。
CN2010101808633A 2009-05-15 2010-05-14 全差分放大器电路 Expired - Fee Related CN101888217B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009-119076 2009-05-15
JP2009119076 2009-05-15
JP2010-099067 2010-04-22
JP2010099067A JP5517725B2 (ja) 2009-05-15 2010-04-22 全差動増幅回路

Publications (2)

Publication Number Publication Date
CN101888217A true CN101888217A (zh) 2010-11-17
CN101888217B CN101888217B (zh) 2013-06-05

Family

ID=43068026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101808633A Expired - Fee Related CN101888217B (zh) 2009-05-15 2010-05-14 全差分放大器电路

Country Status (3)

Country Link
US (1) US8174317B2 (zh)
JP (1) JP5517725B2 (zh)
CN (1) CN101888217B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105262443A (zh) * 2015-11-12 2016-01-20 电子科技大学 一种高线性低噪声跨导放大器
CN106656079A (zh) * 2016-09-30 2017-05-10 天津大学 鲁棒性全差分放大器装置
CN107317563A (zh) * 2017-08-21 2017-11-03 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
CN110118899A (zh) * 2018-02-07 2019-08-13 亚德诺半导体无限责任公司 检测差分信号链的故障状况和信道不平衡的方法和设备
CN110383680A (zh) * 2017-02-27 2019-10-25 思睿逻辑国际半导体有限公司 Mems传感器
CN111756341A (zh) * 2019-03-26 2020-10-09 三星电子株式会社 接收器
CN107294501B (zh) * 2017-05-11 2020-11-24 华南理工大学 一种斩波放大电路装置及其实现方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102226820B (zh) * 2011-03-30 2013-01-09 四川和芯微电子股份有限公司 中间电压检测电路
CN102651635B (zh) * 2012-05-15 2014-11-05 江苏科技大学 一种全差分功率电流放大器
CN103414439B (zh) * 2013-07-26 2016-08-31 江苏科技大学 一种具有噪声抵消电路的全差分功率电流放大器
JP2015128236A (ja) 2013-12-27 2015-07-09 キヤノン株式会社 差動信号駆動回路
JP6598493B2 (ja) 2015-04-17 2019-10-30 キヤノン株式会社 電流電圧変換回路、受信装置及び撮像システム
JP2017175465A (ja) 2016-03-24 2017-09-28 キヤノン株式会社 電流電圧変換器、光電変換装置およびカメラ
CN109921756B (zh) * 2019-01-26 2023-03-14 桂林电子科技大学 一种全差分跨导运算放大器
DE102019220545A1 (de) * 2019-12-23 2021-06-24 Robert Bosch Gmbh Sensor und Verfahren zum Reduzieren einer Störsignalkomponente in einem Messsignal eines Sensors
JP2023048295A (ja) 2021-09-28 2023-04-07 キヤノン株式会社 レベルシフト回路、光源、画像形成装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046593A1 (en) * 2000-12-22 2004-03-11 Stephan Mechnig Circuit for low noise, fully differential amplication
CN101277095A (zh) * 2007-03-26 2008-10-01 三星电子株式会社 使用单端两级放大器的全差分ab类放大器和放大方法
CN101325401A (zh) * 2007-06-12 2008-12-17 上海沙丘微电子有限公司 全差分音频功率放大器开关机噪声抑制电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5187448A (en) 1992-02-03 1993-02-16 Motorola, Inc. Differential amplifier with common-mode stability enhancement
US7626428B2 (en) * 2005-06-10 2009-12-01 Tpo Hong Kong Holding Limited Buffer circuit with reduced power consumption
JP2008011051A (ja) * 2006-06-28 2008-01-17 Matsushita Electric Ind Co Ltd 差動演算増幅器
JP2009060376A (ja) * 2007-08-31 2009-03-19 Toshiba Corp 増幅回路、これを用いたサンプルホールド回路及びこれを用いたアナログ−デジタル変換器
US7768352B2 (en) * 2007-12-14 2010-08-03 Marvell World Trade Ltd. High-speed, multi-stage class AB amplifiers
JP5121502B2 (ja) * 2008-02-27 2013-01-16 キヤノン株式会社 直流電流除去回路
TWI384751B (zh) * 2009-07-22 2013-02-01 Ralink Technology Corp 可消除直流電壓偏移之運算放大器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040046593A1 (en) * 2000-12-22 2004-03-11 Stephan Mechnig Circuit for low noise, fully differential amplication
CN101277095A (zh) * 2007-03-26 2008-10-01 三星电子株式会社 使用单端两级放大器的全差分ab类放大器和放大方法
CN101325401A (zh) * 2007-06-12 2008-12-17 上海沙丘微电子有限公司 全差分音频功率放大器开关机噪声抑制电路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105262443A (zh) * 2015-11-12 2016-01-20 电子科技大学 一种高线性低噪声跨导放大器
CN106656079A (zh) * 2016-09-30 2017-05-10 天津大学 鲁棒性全差分放大器装置
CN106656079B (zh) * 2016-09-30 2019-06-21 天津大学 鲁棒性全差分放大器装置
CN110383680A (zh) * 2017-02-27 2019-10-25 思睿逻辑国际半导体有限公司 Mems传感器
CN110383680B (zh) * 2017-02-27 2023-04-04 思睿逻辑国际半导体有限公司 Mems传感器
CN107294501B (zh) * 2017-05-11 2020-11-24 华南理工大学 一种斩波放大电路装置及其实现方法
CN107317563A (zh) * 2017-08-21 2017-11-03 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
CN107317563B (zh) * 2017-08-21 2024-02-13 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
CN110118899A (zh) * 2018-02-07 2019-08-13 亚德诺半导体无限责任公司 检测差分信号链的故障状况和信道不平衡的方法和设备
CN111756341A (zh) * 2019-03-26 2020-10-09 三星电子株式会社 接收器
CN111756341B (zh) * 2019-03-26 2024-03-08 三星电子株式会社 接收器

Also Published As

Publication number Publication date
US20100289582A1 (en) 2010-11-18
JP5517725B2 (ja) 2014-06-11
CN101888217B (zh) 2013-06-05
US8174317B2 (en) 2012-05-08
JP2010288266A (ja) 2010-12-24

Similar Documents

Publication Publication Date Title
CN101888217B (zh) 全差分放大器电路
US20140340145A1 (en) Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier
US8049653B2 (en) Amplifier and analog/digital converter
US9660590B2 (en) Low-noise high efficiency bias generation circuits and method
US8854125B2 (en) Linear amplifier that perform level shift and method of level shifting
US6417728B1 (en) Switched-capacitor, fully-differential operational amplifier with high switching frequency
US5789981A (en) High-gain operational transconductance amplifier offering improved bandwidth
WO2002013377A2 (en) A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
JP2005502253A (ja) 低過渡スイッチングを備えた自動ゼロ化ピンポン増幅器
US7477087B2 (en) Switch-capacitor techniques for level-shifting
CN108880479B (zh) 一种动态偏置电流优化的运算放大器
US11658655B2 (en) Precharge buffer stage circuit and method
US6043708A (en) Fully complementary folded cascode amplifier
JP2007243636A (ja) 差動増幅回路および差動増幅回路のｄｃオフセットキャンセル方法
US6781450B1 (en) Low-frequency auto-zeroed amplifier
US20100026386A1 (en) Amplifier front-end with low-noise level shift
JP5456896B2 (ja) スイッチング増幅器回路構成およびスイッチング増幅の方法
CN107786185B (zh) 相位内插器
US6191622B1 (en) Time interleaved common mode feedback circuit with process compensated bias
EP1537654A1 (en) Operational amplifier
US20110204923A1 (en) High-speed comparator
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
Nagulapalli et al. A low voltage Opamp based on current mirror technique for bio-medical applications
Koh et al. A Fully Differential Switched Capacitor Amplifier with a Two-Stage Folded-Mesh Class AB Operational Amplifier in a 22 nm FD-SOI CMOS Process
US11742803B2 (en) Amplifier circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130605

Termination date: 20200514

CF01 Termination of patent right due to non-payment of annual fee