JP6598493B2 - 電流電圧変換回路、受信装置及び撮像システム - Google Patents

電流電圧変換回路、受信装置及び撮像システム Download PDF

Info

Publication number
JP6598493B2
JP6598493B2 JP2015084930A JP2015084930A JP6598493B2 JP 6598493 B2 JP6598493 B2 JP 6598493B2 JP 2015084930 A JP2015084930 A JP 2015084930A JP 2015084930 A JP2015084930 A JP 2015084930A JP 6598493 B2 JP6598493 B2 JP 6598493B2
Authority
JP
Japan
Prior art keywords
current
voltage
input
component
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015084930A
Other languages
English (en)
Other versions
JP2016208144A5 (ja
JP2016208144A (ja
Inventor
尚希 磯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015084930A priority Critical patent/JP6598493B2/ja
Priority to US15/091,164 priority patent/US9746865B2/en
Publication of JP2016208144A publication Critical patent/JP2016208144A/ja
Publication of JP2016208144A5 publication Critical patent/JP2016208144A5/ja
Application granted granted Critical
Publication of JP6598493B2 publication Critical patent/JP6598493B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561Voltage to current converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/08Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
    • H03F3/087Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light with IC amplifier blocks
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Description

本発明は、電流電圧変換回路、受信装置及び撮像システムに関する。
電流を出力する電流出力型センサにおいて、出力信号のうち交流(AC)成分が有効な信号であり、直流(DC)成分は外乱となるものがある。このようなDC成分は、電流出力型センサの出力信号を処理する際に、回路の動作レンジを圧迫する不要成分となる場合がある。そのため、DC成分を除去し、AC成分を通過させる手法が必要とされている。
DC成分を除去する手法として、カップリングコンデンサを用いる手法が知られている。この手法では、センサから出力される電流を電圧に変換してからカップリングコンデンサを介して後段に伝達させることにより、DC成分の伝達を阻止するとともに、AC成分を通過させることができる。この手法は、センサからの出力に含まれるDC電流がAC電流と比較して十分に小さい場合であれば精度よくDC成分の除去を行うことができる。
しかしながら、DC電流がAC電流に対して比較的大きい場合には、電流を電圧に変換する際に回路動作飽和を防ぐ目的で対数圧縮等の非線形な電圧変換が行われることがある。このような場合、SNR(signal-to-noise ratio)が悪化することがある。すなわち、センサの動作環境等の外部要因、センサの出力ばらつき等に起因して出力信号のDC成分又はAC成分の電流変化幅(ダイナミックレンジ)が大きい場合、この手法には限界がある。
この問題の解決策として、特許文献1では、DC成分とAC成分の分離を電流信号のままで行い、最終的にAC電流のみを有効な信号として演算増幅器で処理している。この手法では、フィードバック回路を利用して、センサ信号のDC成分のみを抽出し、このDC成分と同じ大きさのレプリカ電流をセンサ信号電流から減算することでAC電流を取得している。DC電流がAC電流よりも大きい程DC成分の抽出精度が高まるため、この手法によればSNRの悪化を防ぐことができる。
特開2010−249786号公報
特許文献1の技術では、センサ出力のDC成分を検出してレプリカ電流を生成する信号処理部分と、AC成分の演算を行う部分の回路が一部重複している。DC成分及びAC成分は、センサ出力ノードに存在するインピーダンスの周波数特性に従って分離されるが、その周波数特性は回路定数によって決定される。回路の重複部分があることによって、DC成分とAC成分の分離のための周波数特性の設定範囲には制限が生じる。その結果、DC成分とAC成分の信号分離性能が不十分となることがあり、より広いダイナミックレンジを有するDC成分の除去と、広いダイナミックレンジを有するAC成分の検出の両立に限界があった。
本発明は上述の課題に鑑みてなされたものであり、広いダイナミックレンジを有するDC成分と広いダイナミックレンジを有するAC成分とを含む電流信号に対するDC成分の除去と、AC成分の検出を両立することを目的とする。
本発明の一観点によれば、直流成分と交流成分を含む電流信号が入力され、前記電流信号に応じた電圧を出力する入出力ノードと、前記入出力ノードの電圧が入力される増幅部と、前記増幅部から出力される電圧の直流成分に基づく電圧を出力する抽出部と、前記抽出部から出力される電圧に基づく電流を前記入出力ノードに供給する第1の電流供給部と、前記電流信号の交流成分に基づく電流を前記入出力ノードに供給するバイポーラトランジスタを含む、第2の電流供給部とを有し、前記第2の電流供給部が供給する電流は、前記電流信号の電流と、前記第1の電流供給部が供給する電流との差に相当し、前記バイポーラトランジスタのエミッタは前記入出力ノードに接続され、前記バイポーラトランジスタのベースには、前記入出力ノードの電圧が前記電流信号の直流成分に基づく電圧であるときに前記バイポーラトランジスタがカットオフされるように、バイアス電圧が入力されることを特徴とする電流電圧変換回路が提供される。
広いダイナミックレンジを有するDC成分と広いダイナミックレンジを有するAC成分とを含む電流信号に対するDC成分の除去と、AC成分の検出を両立する電流電圧変換回路が提供される。
本発明の第1の実施形態に係る電流電圧変換回路のブロック図である。 本発明の第1の実施形態に係る電流電圧変換回路の回路図である。 定常状態におけるフィードバックループの等価回路図である。 フィードバックループのゲインの周波数特性を示すグラフである。 本発明の第2の実施形態に係る電流電圧変換回路の回路図である。 本発明の第3の実施形態に係る撮像システムのブロック図である。
(第1の実施形態)
図1から図4を参照しながら本発明の第1の実施形態に係る電流電圧変換回路100の構成を説明する。
まず、図1を参照して本実施形態の概略構成を説明する。図1は本発明の第1の実施形態に係る電流電圧変換回路100のブロック図である。本実施形態の電流電圧変換回路100は、例えばDC成分を主とする外乱光下における光パルス信号を検出する装置に用いることができる。電流電圧変換回路100は、入出力ノード1、増幅部2、抽出部3、第1の電流供給部4及び第2の電流供給部5を有する。電流信号源6は、例えば電流シンク型、あるいは電流ソース型の光センサである。電流信号源6は入出力ノード1に接続される。電流電圧変換回路100は、入出力ノード1に入力されるAC成分とDC成分を含む電流信号を処理する。以下の説明では、電流信号源6は電流シンク型の光センサであるものとする。すなわち、電流信号源6を流れる電流と同じ電流が入出力ノード1から流れ出る。
電流電圧変換回路100は、増幅部2、抽出部3、第1の電流供給部4を含むDCフィードバックループを有する。入出力ノード1の電圧は増幅部2に入力される。増幅部2は、入出力ノード1の電圧を増幅して得た信号を抽出部3に出力する。抽出部3は、増幅部2から出力された信号の直流成分に基づく電圧を第1の電流供給部4に出力する。第1の電流供給部4は抽出部3から入力された電圧に基づく電流を入出力ノード1に供給する。第2の電流供給部5は電流信号の交流成分に基づく電流を入出力ノード1に供給する。
以上の構成により、電流信号源6により入出力ノード1から流れ出るDC成分とAC成分を含む電流は、第1の電流供給部4及び第2の電流供給部5から供給される。DC成分は主として第1の電流供給部4から供給され、AC成分は主として第2の電流供給部5から供給される。これらの電流により生じる電圧降下により定まる入出力ノード1の電圧Voutが電流電圧変換回路100の出力電圧となる。
図2は、図1に示したブロック図の構成をより詳細に説明する回路図である。また、図2には、出力電圧Voutの電圧変動分をパルス整形して出力する出力回路200が追加されている。以下、図2の回路構成について図1のブロック図との対応関係を示しながら説明する。
図1に示した電流信号源6は、図2においては、アノードが接地されカソードが電流電圧変換回路100の入出力ノード1と接続されるフォトダイオード11と、フォトダイオード11と並列に接続される抵抗素子12とに対応する。フォトダイオード11に光が入射されると、光量に応じた電流がフォトダイオード11のカソードからグラウンドに流れる。また、ノード1の電位に対応する電位降下電流が抵抗素子12を介してグラウンドに流れる。入射光は時間的に一定の外乱成分と、パルス状に入射される信号成分とを含む。そのため、フォトダイオード11と並列に接続される抵抗素子12で生成される電流にはDC成分とAC成分が含まれている。以下この電流をIdc+Iacと表記する。なお、Iacが殆どゼロか僅かである状態を、以下では定常状態と呼ぶ。
増幅部2は、非反転入力端子、反転入力端子及び出力端子を有するOTA(Operational Transconductance Amplifier)である。増幅部2の非反転入力端子は入出力ノード1に接続され、増幅部2の反転入力端子には基準電圧Vrefが入力される。増幅部2はOTAであるため、高い出力インピーダンスを有する。この出力インピーダンスの値をRo1とする。また、入力端子間の電圧をΔVout(=Vout−Vref)とする。
図1に示した抽出部3は、図2においては増幅部2の出力インピーダンスRo1と、一端に電源電圧VCCが入力される容量素子14とによって形成されるローパスフィルタに対応する。容量素子14の容量値をCとすると、ローパスフィルタのカットオフ角周波数は1/(Ro1・C)となる。このカットオフ角周波数は入力される信号のAC成分が減衰するように設定される。ローパスフィルタを通過した信号の電圧は第1の電流供給部4に入力される。
図1に示した第1の電流供給部4は、図2においてはPNPトランジスタ15、16を含むダーリントンPNPトランジスタに対応する。増幅部2から抽出部3を介して出力される電圧は、初段トランジスタであるPNPトランジスタ16のベースに入力される。PNPトランジスタ16のコレクタは接地されており、エミッタはPNPトランジスタ15のベースに接続される。すなわち、PNPトランジスタ16はエミッタフォロアを構成しており、PNPトランジスタ15のベースには第1の電流供給部4への入力電圧に応じた電圧が入力される。これにより、入出力ノード1に接続されたPNPトランジスタ15のコレクタにはコレクタ電流が生成される。この電流をIdcとする。また、PNPトランジスタ15のエミッタには電源電圧VCCが入力される。なお、ダーリントンPNPトランジスタの入力インピーダンスはRo1よりも十分に大きく、ローパスフィルタのカットオフ周波数に影響を及ぼさない。
以上のように、増幅部2、抽出部3及び第1の電流供給部4はDCフィードバックループを形成する。
図1に示した第2の電流供給部5は、図2においてはNPNトランジスタ17、18及び電流源19を含むダーリントンNPNトランジスタに対応する。NPNトランジスタ17のベースにはバイアス電圧Vbiasが入力される。NPNトランジスタ17のエミッタは所定の電流をバイアスする電流源19及びNPNトランジスタ18のベースに接続される。NPNトランジスタ17、18のコレクタには電源電圧VCCが入力される。NPNトランジスタ18のエミッタは入出力ノード1に接続される。NPNトランジスタ18のエミッタ電流をIacとする。入出力ノード1に流れこむ電流と入出力ノード1から流れ出る電流は等しいので、NPNトランジスタ18のエミッタ電流Iacは、電流信号源6を流れる電流(Idc+Iac)とPNPトランジスタ15のコレクタ電流Idcの差に相当する。
出力回路200は、アナログ信号である電圧Voutをディジタル信号パルスに波形整形して出力するための回路の一例である。出力回路200は、抵抗素子21a、21b、コンパレータ22、マルチエミッタNPNトランジスタ23、NPNトランジスタ24及び電流源25を有しており、差動対による比較回路を構成する。
入出力ノード1はマルチエミッタNPNトランジスタ23のベースに接続される。マルチエミッタNPNトランジスタ23のエミッタは電流源25に接続される。マルチエミッタNPNトランジスタ23のコレクタは抵抗素子21aの一端及びコンパレータ22の非反転入力端子に接続される。抵抗素子21aの他端には電源電圧VCCが入力される。
NPNトランジスタ24のベースには基準電圧Vrefが入力される。NPNトランジスタ24のエミッタは電流源25に接続される。NPNトランジスタ24のコレクタは抵抗素子21bの一端及びコンパレータ22の反転入力端子に接続される。抵抗素子21bの他端には電源電圧VCCが入力される。すなわち、出力回路200の各トランジスタは差動対を構成している。
抵抗素子21aと21bの抵抗値は同一であるものとする。このとき、出力回路200はマルチエミッタNPNトランジスタ23のベースに入力される電圧Voutと、NPNトランジスタ24のベースに入力される基準電圧Vrefとに基づいてハイレベル又はローレベルの電圧を出力する回路となる。
ただし、電圧Voutが入力される側のマルチエミッタNPNトランジスタ23がマルチエミッタの構成になっているため、マルチエミッタNPNトランジスタ23にはNPNトランジスタ24よりも多くの電流が流れる。よって、抵抗素子21aによる電圧降下は抵抗素子21bによる電圧降下よりも大きくなる。したがって、コンパレータ22での比較における閾値電圧Vthは、基準電圧Vrefよりも低い電圧となる。このように、閾値電圧Vthを基準電圧Vrefと異ならせることにより、ノイズによる微小な電圧変化に起因する誤動作を抑制することができる。なお、閾値電圧Vthを低くしすぎると交流成分が入力した場合に検出できなくなる問題が生じ得るので、閾値電圧Vthは基準電圧Vrefと交流成分検出時の電圧との間の値に設定しておくことが好ましい。
すなわち、コンパレータ22は、電圧Voutが閾値電圧Vthよりも小さいときにハイレベルを出力し、そうでないときにローレベルを出力する。このようにして、入出力ノード1の電圧Voutの変化がディジタル信号パルスに整形され、後段のマイコン等に出力される。
次に、電流電圧変換回路100の動作について説明する。まず、フォトダイオード11に信号が入射されておらず、電流信号源6を流れる電流Idc+IacにAC成分がほとんど含まれない定常状態における動作について説明する。
定常状態において、増幅部2の反転入力端子と非反転入力端子のバーチャルショートの効果によって、入出力ノード1の電圧(すなわち、電流電圧変換回路100の出力電圧Vout)は基準電圧Vrefとほぼ等しくなる。したがって、NPNトランジスタ18のエミッタ電圧も定常状態においてほぼ基準電圧Vrefと等しくなる。
一方、NPNトランジスタ18のベース端子は、定常状態においてエミッタ電流がほぼゼロになるようにVref+0.6Vよりも小さい値のバイアス電圧とする。すなわち、NPNトランジスタ17のベースに入力されるバイアス電圧VbiasはVref+1.2Vよりも小さい値とする。これにより、入出力ノード1の電圧が電流信号の直流成分に基づく電圧である定常状態ではNPNトランジスタ18が供給する電流Iacはほぼゼロとなる。なお、上記のバイアス電圧はバイポーラトランジスタのカットオフ電圧が約0.6Vであることを前提とした値であり、トランジスタの構成が異なる場合はこれと異なる値に設定されることもある。
定常状態においては、増幅部2、抽出部3及び第1の電流供給部4によるDCフィードバックによって、入出力ノード1における流入電流及び流出電流の総和がゼロになるように第1の電流供給部4から電流が供給される。すなわち、電流信号源6を流れる電流のDC成分と大きさが等しく逆符号のレプリカDC電流が第1の電流供給部4から供給される。入出力ノード1においてこれらの電流は打ち消し合う。以上の動作により、このDCフィードバックが安定動作する。
次に定常状態におけるフィードバックループの交流等価回路を図3(a)及び図3(b)に示す。図3(a)は、増幅部2の出力から第1の電流供給部4の入力までの区間の等価回路を示しており、図3(b)は、第1の電流供給部4の出力から増幅部2の入力までの区間の等価回路を示している。ここで、sはラプラス変換の演算子、Ro2はPNPトランジスタ15の出力インピーダンス、A1は増幅部2の電圧ゲイン、gm2は第1の電流供給部4のトランスコンダクタンス、Vfは第1の電流供給部4の入力ノードの電圧である。
ΔVoutとIacについて図3(a)及び図3(b)に示す等価回路の回路方程式を解くと以下の(式1)となる。
Figure 0006598493
(式1)に基づき、DCフィードバックループのゲインの角周波数ωに対する依存性を求めたグラフが図4である。
図4において、定常状態における低周波領域と高周波領域のゲイン比をDC/AC分離性能の指標とすると、本実施形態におけるDC/AC分離性能はRo2/(1/(A1・gm2))=gm2・Ro2・A1となる。
一方、特許文献1の図4に示されているDC/AC分離性能はR1/(R1/(1+gm・R1))≒gm・R1である。
特許文献1のR1は、ICオンチップ抵抗に相当することから数十kΩ程度であると推定される。この値は本実施形態のRo2と同等、あるいは小さい値である。また、特許文献1のトランジスタはバイポーラトランジスタで構成されているので、本実施形態のgm2と特許文献1のgmの大きさには大きな差はないものと推定される。したがって、本実施形態のDC/AC分離性能は、特許文献1と比較して、少なくとも増幅部2の電圧ゲインA1倍だけ高くなると考えられる。
よって、本実施形態によれば、DC/AC分離性能がより向上するため、電流信号に含まれるDC成分が大きく、これに対して相対的にAC成分が小さい場合であっても、回路動作が飽和することなく検出に十分な大きさのΔVoutを抽出することができる。なお、このときのΔVoutの値は、ΔVout=−Ro2・Iacとなる。
次に、フォトダイオード11に光信号のパルスが入射され、電流信号源6の出力電流にAC成分が発生した場合の動作について説明する。AC成分の電流Iacが増大すると、ΔVoutが定常状態の場合に比べて小さくなる(負方向に大きくなる)。このとき、NPNトランジスタ18のベースエミッタ間電圧(V−V)が増大し、NPNトランジスタ18のエミッタ抵抗が小さくなる。エミッタ抵抗をReとすると、以下の(式2)の関係が得られる。
Figure 0006598493
ここで、kはボルツマン定数、Tは絶対温度、qは素電荷、Iはバイポーラトランジスタの飽和電流、V=k・T/qである。
すなわち、エミッタ抵抗Reはベース電圧Vの変化に対し指数関数的に変化する。Voutの低下に伴いNPNトランジスタ18のエミッタ電圧Vが低下すると、エミッタ抵抗Reは指数関数的に低下する。
一方、ΔVoutは、以下の(式3)のように近似できる。
Figure 0006598493
電流電圧変換回路100の定常状態(すなわち、Iacが小さい時)においては、NPNトランジスタ18のエミッタ抵抗Reが非常に大きい。したがって、式3の2行目のように、Ro2・Re/(Ro2+Re)は近似的にRo2となり、第1の電流供給部4がIacをRo2で増幅してΔVoutを発生する。
定常状態から外れてIacが大きくなったときには、NPNトランジスタ18のエミッタ抵抗ReがRo2に比べて十分に小さい値となる。よって、式3の3行目のように、Ro2・Re/(Ro2+Re)が近似的にReとなり、ΔVoutが飽和しないように第2の電流供給部5がIacをReで増幅する。Ro2>>Reであるため、このときの増幅率は上述の定常状態の場合の増幅率よりも非常に小さい。
したがって、AC電流が広範囲で変化しても回路動作が飽和することなくIacの変化に基づき電圧変化ΔVoutを検出することができる。また、第2の電流供給部5の動作に関してIdcは寄与しないため、DC電流の影響を受けることなく、ΔVoutを検出することができる。
以上の理由により、本実施形態の電流電圧変換回路100によれば広いダイナミックレンジを有するDC成分と広いダイナミックレンジを有するAC成分とを含む電流信号に対するDC成分の除去と、AC成分の検出を両立することができる。
(第2の実施形態)
図5は、本発明の第2の実施形態に係る電流電圧変換回路300と、出力回路400の構成を示す回路図である。
本実施形態では、電流信号源6のIdc、Iacの電流の向きが、図2に示す第1の実施形態の場合と逆方向になる。すなわち、本実施形態の電流電圧変換回路300は電流ソース型の光センサに適用可能な回路構成となっている。これに伴い、各トランジスタの極性が図2と異なる。具体的には、図2のPNPトランジスタ15、16が、図5ではNPNトランジスタ35、36にそれぞれ置き換えられている。また、図2のNPNトランジスタ17、18が、図5ではPNPトランジスタ37、38にそれぞれ置き換えられている。さらに、電流信号源6、電流源19の極性が逆になっている。
これに加え、電流信号の交流成分である電流Iacによる入出力ノード1の電圧変化ΔVoutは、図5では正の値となり、図2の場合と正負が逆になる。ΔVoutの正負が逆になったことに伴い、出力回路400の電圧入力ノードが逆になっている。すなわち、入出力ノード1はNPNトランジスタ24のベースに接続されており、マルチエミッタNPNトランジスタ23のベースには基準電圧Vrefが入力される。その他の構成及び各回路の動作は第1の実施形態と同様であるため説明を省略する。
本実施形態によれば、本発明を第1の実施形態と逆方向のIdc、Iacを出力する電流信号源6に適用することが可能となる。
(第3の実施形態)
第1及び第2の実施形態として述べた電流電圧変換回路100、300の撮像システムへの適用例を第3の実施形態として説明する。以下の説明では、第1の実施形態の電流電圧変換回路100の適用例を例示するが第2の実施形態の電流電圧変換回路300を適用する場合も同様である。図6に、電流電圧変換回路100を搭載したスレーブ装置500、600及びマスタ装置700を有する撮像システムの模式図を示す。本実施形態の撮像システムは、トリガ光信号をマスタ装置700が送信し、これをトリガとしてスレーブ装置500、600がフラッシュ光を発生することにより、被写体800を多灯ストロボ撮影するストロボシステムである。なお、本実施形態では2つのスレーブ装置500、600を有する撮像システムを例示するが、スレーブ装置の個数は1つでもよく、3つ以上でもよい。
マスタ装置700は、撮像システム全体の動作タイミングを制御する機能を有するとともに、撮像装置及びストロボの少なくとも1つを有する。マスタ装置700はユーザ操作等に基づくタイミングでトリガ光信号をスレーブ装置500、600に送信する。すなわち、マスタ装置700はトリガ光信号の送信装置であり、スレーブ装置500、600はトリガ光信号の受信装置である。このトリガ光信号は、光の強度がパルス状に変化するパルス光により所定のビット長のデータを送信するトリガ信号である。このトリガ光信号には、例えば可視光、赤外線等を用いることができる。トリガ光信号を出力する発光装置は、マスタ装置700内に専用の装置として設けられていてもよく、マスタ装置700内が有する撮像用のストロボであってもよい。
スレーブ装置500は、電流信号源6、電流電圧変換回路100、出力回路200、マイコン520及びストロボ530を有する。電流信号源6、電流電圧変換回路100及び出力回路200は第1及び第2の実施形態で説明したものが用いられる。電流信号源6は、トリガ光信号の受信部であり、マスタ装置700から出力されたトリガ光信号に基づいて電流信号を出力する。
電流電圧変換回路100は、電流信号源6から出力された電流信号の交流成分に応じた電圧信号を出力する。出力回路200は、電流電圧変換回路100から出力された電圧信号をディジタル信号パルスに整形し、ビットデータ510としてマイコン520に出力する。
マイコン520は入力されたビットデータ510を解析する。ビットデータ510が所定のビット列と一致した場合、マイコン520はストロボ530にフラッシュ光を発生させるよう制御する。なお、ビットデータ510は、ストロボ530の駆動方法やフラッシュ光量等の制御データを含んでいてもよい。
スレーブ装置600の構成はスレーブ装置500と同様であるため説明を省略する。
スレーブ装置500のマイコン520とスレーブ装置600のマイコン620で行われる処理は同一であってもよく、異なっていてもよい。マイコン520とマイコン620の内部プログラムコードの内容を変更することで各マイコンの処理を異ならせることができる。これにより、マスタ装置700からのトリガ光信号に対して、スレーブ装置500のストロボ530と、スレーブ装置600のストロボ630とが同時に、あるいは選択的に発光するように制御することができる。また、マスタ装置700がストロボを有している場合は、これも同時に又は選択的に発光させることができる。
これらの一連の制御によって、複数のストロボのうちの一部又は全部のストロボを同時に発光させることで、被写体800に多面的なフラッシュ光を照射することができる。
トリガ光信号として可視光、赤外線等が用いられている場合、撮影環境の光量が外乱となることがある。このような要因の外乱光はダイナミックレンジが広く、トリガ光信号の検出精度に影響を与えることがある。しかしながら、撮影環境に起因する光は、撮影時間ではほぼ一定であると考えられる。第1の実施形態の電流電圧変換回路100を用いることにより、DC成分を効果的に除去することができるので、撮影環境の光量の影響を低減することができる。したがって、本実施形態の構成によれば、トリガ光信号による制御をより確実に行うことができる。
(その他の実施形態)
第1及び第2の実施形態において、第1の電流供給部4及び第2の電流供給部5はダーリントン接続された2つのトランジスタにより構成されている。この構成は、増幅率を高めることで所望のダイナミックレンジを確保する効果を有しているが、ダーリントン接続以外の構成であってもよく、所望の増幅率が確保できればトランジスタは1つであってもよく、その他の回路構成であってもよい。例えば、インバーテッドダーリントン接続を採用してもよい。また、より増幅率を高めるため、3つ以上のトランジスタを用いてもよい。
第1の実施形態において、PNPトランジスタ15のエミッタと電源電圧VCCの間に抵抗素子を追加してもよい。AC成分を含む電流信号が入力される際には、この電流は主としてNPNトランジスタ18から供給されるが、PNPトランジスタ15にもわずかに電流が流れる。これにより、PNPトランジスタ15に突入電流が流れる場合があるが、PNPトランジスタ15のエミッタと電源電圧VCCの間に抵抗素子を追加することにより、突入電流の影響が緩和される。第2の実施形態においても同様である。
第1の実施形態において、出力回路200にマルチエミッタNPNトランジスタ23が設けられているが、閾値電圧Vthと基準電圧Vrefとの差を別の手段で与えることで、通常のNPNトランジスタに置き換えることもできる。例えば、抵抗素子21aの抵抗値を抵抗素子21bの抵抗値よりも大きくすることで同様の動作が可能である。また、NPNトランジスタ24のベースに入力される基準電圧の電圧値をVrefよりも小さくしてもよい。第2の実施形態においても同様である。
第1及び第2の実施形態において、増幅部2には出力インピーダンスが高いという利点からOTAが用いられているが、必ずしもこれに限定されない。入出力ノード1の電圧を所定値に保つようなフィードバックループを構成できる増幅機能を有していればよく、OTA以外の増幅回路を採用することもできる。
第1及び第2の実施形態において、抽出部3には増幅部2の出力インピーダンスと容量素子14によるローパスフィルタが用いられているが、これに限定されない。抽出部3は、DC成分を抽出する機能を有していればよく、例えばOTAの出力インピーダンスを利用する代わりに抵抗素子を設けてもよい。あるいは、インダクタなどを用いた異なる回路構成のローパスフィルタに置き換えてもよい。
第3の実施形態として示した撮像システムは、本発明の電流電圧変換装置を適用しうる撮像システムの一例を示したものであり、本発明の光電変換装置を適用可能な装置はこれに限定されるものではない。例えば、スレーブ装置500、600のストロボ530、630を撮像装置に置き換えることにより、遠隔カメラを制御する遠隔カメラシステム、複数のカメラを制御するマルチカメラシステム等に変形してもよい。このように、マスタ装置700、スレーブ装置500、600で行われる処理は複数の装置間での信号の送受信を要するものであればよく、任意の用途に用いることができる。
1 入出力ノード
2 増幅部
3 抽出部
4 第1の電流供給部
5 第2の電流供給部
6 電流信号源
100、300 電流電圧変換回路

Claims (8)

  1. 直流成分と交流成分を含む電流信号が入力され、前記電流信号に応じた電圧を出力する入出力ノードと、
    前記入出力ノードの電圧が入力される増幅部と、
    前記増幅部から出力される電圧の直流成分に基づく電圧を出力する抽出部と、
    前記抽出部から出力される電圧に基づく電流を前記入出力ノードに供給する第1の電流供給部と、
    前記電流信号の交流成分に基づく電流を前記入出力ノードに供給するバイポーラトランジスタを含む、第2の電流供給部とを有し、
    前記第2の電流供給部が供給する電流は、前記電流信号の電流と、前記第1の電流供給部が供給する電流との差に相当し、
    前記バイポーラトランジスタのエミッタは前記入出力ノードに接続され、
    前記バイポーラトランジスタのベースには、前記入出力ノードの電圧が前記電流信号の直流成分に基づく電圧であるときに前記バイポーラトランジスタがカットオフされるように、バイアス電圧が入力される
    ことを特徴とする電流電圧変換回路。
  2. 前記第2の電流供給部は、ダーリントン接続又はインバーテッドダーリントン接続された複数のバイポーラトランジスタを含むことを特徴とする請求項に記載の電流電圧変換回路。
  3. 前記増幅部はOTAを含み、
    前記抽出部は、前記OTAの出力インピーダンスと、電源電圧と前記OTAの出力端子との間に接続される容量素子とにより形成されるローパスフィルタを含む
    ことを特徴とする請求項1又は2に記載の電流電圧変換回路。
  4. 前記第1の電流供給部はバイポーラトランジスタを含み、
    前記バイポーラトランジスタのコレクタは前記入出力ノードに接続され、
    前記バイポーラトランジスタのベースには、前記抽出部から出力される電圧が入力される
    ことを特徴とする請求項1乃至のいずれか1項に記載の電流電圧変換回路。
  5. 前記第1の電流供給部は、ダーリントン接続又はインバーテッドダーリントン接続された複数のバイポーラトランジスタを含むことを特徴とする請求項に記載の電流電圧変換回路。
  6. 前記入出力ノードの電圧と所定の閾値電圧とを比較して得た信号を出力する比較回路をさらに有し、
    前記閾値電圧は、前記電流信号の直流成分のみが入力された場合の前記入出力ノードの電圧と、前記電流信号の交流成分がさらに入力された場合の前記入出力ノードの電圧との間の電圧に設定されていることを特徴とする請求項1乃至のいずれか1項に記載の電流電圧変換回路。
  7. 電流出力型のセンサを含む受信部と、
    前記受信部から出力された電流信号の交流成分に応じた電圧を出力する請求項1乃至のいずれか1項に記載の電流電圧変換回路と
    を有する受信装置。
  8. トリガ信号を送信する送信装置と、
    電流出力型のセンサを含み、前記トリガ信号を前記センサで受信して電流信号を出力する受信部と、前記受信部から出力された電流信号の交流成分に応じた電圧信号を出力する請求項1乃至のいずれか1項に記載の電流電圧変換回路とを含む受信装置と
    を有する撮像システム。
JP2015084930A 2015-04-17 2015-04-17 電流電圧変換回路、受信装置及び撮像システム Expired - Fee Related JP6598493B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015084930A JP6598493B2 (ja) 2015-04-17 2015-04-17 電流電圧変換回路、受信装置及び撮像システム
US15/091,164 US9746865B2 (en) 2015-04-17 2016-04-05 Current-to-voltage conversion circuit, reception apparatus, and imaging system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015084930A JP6598493B2 (ja) 2015-04-17 2015-04-17 電流電圧変換回路、受信装置及び撮像システム

Publications (3)

Publication Number Publication Date
JP2016208144A JP2016208144A (ja) 2016-12-08
JP2016208144A5 JP2016208144A5 (ja) 2018-05-31
JP6598493B2 true JP6598493B2 (ja) 2019-10-30

Family

ID=57128977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015084930A Expired - Fee Related JP6598493B2 (ja) 2015-04-17 2015-04-17 電流電圧変換回路、受信装置及び撮像システム

Country Status (2)

Country Link
US (1) US9746865B2 (ja)
JP (1) JP6598493B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017175465A (ja) 2016-03-24 2017-09-28 キヤノン株式会社 電流電圧変換器、光電変換装置およびカメラ
JP2020155183A (ja) * 2019-03-20 2020-09-24 キオクシア株式会社 記憶装置
WO2023278455A1 (en) * 2021-06-28 2023-01-05 Lumileds Llc Optical step-up transformer
JP2023048295A (ja) 2021-09-28 2023-04-07 キヤノン株式会社 レベルシフト回路、光源、画像形成装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533324A (en) * 1978-08-30 1980-03-08 Hitachi Ltd Remote control receiver
US5481218A (en) * 1994-09-30 1996-01-02 Telefonaktiebolaget Lm Ericsson Logarithmic converter
JP3796346B2 (ja) * 1998-03-17 2006-07-12 キヤノン株式会社 光送信装置およびこれを用いた閃光制御システム
US6359517B1 (en) * 2000-01-28 2002-03-19 Integration Associates Incorporated Photodiode transimpedance circuit
JP4046987B2 (ja) * 2001-11-27 2008-02-13 富士通株式会社 受信回路
JP4005401B2 (ja) * 2002-04-19 2007-11-07 富士通株式会社 増幅回路及び光通信装置
JP3969190B2 (ja) 2002-05-30 2007-09-05 ソニー株式会社 撮像信号処理方法、撮像信号処理装置、撮像装置
JP3881336B2 (ja) * 2003-12-09 2007-02-14 ローム株式会社 光受信装置及びそれを備えるデータ通信装置
JP5121502B2 (ja) * 2008-02-27 2013-01-16 キヤノン株式会社 直流電流除去回路
JP5388670B2 (ja) 2009-04-20 2014-01-15 株式会社ジェピコ センサ信号処理回路
JP5517725B2 (ja) 2009-05-15 2014-06-11 キヤノン株式会社 全差動増幅回路
JP2015128236A (ja) 2013-12-27 2015-07-09 キヤノン株式会社 差動信号駆動回路

Also Published As

Publication number Publication date
JP2016208144A (ja) 2016-12-08
US9746865B2 (en) 2017-08-29
US20160308496A1 (en) 2016-10-20

Similar Documents

Publication Publication Date Title
JP6598493B2 (ja) 電流電圧変換回路、受信装置及び撮像システム
CN104737442B (zh) 跨阻抗型电子装置、具有此装置的光纤通信系统及操作此装置的方法
KR102426677B1 (ko) 오프셋 및 잡음이 감소되는 차분 증폭기 및 이벤트에 기반한 비전 센서
US9686490B2 (en) Integrating pixels and methods of operation
JP2014212423A5 (ja)
CN103001592A (zh) 跨阻放大器
TW201621502A (zh) 雪崩光電二極體的偏壓產生電路及相關的控制電路
US9769400B2 (en) Pulse detection bandpass filter with gain stage
JP5695338B2 (ja) 照度センサ
US8779858B2 (en) Amplifier circuit, detector arrangement and method for operating an amplifier
KR20170090845A (ko) 이미지 센싱 장치 및 그의 구동 방법
CN107966167B (zh) 一种光信号接收装置和光电检测设备
KR102227589B1 (ko) 전원 전압 감시 회로, 및 그 전원 전압 감시 회로를 구비하는 전자 회로
CN106599754B (zh) 一种lid读写器及其跨阻放大电路
CN109217866B (zh) 光电开关
EP0680144B1 (en) Receiver arrangement
US7509059B2 (en) Optical receiver and data communication apparatus comprising same
CN106685364B (zh) 一种线性ccd信号放大电路结构及其放大实现方法
EP2963814A1 (en) Class AB amplifier with bias control
US6765420B2 (en) Pulse width detection circuit filtering the input signal and generating a binary signal
US9063013B2 (en) Infrared detector
JP5644519B2 (ja) 半導体集積回路
JP4791435B2 (ja) 直流成分キャンセル回路
CN108933570B (zh) 一种光电三极管抗饱和电路
JP2007096067A (ja) 光電変換回路

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R151 Written notification of patent or utility model registration

Ref document number: 6598493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees