JP7344506B2

JP7344506B2 - トランスインピーダンスアンプ

Info

Publication number: JP7344506B2
Application number: JP2019159310A
Authority: JP
Inventors: 照男徐; 宗彦長谷; 秀之野坂; 康宏 ▲高▼橋; 誠中村; 大輔伊藤; 海斗福田
Original assignee: Nippon Telegraph and Telephone Corp; Tokai National Higher Education and Research System NUC
Current assignee: Nippon Telegraph and Telephone Corp; Tokai National Higher Education and Research System NUC
Priority date: 2019-09-02
Filing date: 2019-09-02
Publication date: 2023-09-14
Anticipated expiration: 2039-09-02
Also published as: JP2021040207A

Description

本発明は、光通信システムの受信機に使用する光－電気変換アンプのひとつであるトランスインピーダンスアンプの広帯域化に関するものである。

トランスインピーダンスアンプ（TransImpedance Amplifier、以下、ＴＩＡと称する）は、光通信システムの受信装置に広く用いられている。ＴＩＡは、光ファイバなどの伝送路から送られた光信号をフォトダイオード（以下、ＰＤと称する）によって光－電流変換し、変換された信号を電圧へと変換する回路である。その回路構成として、例えば、非特許文献１、非特許文献２、特許文献１、特許文献２、特許文献３に開示された構成がある。

図５は、光受信機に搭載される従来のＴＩＡの回路図である。ＴＩＡ１０１は、レギュレーテッドカスコード（Regulated Cascode、以下、ＲＧＣと称する）型増幅器２ａと、利得Ａの反転増幅器２１と、帰還抵抗ＲｆとからなるＲＧＣ－ＴＩＡの１例である。図５において、Ｐｉｎは入力端子、Ｐｏｕｔは出力端子、Ｖｏｕｔは出力電圧、ＣｐｄはＰＤの寄生容量などによる入力容量、ＩｐｄはＰＤから出力される電流である。ＲＧＣ型増幅器２ａは、トランジスタＱ３，Ｑ４と、電流源Ｉｃ１と、抵抗Ｒｃ３，Ｒｃ４とから構成される。

ＴＩＡ１０１の利得（以下、トランスインピーダンス利得と称する）Ｚｔ（０）、カットオフ周波数（以下、－３ｄＢ周波数と称する）ｆｃ、および入力インピーダンスＺｉｎは、それぞれ式（１）、式（２）、式（３）で表すことができる。

式（２）、式（３）のｇｍ３はトランジスタＱ３のトランスコンダクタンス、ｇｍ４はトランジスタＱ４のトランスコンダクタンスである。
ＴＩＡ１０１を光受信機の受信増幅器として用いる場合、トランスインピーダンス利得Ｚｔ（０）は、反転増幅器２１の利得Ａ（トランジスタＱ３のコレクタ抵抗Ｒｃ３）および帰還抵抗Ｒｆにより制限を受けることが式（１）から分かる。また、－３ｄＢ周波数ｆｃは、ＴＩＡ１０１の入力インピーダンスＺｉｎと入力容量Ｃｐｄとの積である時定数により制限を受けることが式（２）から分かる。

このように、ＴＩＡ１０１の帯域は、ＴＩＡの時定数、すなわち入力インピーダンスＺｉｎと入力容量Ｃｐｄとの積から決定され、入力インピーダンスＺｉｎまたは入力容量Ｃｐｄの値を小さくすることで広帯域化が可能である。
しかし、ＴＩＡ１０１の入力容量Ｃｐｄは、ＴＩＡ１０１の入力端子Ｐｉｎに接続されるＰＤや、ＰＤとＴＩＡとの接続状況により決定されるため、容量値そのものを制約することは困難である。

一方、入力インピーダンスＺｉｎを小さくしてＴＩＡ１０１の広帯域化を実現することは、式（３）においてトランジスタＱ３，Ｑ４のトランスコンダクタンスｇｍ３，ｇｍ４またはコレクタ抵抗Ｒｃ４を小さくすることで可能となる。ただし、トランスコンダクタンスｇｍ３，ｇｍ４およびコレクタ抵抗Ｒｃ４はＴＩＡ１０１の利得に寄与するため、トランスコンダクタンスｇｍ３，ｇｍ４またはコレクタ抵抗Ｒｃ４を小さくすると、ＴＩＡ１０１の利得が低下することになる。

ＴＩＡ１０１は、ＲＧＣ－ＴＩＡであり、他のＴＩＡよりも入力インピーダンスＺｉｎが小さいことが知られているため、広帯域化の実現が容易ではある。しかしながら、入力インピーダンスＺｉｎまたは入力容量Ｃｐｄの値を小さくすることによる広帯域化には、上記のように限界があった。

特開２０１８－３２９２６号公報特許第６３９７３７４号公報特開２００９－１５２９９２号公報

T.S.C.Kao，et al.，"A 5-Gbit/s CMOS optical receiver with integrated spatially modulated light detector and equalization"，IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I:REGULAR PAPERS，vol.57，no.11，pp.2844-2857，Nov.2010 C.Li，and S.Palermo，"A Low-power 26-GHz transformer-based regulated cascode SiGe BiCMOS transimpedance amplifier"，IEEE JOURNAL OF SOLID-STATE CIRCUITS，vol.48，no.5，pp.1264-1275，May 2013

本発明は、上記課題を解決するためになされたもので、利得を低下させることなく広帯域化が実現可能なＴＩＡを提供することを目的とする。

本発明のトランスインピーダンスアンプは、入力端子に入力された信号を増幅するベース接地増幅回路またはゲート接地増幅回路と、前記入力端子に入力された信号を反転増幅した信号を前記ベース接地増幅回路またはゲート接地増幅回路を構成する第１のトランジスタのベースまたはゲートに加える第２のトランジスタとを含むレギュレーテッドカスコード型増幅器と、前記第２のトランジスタによって反転増幅された信号を前記入力端子に帰還する帰還回路とを備え、前記帰還回路は、前記第２のトランジスタによって反転増幅された信号の前記入力端子への帰還を複数のループを介して行う多重帰還型の帰還回路であることを特徴とするものである。

本発明によれば、帰還回路を設けることにより、広帯域かつ高利得のトランスインピーダンスアンプを実現することができる。

図１は、本発明の第１の実施例に係るＴＩＡの回路図である。図２は、カレントミラー回路の１例を示す回路図である。図３は、従来および本発明の第１の実施例に係るＴＩＡの周波数特性の１例を示す図である。図４は、本発明の第２の実施例に係るＴＩＡの回路図である。図５は、従来のＴＩＡの回路図である。

［第１の実施例］
図１は、本発明の第１の実施例に係るＴＩＡの回路図である。ＴＩＡ１００は、ＲＧＣ型増幅器１ａと、反転増幅器１１と、帰還回路１ｂとから構成される。

ＲＧＣ型増幅器１ａは、コレクタがＲＧＣ型増幅器１ａの出力端子（ノードＮ３）に接続され、エミッタがＴＩＡ１００の入力端子Ｐｉｎに接続されたトランジスタＱ１と、ベースがＴＩＡ１００の入力端子Ｐｉｎに接続され、コレクタがトランジスタＱ１のベースに接続され、エミッタが負の電源電圧Ｖｅｅ（第１の電源電圧）に接続されたトランジスタＱ２と、一端がトランジスタＱ１のエミッタまたはソースに接続され、他端が負の電源電圧Ｖｅｅに接続され、トランジスタＱ１に定電流を供給する電流源Ｉｃ１と、一端が正の電源電圧Ｖｃｃ（第２の電源電圧）に接続され、他端がトランジスタＱ１のコレクタに接続されたコレクタ抵抗Ｒｃ１と、一端が正の電源電圧Ｖｃｃに接続され、他端がトランジスタＱ２のコレクタに接続されたコレクタ抵抗Ｒｃ２とから構成される。

ＲＧＣ型増幅器１ａは、トランジスタＱ１とコレクタ抵抗Ｒｃ１と電流源Ｉｃ１とからなるベース接地増幅回路１０に対し、入力端子Ｐｉｎに入力された信号（入力電流Ｉｉｎ）をトランジスタＱ２とコレクタ抵抗Ｒｃ２とからなる帰還回路により反転増幅してトランジスタＱ１のベースに帰還するようにしたものである。これにより、トランジスタＱ１の動作電位を適切な値に設定する。

電流源Ｉｃ１として、図２に示すようなカレントミラー回路を用いてもよい。図２のカレントミラー回路は、トランジスタＱ１０から供給される電流Ｉを複数個のトランジスタＱ１１によって整数倍（図２の例では３倍）した電流Ｉｏｕｔを出力するものである。

帰還回路１ｂは、トランジスタＱ２によって反転増幅された信号を、さらに増幅してＴＩＡ１００の入力端子Ｐｉｎ（ノードＮ１）に帰還する。帰還回路１ｂは、帰還回路１ｂ－１と、帰還回路１ｂ－２とから構成される。帰還回路１ｂ－１は、ノードＮ２の信号を増幅する増幅器１２と、増幅器１２の出力端子とＴＩＡ１００の入力端子Ｐｉｎとの間に設けられた帰還抵抗Ｒｆ１とから構成される。帰還回路１ｂ－２は、増幅器１２の出力信号を増幅する増幅器１３と、増幅器１３の出力端子とＴＩＡ１００の入力端子Ｐｉｎとの間に設けられた帰還抵抗Ｒｆ２とから構成される。

このように、帰還回路１ｂは、、トランジスタＱ２によって反転増幅された信号の入力端子Ｐｉｎへの帰還を複数のループを介して行う多重帰還型の帰還回路となっている。
増幅器Ａ１，Ａ２は、増幅率が１のバッファであってもよい。ＭＯＳトランジスタによってＴＩＡ１００を実現する場合、帰還抵抗Ｒｆ１，Ｒｆ２はＭＯＳ抵抗であってもよい。

また、帰還回路１ｂは、２段の増幅器Ａ１，Ａ２を縦続接続して、各増幅器Ａ１，Ａ２の出力信号をそれぞれ帰還抵抗Ｒｆ１，Ｒｆ２を介して入力端子Ｐｉｎに個別に帰還するようにしているが、３段以上の増幅器または３段以上のバッファを縦続接続して、各増幅器または各バッファの出力信号をそれぞれ帰還抵抗を介して入力端子Ｐｉｎに個別に帰還するようにしてもよい。

反転増幅器１１は、ＲＧＣ型増幅器１ａの出力信号を反転増幅して出力端子Ｐｏｕｔに出力する。ただし、反転増幅器１１の代わりに、正相増幅器を用いてもよいし、増幅率が１のバッファを用いてもよい。

本実施例によると、ＴＩＡ１００のトランスインピーダンス利得Ｚｔ（０）、－３ｄＢ周波数ｆｃは、式（４）、式（５）のようになる。また、ＴＩＡ１００の入力インピーダンスＺｉｎは、式（６）のようになる。

式（４）、式（５）において、ｇｍ１はトランジスタＱ１のトランスコンダクタンス、ｇｍ２はトランジスタＱ２のトランスコンダクタンス、Ａは反転増幅器１１の利得、Ａ１は増幅器１２の利得、Ａ２は増幅器１３の利得である（Ａ，Ａ１，Ａ２は正の値）。また、Ｒｆ１｜｜Ｒｆ２は、帰還抵抗Ｒｆ１とＲｆ２を並列に接続した値を意味している。

式（４）、式（５）によると、本実施例では、図５に示した従来のＴＩＡ１０１と比較して、トランスインピーダンス利得Ｚｔ（０）をＡ×Ａ１×Ａ２倍に増大させることができ、－３ｄＢ周波数ｆｃをＡ１×Ａ２倍に拡張できることが分かる。また、本実施例では、従来のＴＩＡ１０１と比較して、インピーダンスＺｉｎを、増幅器１２，１３の利得Ａ１，Ａ２と帰還抵抗Ｒｆ１，Ｒｆ２の値によって小さく設定できることが分かる。

図３は従来および本実施例の周波数特性の１例を示す図である。図３の横軸は周波数、縦軸は利得である。図３の３０１は本実施例のＴＩＡ１００の周波数特性を示し、３０２は従来のＴＩＡ１０１の周波数特性を示している。

［第２の実施例］
次に、本発明の第２の実施例について説明する。本実施例は、第１の実施例の具体例を説明するものである。図４は、本実施例に係るＴＩＡの回路図であり、図１と同様の構成には同一の符号を付してある。本実施例のＴＩＡ２００は、ＲＧＣ型増幅器２ａと、反転増幅器２１と、帰還回路２ｂとから構成される。

ＲＧＣ型増幅器２ａは、コレクタがＲＧＣ型増幅器２ａの出力端子に接続され、エミッタがＴＩＡ２００の入力端子Ｐｉｎに接続されたトランジスタＱ１と、ベースがＴＩＡ２００の入力端子Ｐｉｎに接続され、コレクタがトランジスタＱ１のベースに接続され、エミッタが負の電源電圧Ｖｅｅに接続されたトランジスタＱ２と、ベースにバイアス電圧Ｖｂ１が供給され、コレクタがＴＩＡ２００の入力端子Ｐｉｎに接続され、エミッタが負の電源電圧Ｖｅｅに接続されたトランジスタＱ３と、一端が接地電圧に接続され、他端がトランジスタＱ１のコレクタに接続されたコレクタ抵抗Ｒｃ１と、一端が接地電圧に接続され、他端がトランジスタＱ２のコレクタに接続されたコレクタ抵抗Ｒｃ２とから構成される。トランジスタＱ３は、第１の実施例の電流源Ｉｃ１を構成している。

帰還回路２ｂは、帰還回路２ｂ－１と、帰還回路２ｂ－２とから構成される。帰還回路２ｂ－１は、ベースとコレクタとが接地電圧に接続されたトランジスタＱｄ１と、ベースがトランジスタＱ２のコレクタに接続され、コレクタがトランジスタＱｄ１のエミッタに接続されたトランジスタＱ４と、一端がトランジスタＱ４のエミッタに接続され、他端が負の電源電圧Ｖｅｅに接続されたエミッタ抵抗Ｒｅ４と、一端がトランジスタＱ４のエミッタに接続され、他端がＴＩＡ２００の入力端子Ｐｉｎに接続された帰還抵抗Ｒｆ１とから構成される。トランジスタＱｄ１，Ｑ４とエミッタ抵抗Ｒｅ４とは、第１の実施例の増幅器１２を構成している。トランジスタＱ４のベースが増幅器１２の入力端子、トランジスタＱ４のエミッタが増幅器１２の出力端子である。

帰還回路２ｂ－２は、ベースとコレクタとが接地電圧に接続されたトランジスタＱｄ２と、ベースとコレクタとがトランジスタＱｄ２のエミッタに接続されたトランジスタＱｄ３と、ベースがトランジスタＱ４のエミッタに接続され、コレクタがトランジスタＱｄ３のエミッタに接続されたトランジスタＱ５と、一端がトランジスタＱ５のエミッタに接続され、他端が負の電源電圧Ｖｅｅに接続されたエミッタ抵抗Ｒｅ５と、一端がトランジスタＱ５のエミッタに接続され、他端がＴＩＡ２００の入力端子Ｐｉｎに接続された帰還抵抗Ｒｆ２とから構成される。トランジスタＱｄ２，Ｑｄ３，Ｑ５とエミッタ抵抗Ｒｅ５とは、第１の実施例の増幅器１３を構成している。トランジスタＱ５のベースが増幅器１３の入力端子、トランジスタＱ５のエミッタが増幅器１３の出力端子である。

反転増幅器２１は、ベース（反転増幅器２１の入力端子）がトランジスタＱ１のコレクタに接続され、コレクタが接地電圧に接続され、エミッタがＴＩＡ２００の出力端子Ｐｏｕｔに接続されたトランジスタＱ６と、ベースにバイアス電圧Ｖｂ１が供給され、コレクタがトランジスタＱ６のエミッタに接続されたトランジスタＱ７と、一端がトランジスタＱ７のエミッタに接続され、他端が負の電源電圧Ｖｅｅに接続されたエミッタ抵抗Ｒｅ７とから構成される。本実施例では、反転増幅器２１として、トランジスタＱ６からなるコレクタ接地増幅回路を用いている。トランジスタＱ７とエミッタ抵抗Ｒｅ７とは、コレクタ接地増幅回路の電流源を構成している。

なお、本実施例では、第２の電源電圧を接地電圧としているが、第１の実施例のように正の電源電圧Ｖｃｃとしてもよい。
また、第１、第２の実施例では、トランジスタＱ１～Ｑ７，Ｑｄ１～Ｑｄ３としてバイポーラトランジスタを使用した例を示しているが、ＭＯＳトランジスタを使用してもよい。ＭＯＳトランジスタを使用する場合には、上記の説明において、ベースをゲートに置き換え、コレクタをドレインに置き換え、エミッタをソースに置き換え、コレクタ抵抗をドレイン抵抗に置き換え、エミッタ抵抗をソース抵抗に置き換えるようにすればよい。ＭＯＳトランジスタを使用する場合、ベース接地増幅回路１０の代わりにゲート接地増幅回路を用いることになる。

本発明は、トランスインピーダンスアンプに適用することができる。

１ａ，２ａ…レギュレーテッドカスコード型増幅器、１ｂ，２ｂ…帰還回路、１０…ベース接地増幅回路、１１，２１…反転増幅器、１２，１３…増幅器、１００，２００…トランスインピーダンスアンプ、Ｑ１～Ｑ７，Ｑｄ１～Ｑｄ３…トランジスタ、Ｒｃ１，Ｒｃ２…コレクタ抵抗、Ｒｅ４，Ｒｅ５，Ｒｅ７…エミッタ抵抗、Ｒｆ１，Ｒｆ２…帰還抵抗。

Claims

入力端子に入力された信号を増幅するベース接地増幅回路またはゲート接地増幅回路と、前記入力端子に入力された信号を反転増幅した信号を前記ベース接地増幅回路またはゲート接地増幅回路を構成する第１のトランジスタのベースまたはゲートに加える第２のトランジスタとを含むレギュレーテッドカスコード型増幅器と、
前記第２のトランジスタによって反転増幅された信号を前記入力端子に帰還する帰還回路とを備え、
前記帰還回路は、前記第２のトランジスタによって反転増幅された信号の前記入力端子への帰還を複数のループを介して行う多重帰還型の帰還回路であることを特徴とするトランスインピーダンスアンプ。
請求項１記載のトランスインピーダンスアンプにおいて、
前記帰還回路は、複数の増幅器または複数のバッファを縦続接続して、各増幅器または各バッファの出力信号をそれぞれ帰還抵抗を介して前記入力端子に個別に帰還することを特徴とするトランスインピーダンスアンプ。
請求項１または２記載のトランスインピーダンスアンプにおいて、
前記レギュレーテッドカスコード型増幅器の出力信号を増幅する増幅器をさらに備えることを特徴とするトランスインピーダンスアンプ。
請求項１乃至３のいずれか１項に記載のトランスインピーダンスアンプにおいて、
前記レギュレーテッドカスコード型増幅器は、
コレクタまたはドレインがレギュレーテッドカスコード型増幅器の出力端子に接続され、エミッタまたはソースが前記入力端子に接続された前記第１のトランジスタと、
ベースまたはゲートが前記入力端子に接続され、コレクタまたはドレインが前記第１のトランジスタのベースまたはゲートに接続され、エミッタまたはソースが第１の電源電圧に接続された前記第２のトランジスタと、
一端が前記第１のトランジスタのエミッタまたはソースに接続され、他端が前記第１の電源電圧に接続され、前記第１のトランジスタに定電流を供給する電流源と、
一端が第２の電源電圧に接続され、他端が前記第１のトランジスタのコレクタまたはドレインに接続された第１の抵抗と、
一端が前記第２の電源電圧に接続され、他端が前記第２のトランジスタのコレクタまたはドレインに接続された第２の抵抗とから構成されることを特徴とするトランスインピーダンスアンプ。