JP2004518325A - 全差動可変利得増幅器および多次元増幅器構成 - Google Patents
全差動可変利得増幅器および多次元増幅器構成 Download PDFInfo
- Publication number
- JP2004518325A JP2004518325A JP2002557006A JP2002557006A JP2004518325A JP 2004518325 A JP2004518325 A JP 2004518325A JP 2002557006 A JP2002557006 A JP 2002557006A JP 2002557006 A JP2002557006 A JP 2002557006A JP 2004518325 A JP2004518325 A JP 2004518325A
- Authority
- JP
- Japan
- Prior art keywords
- input
- amplifier
- stage
- array
- vector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
- H03F1/486—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers with IC amplifier blocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
全差動可変利得増幅器は、入力段と、この入力段に接続された中間段と、この中間段に接続された出力段と、を備えている。前記入力段は、局部フィードバック手段と電圧−電流変換手段とを有する増幅器を備えている。前記中間段は、それぞれ前記入力段、中間段および出力段により共用される複数の共通ノードを有し、これらのノードは比較的低いインピーダンスのブランチを介して参照ノードに接続されている。前記中間段はさらに、前記第１のフィードバックブランチを介して前記共通ノードに接続される電流制御ネットワークと、前記第２のフィードバックブランチを介して前記入力段へと接続されるブランチとを備えている。前記増幅器は、利得と周波数帯域とを互いに独立させて制御するための手段を有している。
Description
【０００１】
この発明は、入力段と、この入力段に接続された中間段と、この中間段に接続された出力段と、電圧電流変換手段と、を備える全差動可変利得増幅器に関するものである。
【０００２】
広帯域増幅器は、これらの間の安定し予測可能なパラメータや利得が最大幅の帯域にわたって必要となる、アプリケーションにおける非常に有用なデバイスである。これらのアプリケーションは、光ファイバ送信機および受信機、光プレーヤの読出しヘッドにおける出力信号を増幅する入力増幅器、およびその他のアプリケーションを含んでいる。
【０００３】
これらのアプリケーションは、しばしば、トランスを使用したインピーダンス増幅器（ＴＩＡ―Ｔｒａｎｓ ｅｍｐｌｏｙ Ｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ―）である。これらの増幅器は、抵抗フィードバック手段を有している。ＴＩＡの帯域幅も利得もこれらのフィードバック手段の抵抗値に依存している。
【０００４】
多くの目的のために、高いゲインと最大の帯域幅とを達成することが望まれている。しかしながら、これらの目的は、上述したような標準的なＴＩＡによってでは同時に達成することはできない。
【０００５】
さらに、これらのアプリケーションにおいてより大きな融通性を得るために、差動信号源であってもシングルエンド信号源であっても、それらの性能を顕著に低減させることなく、ＴＩＡが正常に動作することもまた望まれている。
【０００６】
事前に提供されたやり方が維持されている限り、ＴＩＡの性能の幾つかの特徴（ａｓｐｅｃｔ―アスペクト）のみが、非常に複雑な解決法という犠牲の下に、改善を可能にするが、帯域幅を独立して制御可能なゲインを提供することはない。
【０００７】
冒頭の段落で説明したタイプの増幅器は、米国特許第５，５８１，２１２号に開示されている。その帯域幅を広げるために、この増幅器は、最終の段としてのＴＩＡを含む３つの段を有している。ここで再び、この広帯域増幅器（の動作）では、増幅器の帯域幅とは独立して制御可能であるようなゲインを提供することができない。
【０００８】
それゆえに、この発明の目的は、帯域幅とゲインとを互いに独立して制御する可能性を有する、全差動、可変ゲイン増幅器および多次元増幅器構成を提供することにある。
【０００９】
この発明によれば、この目的は、前置きの段落に説明されていたような装置により達成され、この装置は、前記入力段が、局部フィードバック手段および前記電圧電流変換手段を有する差動入力増幅器を備え、この差動入力増幅器は、この入力段と前記中間段とを接続するために設けられており、前記中間段は、各共通ノードから参照ノードへの第１および第２のフィードバックブランチを備え、前記供給ノードは、前記入力段、出力段および中間段により共用されており、前記中間段はさらに、前記第１のフィードバックブランチを介して前記共通ノードに接続されると共に前記第２のフィードバックブランチを介して前記入力段に接続された電流制御ネットワークを備えていることを特徴としている。局部フィードバックは、より低い入力インピーダンスを意味し、入力差動増幅器のカットオフ周波数を引き上げて、これにより帯域幅を広くしている。第２のフィードバックブランチは、入力インピーダンスをさらに低くして、これと同時に、入力差動増幅器のカットオフ周波数を引き上げている。共通ノードと参照ノードとの間の第１および第２のフィードバックブランチは、低インピーダンスブランチとして実現されても良く、共通ノードのインピーダンスを低減させることができる。これの直接の結果は、共通ノードに関連する時定数が減少すると共に、帯域幅が増加することである。出力電圧信号が現れる入力差動増幅器の出力と共通ノードとの間の接続は、前記出力信号を低インピーダンスノードへと適用させる電圧−電流変換手段を含んでいる。前記共通ノードは、出力段の入力によって共有されており、この入力は入力インピーダンスを低減させると共に、この段の帯域幅を拡張させている。以下、単に「増幅器」として表記する、全差動、可変ゲイン増幅器が前記局部フィードバックブランチ、第１および第２のフィードバックブランチを用いて制御されていることは明かである。前記出力段はフィードバックのこのシステムに含まれていないので、この出力段は増幅器の帯域幅とは独立してゲインを制御することができる。このことは、この発明に係る増幅器が広帯域のアプリケーションに対して特に適するようにさせている。
【００１０】
請求項２に記載された増幅器の実施形態は、対雑音信号比（Ｓ／Ｎ）全体がまた改善された直接の結果を伴う改善された同相除去比（ＣＭＲＲ―Ｃｏｍｍｏｎ Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ―）の有利点を有している。
【００１１】
正帰還が負帰還の中に実施化されているので、増幅器の安定度は改善されている。
【００１２】
図示の方法により、上述された全ての段は、トランジスタにより実現されている。１つの実施形態において、これらのトランジスタの全ては、バイポーラおよびＣＭＯＳ技術により実現されている。
【００１３】
この発明に係る増幅器の低入力インピーダンスは、その入力への電流源の非常に簡単な接続を許容している。これは、入力装置が光検出器である、光受信機として応用するために特に興味がある。通常これらの装置は、電流源として動作する半導体フォトダイオードとして実現されている。
【００１４】
この発明の他の目的は、まず電圧制御電流源（ＶＣＣＳ―Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ ―）の第１のＮ１次元アレイ（以下、ＶＣＣＳアレイ）と、請求項１に記載の全差動可変利得増幅器の第２のＮ２次元アレイ（以下、ＴＩＡアレイ）と、前記ＶＣＣＳアレイおよび前記ＴＩＡアレイに接続された制御ユニットと、を備えることを特徴とする多次元増幅器構成を提供することである。
【００１５】
ＶＣＣＳアレイは、アレイにおける何れかのＴＩＡの入力に対して電圧入力ベクトルを適用させる手段を提供している。制御ユニットは、入力制御信号の制御の下で、第１の信号経路を介して前記ＶＣＣＳアレイに対して、または、第３の信号経路を介して前記ＴＩＡアレイに対して、の何れかに、入力ベクトルの経路を制御する手段を備えている。前記制御ユニットは、サイズ制御信号を介して、前記ＶＣＣＳアレイのサイズおよび／または前記ＴＩＡアレイのサイズを制御する手段をさらに備えている。
【００１６】
この発明の上述したおよびその他の特徴や長所は、添付の図面を参照してこの発明を例示的に説明する実施例の以下の説明から明かとなるであろう。
【００１７】
図１は、この発明の実施形態に係る増幅器のブロック図である。３つの主要な段、すなわち、入力段１００，中間段２００および出力段３００が設けられている。入力段１００は、便宜上Ｉｉｎと参照符号を付された入力信号を受け入れて、増幅後にこれを中間段２００へ転送する。中間段２００は、入力段１００と出力段３００に接続されている。出力段３００は、中間段２００に接続され、出力信号Ｖｏｕｔ を提供する。
【００１８】
さらに、前記入力段１００、中間段２００、出力段３００のために適した電力の供給を提供する、バイアス段４００が示されている。
【００１９】
図２は入力段１００を示し、この入力段１００は差動の電流制御電圧源（ＣＣＶＳ―Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｖｏｌｔａｇｅ Ｓｏｕｒｃｅ―）１０１によって実現された差動入力段を含むタイプであり、このＣＣＶＳ１０１は、便宜上ＩＮ＋とＩＮ−の符号が付された入力ノードを有し、負のフィードバック（負帰還）１０２を有し、出力信号ＯＵＴ＋とＯＵＴ−を出力している。電圧であるこれらの出力信号は、出力信号ＬＩＮ＋とＬＩＮ−を供給する２つの電圧−電流（Ｖ−Ｉ）コンバータ１０３に接続されている。これらの出力信号は、電流である。入力段１００は、信号停止信号源と共に用いることもまたできるので、他の入力はオフセット調整のために用いることができる。
【００２０】
負のフィードバック１０２は、ＣＣＶＳ１０１の入力インピーダンスを低くすると共に、そのカットオフ周波数を引き上げて、その結果として、入力段１００の全体の帯域幅は増加する。
【００２１】
中間段２００の入力ノードは相対的に低いインピーダンスを有しているので、また、ＣＣＶＳ１０１の出力は電圧信号であるので、２つのＶ−Ｉコンバータ１０３が提供されていた。
【００２２】
図３は、中間段２００を示している。これは、フィードバック接続を伴う２つの電流制御ネットワーク（ＣＣＮ―Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｎｅｔｗｏｒｋ―）２０１を備えている。このフィードバック接続２０３および２０６は、中間段から入力段の入力ノードＩＮ＋およびＩＮ−への負のフィードバック接続である。フィードバック接続２０４および２０５は、共通ノードＬＩＮ＋とＬＩＮ−に対しての正のフィードバック接続である。接続２０２と２０７は中間段２００を出力段３００に接続している。入力ノードＬＩＮ＋とＬＩＮ−は、低インピーダンスブランチを介して接地へ接続されており、このためノードＬＩＮ＋とＬＩＮ−は相対的に低インピーダンスノードとなっている。
【００２３】
ＣＣＮの役割は、前記低インピーダンスブランチを介して、ＣＣＮのフィードバック接続へと流れ、また、中間段２００の入力ノードＬＩＮ＋とＬＩＮ−へと流れ、さらに入力段１００および出力段３００へと流れる電流のコピーを提供することにある。正のフィードバック接続２０４および２０５はまた、同相分排除比（ＣＭＲＲ ―Ｃｏｍｍｏｎ Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ―）の改善を提供し、その結果として増幅器の信号対雑音比の改善をも提供する。負のフィードバック接続２０３および２０６は、入力段１００の入力インピーダンスをさらに低減させて、帯域幅を改善している。
【００２４】
低インピーダンスノードＬＩＮ＋とＬＩＮ−は、入力段１００，中間段２００および出力段３００により共有されており、これらのノードと共通ノードとの間のインピーダンスに関連する時定数を低減させ、その直接の結果として、増幅器の全般的な帯域幅を拡張させる。事実、ＣＣＮ２０１は、増幅器の帯域幅をその利得とは独立させて制御している。
【００２５】
図４は、出力段３００を示している。この出力段は、全差動出力増幅器３０１を備えている。全差動出力増幅器は、ＣＣＶＳにより実現されており、これは低インピーダンスノードＬＩＮ＋とＬＩＮ−とを中間段２００と入力段１００とにより共有しているので、この増幅器は大きな帯域幅を有している。全差動出力増幅器３００は、増幅器の帯域幅とは独立して利得を制御する手段を有している。その出力において、この増幅器はノードＡＯＵＴ＋とＡＯＵＴ−との間に全差動電圧信号を提供している。
【００２６】
図５は、全差動可変利得増幅器の実用的な実施例を示している。図示のようにバイポーラおよびＣＭＯＳトランジスタが用いられている。しかしながら、この回路は、バイポーラ，ＣＭＯＳまたはバイＣＭＯＳ技術のいずれか、またはこれらの組合せにより選択的に実施されても良い。バイポーラトランジスタについては、制御電極、第１の主電極、第２の主電極は、それぞれベース、エミッタ、おおびコレクタに相当している。また、ＣＭＯＳについては、制御電極、第１の主電極第２の主電極は、それぞれゲート、ソース、およびドレインに相当する。
【００２７】
図１に示される３つの段１００，２００，３００は、図５では破線で示されている。
【００２８】
ここで、図２に示される差動電流制御電圧源は、具体例としては、２つの抵抗器１０５および１０６を介して電力源Ｖｃｃに接続された２つのバイポーラトランジスタＱ１およびＱ２により実施される。もしも、電源からの完全な隔離が望まれるのであるならば、２つの抵抗器１０５および１０６は、２つの電流源によって置き換えることもできる。
【００２９】
負のフィードバック素子１０２は、抵抗器として示されているが、これはいずれかの広帯域Ｖ−Ｉ変換器で構成することもできる。Ｖ−Ｉ変換器１０３は、簡単な抵抗器であるが、この代わりにいずれかのＶ−Ｉ変換器を用いることもできる。
【００３０】
入力段１００は、表示の目的のためにのみ、全差動として表現されているが、もしもシングル・エンディッド（単一端子）入力信号源入力ノードＩＮ＋と参照ノードとの間に接続されているのならば、入力ノードＩＮ−は増幅器のオフセットを制御するために用いることもできる。
【００３１】
入力段１００と中間段２００との間の接続は、ノードＬＩＮ＋とＬＩＮ−とにより実現されている。２つのＣＣＮは、表示の方法により、バイポーラトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８の手段により実現されている。相対的に低インピーダンスノードＬＩＮ＋とＬＩＮ−および参照ノードを結合する２つの低インピーダンスブランチは、ダイオード接続された２つのトランジスタＱ３およびＱ４を備えており、以下、説明の便宜のため簡単にダイオードＱ３およびＱ４として引用する。このダイオードＱ３およびＱ４は、２つの電流源２０９および２０８を介して電力源Ｖｃｃに接続されている。
【００３２】
負のフィードバック接続２０３および２０６は、２つのトランジスタＱ５およびＱ６により実現されている。トランジスタＱ３およびＱ５と電流源２０９は、カレントミラーを示しており、負のフィードバック信号２０３はダイオードＱ３を流れる電流に比例する電流である。同様に、トランジスタＱ４およびＱ６と電流源２０８は、カレントミラーを構成しており、負のフィードバック信号２０６はダイオードＱ４を流れる電流に比例する電流である。可能な実用上の実現において、電流２０３および２０６は、ダイオードＱ４およびＱ３を流れる電流の複製（レプリカ）である。
【００３３】
２つのトランジスタＱ８およびＱ７は、正のフィードバック信号２０４および２０５を生成している。トランジスタＱ８はダイオードＱ４および電流源２０８と共に、電流ミラーを構成しており、正のフィードバック信号２０４は、ダイオードＱ４を流れる電流に比例する電流である。
【００３４】
同様に、トランジスタＱ７は、ダイオードＱ３および電流源２０９と共にカレントミラーを構成しており、正のフィードバック信号２０５は、ダイオードＱ３を流れる電流に比例する電流である。
【００３５】
可能な実用的な実現において、電流２０４および２０５は、ダイオードＱ４およびＱ３を流れる電流の複製であっても良い。
【００３６】
中間段２００は、負のフィードバック信号２０３および２０６を入力段１００に提供し、入力段１００の入力インピーダンスを低減させて、同時に、その帯域幅を拡張している。
【００３７】
中間段２００は、正のフィードバック信号２０４および２０５を共通ノードＬＩＮ＋とＬＩＮ−に提供し、増幅器のＣＭＲＲ要素を改善し、回路の信号対雑音比を増大させる。
【００３８】
図５に示されている中間段２００の実施例において、共通ノードＬＩＮ＋とＬＩＮ−は、出力ノードＩＮＦＩＮ＋およびＩＮＦＩＮ−に一致しており、これらは出力段３００の入力ノードである。
【００３９】
出力段３００は、差動状態に接続された２つのＣＣＶＳを備えている。図示するように、２つのＣＣＶＳは、バイポーラトランジスタＱ９およびＱ１０により実現されているが、いずれかの他の広帯域ＣＣＶＳがその代わりに用いられても良い。トランジスタＱ９およびＱ１０のコレクタには、２つの抵抗器３０３および３０２が設けられている。
【００４０】
トランジスタＱ９，ダイオードＱ３，電流源２０９および抵抗器３０３は、カレントミラーを構成しており、その結果として、抵抗器３０３を流れる電流は、ダイオードＱ３を流れる電流に比例している。
【００４１】
同様に、トランジスタＱ１０，ダイオードＱ４，電流源２０８および抵抗器３０２は、カレントミラーを構成しており、その結果として、抵抗器３０２を流れる電流は、ダイオードＱ４を流れる電流に比例している。
【００４２】
入力ノードＩＮＦＩＮ＋およびＩＮＦＩＮ−は低インピーダンスノードであるので、出力段は拡張された帯域幅を有している。
【００４３】
増幅器の全利得は、抵抗器３０２および３０３の値に制御可能であり、増幅器利得はその帯域とは独立して調整可能であり、この帯域は中間段２００によって制御されている。
【００４４】
この発明による多次元増幅器構成５００の実施形態が図６に示されている。多次元増幅器構成は、まず第１に、電圧制御電流源５１０のＮ１次元アレイ（ＶＣＣＳ―Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ―アレイ）と、請求項１に定義されているように、第２に、可変利得増幅器（ＴＩＡアレイ）５２０の全差動のＮ２次元アレイと、制御ユニット５３０と、により特徴付けられ、前記制御ユニット５３０はＶＣＣＳおよびＴＩＡアレイに接続されている。
【００４５】
前記制御ユニット５３０は、信号経路１を介してＶＣＣＳアレイ５１０へと入力ベクトル信号を導くか、信号経路３を介してＴＩＡアレイ５２０へと導くかのいずれかを可能にしている。信号経路２もまた、ＶＣＣＳアレイ５１０の出力ベクトル用に設けられている。
【００４６】
もしも入力ベクトルが電圧のベクトルであるのならば、この入力ベクトルは、信号経路１を介してＶＣＣＳアレイ５１０へと道順を付けられる。ＶＣＣＳアレイ５１０アレイの出力信号はその後、信号経路２を介して、および信号経路３を介して、制御ユニット５３０により、ＴＩＡアレイの入力へと道順を付けられている。
【００４７】
もしも入力ベクトルが電流のベクトルであるならば、この入力ベクトルは、信号経路３を介して制御ユニット５３０によりＴＩＡアレイへと道順を付けられており、ＶＣＣＳアレイは入力ベクトルから切り離されている。もしも入力ベクトルが電圧要素と電流要素との混合を含んでいるならば、電圧要素は信号経路１，２および３を介してＴＩＡアレイ５２０へと道順を付けられ、電流要素は信号経路３を介して道順を付けられている。
【００４８】
サイズ制御経路は、ＶＣＣＳアレイおよびＴＩＡアレイの次元と多数の素子とを制御する制御信号のベクトルである。もしも、例えばＮ１＝Ｎ２＝１でＶＣＣＳのただ１つとＴＩＡの１つとが選択されたならば、広帯域の電圧制御電圧源が得られる。もしも、Ｎ１＝２でＮ２＝１ならば、回路構成は広帯域信号用のスイッチングマトリックスを定義しても良い。この場合、サイズ制御信号は、信号を受信する入力ＶＣＣＳと、出力を提供するＴＩＡとを制御している。この状態では、この回路は、高周波数信号用のクロスバーすいっちのように動作する。
【００４９】
もしも入力ベクトルが電流のベクトルでも電圧のベクトルでもないのならば、この入力ベクトルは、入力ベクトル要素の能力にしたがって、ＶＣＣＳアレイを介してまたはＴＩＡアレイを介してのいずれかで道順を付けられることは注目される。これは、例えば、入力ベクトルが電荷（ｃｈａｒｇｅ）のベクトルであるような場合である。
【００５０】
さらに、信号経路は、ハードウェアによって構成されていても良いし、コンピュータプログラムのようにプログラム可能な者であっても良い。
【００５１】
出力ベクトルは、サイズ制御信号によって適用の好適な実施形態である、全差動可変利得増幅器の選択された出力を含むベクトルである。
【００５２】
この発明の保護範囲はこの明細書中に説明された実施形態に限定されることがないことは注目されるべきである。また、この特許請求の範囲で如何なる引用番号が付されていてもこの発明の保護範囲を制限しない。動詞「備える」の使用は特許請求の範囲で定義された構成要素以外の如何なる要素の存在をも排除するものではない。構成要素に先行する不定冠詞「ａ」または「ａｎ」の使用は、これらの要旨の複数の存在を排除するものではない。この発明の部分を形成する手段は、専用のハードウェアの形態でも、汎用目的のプログラムされたプロセッサの形態でも何れでも実施されても良い。この発明は、いずれかの新たな特徴または複数の特徴の組合せの中に存在する。
【図面の簡単な説明】
【図１】
一実施形態に係る増幅器のブロック図である。
【図２】
実施形態に係る増幅器の入力段のブロック図である。
【図３】
実施形態に係る増幅器の中間段のブロック図である。
【図４】
実施形態に係る増幅器の出力段のブロック図である。
【図５】
この発明の一実施形態に係る増幅器をバイポーラ−ＣＭＯＳにより実現した構成を示す回路図である。
【図６】
実施形態に係る多次元増幅器構成を示すブロック図である。
【符号の説明】
１００ 入力段
１０１ 差動入力増幅器
１０２ 局部フィードバック手段
１０３ 電圧電流変換手段
２００ 中間段
２０１ 電流制御ネットワーク
３００ 出力段
５００ 多次元増幅器構成
５１０ 電圧制御電流源（ＶＣＣＳアレイ）
５３０ 制御ユニット
この発明は、入力段と、この入力段に接続された中間段と、この中間段に接続された出力段と、電圧電流変換手段と、を備える全差動可変利得増幅器に関するものである。
【０００２】
広帯域増幅器は、これらの間の安定し予測可能なパラメータや利得が最大幅の帯域にわたって必要となる、アプリケーションにおける非常に有用なデバイスである。これらのアプリケーションは、光ファイバ送信機および受信機、光プレーヤの読出しヘッドにおける出力信号を増幅する入力増幅器、およびその他のアプリケーションを含んでいる。
【０００３】
これらのアプリケーションは、しばしば、トランスを使用したインピーダンス増幅器（ＴＩＡ―Ｔｒａｎｓ ｅｍｐｌｏｙ Ｉｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ―）である。これらの増幅器は、抵抗フィードバック手段を有している。ＴＩＡの帯域幅も利得もこれらのフィードバック手段の抵抗値に依存している。
【０００４】
多くの目的のために、高いゲインと最大の帯域幅とを達成することが望まれている。しかしながら、これらの目的は、上述したような標準的なＴＩＡによってでは同時に達成することはできない。
【０００５】
さらに、これらのアプリケーションにおいてより大きな融通性を得るために、差動信号源であってもシングルエンド信号源であっても、それらの性能を顕著に低減させることなく、ＴＩＡが正常に動作することもまた望まれている。
【０００６】
事前に提供されたやり方が維持されている限り、ＴＩＡの性能の幾つかの特徴（ａｓｐｅｃｔ―アスペクト）のみが、非常に複雑な解決法という犠牲の下に、改善を可能にするが、帯域幅を独立して制御可能なゲインを提供することはない。
【０００７】
冒頭の段落で説明したタイプの増幅器は、米国特許第５，５８１，２１２号に開示されている。その帯域幅を広げるために、この増幅器は、最終の段としてのＴＩＡを含む３つの段を有している。ここで再び、この広帯域増幅器（の動作）では、増幅器の帯域幅とは独立して制御可能であるようなゲインを提供することができない。
【０００８】
それゆえに、この発明の目的は、帯域幅とゲインとを互いに独立して制御する可能性を有する、全差動、可変ゲイン増幅器および多次元増幅器構成を提供することにある。
【０００９】
この発明によれば、この目的は、前置きの段落に説明されていたような装置により達成され、この装置は、前記入力段が、局部フィードバック手段および前記電圧電流変換手段を有する差動入力増幅器を備え、この差動入力増幅器は、この入力段と前記中間段とを接続するために設けられており、前記中間段は、各共通ノードから参照ノードへの第１および第２のフィードバックブランチを備え、前記供給ノードは、前記入力段、出力段および中間段により共用されており、前記中間段はさらに、前記第１のフィードバックブランチを介して前記共通ノードに接続されると共に前記第２のフィードバックブランチを介して前記入力段に接続された電流制御ネットワークを備えていることを特徴としている。局部フィードバックは、より低い入力インピーダンスを意味し、入力差動増幅器のカットオフ周波数を引き上げて、これにより帯域幅を広くしている。第２のフィードバックブランチは、入力インピーダンスをさらに低くして、これと同時に、入力差動増幅器のカットオフ周波数を引き上げている。共通ノードと参照ノードとの間の第１および第２のフィードバックブランチは、低インピーダンスブランチとして実現されても良く、共通ノードのインピーダンスを低減させることができる。これの直接の結果は、共通ノードに関連する時定数が減少すると共に、帯域幅が増加することである。出力電圧信号が現れる入力差動増幅器の出力と共通ノードとの間の接続は、前記出力信号を低インピーダンスノードへと適用させる電圧−電流変換手段を含んでいる。前記共通ノードは、出力段の入力によって共有されており、この入力は入力インピーダンスを低減させると共に、この段の帯域幅を拡張させている。以下、単に「増幅器」として表記する、全差動、可変ゲイン増幅器が前記局部フィードバックブランチ、第１および第２のフィードバックブランチを用いて制御されていることは明かである。前記出力段はフィードバックのこのシステムに含まれていないので、この出力段は増幅器の帯域幅とは独立してゲインを制御することができる。このことは、この発明に係る増幅器が広帯域のアプリケーションに対して特に適するようにさせている。
【００１０】
請求項２に記載された増幅器の実施形態は、対雑音信号比（Ｓ／Ｎ）全体がまた改善された直接の結果を伴う改善された同相除去比（ＣＭＲＲ―Ｃｏｍｍｏｎ Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ―）の有利点を有している。
【００１１】
正帰還が負帰還の中に実施化されているので、増幅器の安定度は改善されている。
【００１２】
図示の方法により、上述された全ての段は、トランジスタにより実現されている。１つの実施形態において、これらのトランジスタの全ては、バイポーラおよびＣＭＯＳ技術により実現されている。
【００１３】
この発明に係る増幅器の低入力インピーダンスは、その入力への電流源の非常に簡単な接続を許容している。これは、入力装置が光検出器である、光受信機として応用するために特に興味がある。通常これらの装置は、電流源として動作する半導体フォトダイオードとして実現されている。
【００１４】
この発明の他の目的は、まず電圧制御電流源（ＶＣＣＳ―Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ ―）の第１のＮ１次元アレイ（以下、ＶＣＣＳアレイ）と、請求項１に記載の全差動可変利得増幅器の第２のＮ２次元アレイ（以下、ＴＩＡアレイ）と、前記ＶＣＣＳアレイおよび前記ＴＩＡアレイに接続された制御ユニットと、を備えることを特徴とする多次元増幅器構成を提供することである。
【００１５】
ＶＣＣＳアレイは、アレイにおける何れかのＴＩＡの入力に対して電圧入力ベクトルを適用させる手段を提供している。制御ユニットは、入力制御信号の制御の下で、第１の信号経路を介して前記ＶＣＣＳアレイに対して、または、第３の信号経路を介して前記ＴＩＡアレイに対して、の何れかに、入力ベクトルの経路を制御する手段を備えている。前記制御ユニットは、サイズ制御信号を介して、前記ＶＣＣＳアレイのサイズおよび／または前記ＴＩＡアレイのサイズを制御する手段をさらに備えている。
【００１６】
この発明の上述したおよびその他の特徴や長所は、添付の図面を参照してこの発明を例示的に説明する実施例の以下の説明から明かとなるであろう。
【００１７】
図１は、この発明の実施形態に係る増幅器のブロック図である。３つの主要な段、すなわち、入力段１００，中間段２００および出力段３００が設けられている。入力段１００は、便宜上Ｉｉｎと参照符号を付された入力信号を受け入れて、増幅後にこれを中間段２００へ転送する。中間段２００は、入力段１００と出力段３００に接続されている。出力段３００は、中間段２００に接続され、出力信号Ｖｏｕｔ を提供する。
【００１８】
さらに、前記入力段１００、中間段２００、出力段３００のために適した電力の供給を提供する、バイアス段４００が示されている。
【００１９】
図２は入力段１００を示し、この入力段１００は差動の電流制御電圧源（ＣＣＶＳ―Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｖｏｌｔａｇｅ Ｓｏｕｒｃｅ―）１０１によって実現された差動入力段を含むタイプであり、このＣＣＶＳ１０１は、便宜上ＩＮ＋とＩＮ−の符号が付された入力ノードを有し、負のフィードバック（負帰還）１０２を有し、出力信号ＯＵＴ＋とＯＵＴ−を出力している。電圧であるこれらの出力信号は、出力信号ＬＩＮ＋とＬＩＮ−を供給する２つの電圧−電流（Ｖ−Ｉ）コンバータ１０３に接続されている。これらの出力信号は、電流である。入力段１００は、信号停止信号源と共に用いることもまたできるので、他の入力はオフセット調整のために用いることができる。
【００２０】
負のフィードバック１０２は、ＣＣＶＳ１０１の入力インピーダンスを低くすると共に、そのカットオフ周波数を引き上げて、その結果として、入力段１００の全体の帯域幅は増加する。
【００２１】
中間段２００の入力ノードは相対的に低いインピーダンスを有しているので、また、ＣＣＶＳ１０１の出力は電圧信号であるので、２つのＶ−Ｉコンバータ１０３が提供されていた。
【００２２】
図３は、中間段２００を示している。これは、フィードバック接続を伴う２つの電流制御ネットワーク（ＣＣＮ―Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｎｅｔｗｏｒｋ―）２０１を備えている。このフィードバック接続２０３および２０６は、中間段から入力段の入力ノードＩＮ＋およびＩＮ−への負のフィードバック接続である。フィードバック接続２０４および２０５は、共通ノードＬＩＮ＋とＬＩＮ−に対しての正のフィードバック接続である。接続２０２と２０７は中間段２００を出力段３００に接続している。入力ノードＬＩＮ＋とＬＩＮ−は、低インピーダンスブランチを介して接地へ接続されており、このためノードＬＩＮ＋とＬＩＮ−は相対的に低インピーダンスノードとなっている。
【００２３】
ＣＣＮの役割は、前記低インピーダンスブランチを介して、ＣＣＮのフィードバック接続へと流れ、また、中間段２００の入力ノードＬＩＮ＋とＬＩＮ−へと流れ、さらに入力段１００および出力段３００へと流れる電流のコピーを提供することにある。正のフィードバック接続２０４および２０５はまた、同相分排除比（ＣＭＲＲ ―Ｃｏｍｍｏｎ Ｍｏｄｅ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ―）の改善を提供し、その結果として増幅器の信号対雑音比の改善をも提供する。負のフィードバック接続２０３および２０６は、入力段１００の入力インピーダンスをさらに低減させて、帯域幅を改善している。
【００２４】
低インピーダンスノードＬＩＮ＋とＬＩＮ−は、入力段１００，中間段２００および出力段３００により共有されており、これらのノードと共通ノードとの間のインピーダンスに関連する時定数を低減させ、その直接の結果として、増幅器の全般的な帯域幅を拡張させる。事実、ＣＣＮ２０１は、増幅器の帯域幅をその利得とは独立させて制御している。
【００２５】
図４は、出力段３００を示している。この出力段は、全差動出力増幅器３０１を備えている。全差動出力増幅器は、ＣＣＶＳにより実現されており、これは低インピーダンスノードＬＩＮ＋とＬＩＮ−とを中間段２００と入力段１００とにより共有しているので、この増幅器は大きな帯域幅を有している。全差動出力増幅器３００は、増幅器の帯域幅とは独立して利得を制御する手段を有している。その出力において、この増幅器はノードＡＯＵＴ＋とＡＯＵＴ−との間に全差動電圧信号を提供している。
【００２６】
図５は、全差動可変利得増幅器の実用的な実施例を示している。図示のようにバイポーラおよびＣＭＯＳトランジスタが用いられている。しかしながら、この回路は、バイポーラ，ＣＭＯＳまたはバイＣＭＯＳ技術のいずれか、またはこれらの組合せにより選択的に実施されても良い。バイポーラトランジスタについては、制御電極、第１の主電極、第２の主電極は、それぞれベース、エミッタ、おおびコレクタに相当している。また、ＣＭＯＳについては、制御電極、第１の主電極第２の主電極は、それぞれゲート、ソース、およびドレインに相当する。
【００２７】
図１に示される３つの段１００，２００，３００は、図５では破線で示されている。
【００２８】
ここで、図２に示される差動電流制御電圧源は、具体例としては、２つの抵抗器１０５および１０６を介して電力源Ｖｃｃに接続された２つのバイポーラトランジスタＱ１およびＱ２により実施される。もしも、電源からの完全な隔離が望まれるのであるならば、２つの抵抗器１０５および１０６は、２つの電流源によって置き換えることもできる。
【００２９】
負のフィードバック素子１０２は、抵抗器として示されているが、これはいずれかの広帯域Ｖ−Ｉ変換器で構成することもできる。Ｖ−Ｉ変換器１０３は、簡単な抵抗器であるが、この代わりにいずれかのＶ−Ｉ変換器を用いることもできる。
【００３０】
入力段１００は、表示の目的のためにのみ、全差動として表現されているが、もしもシングル・エンディッド（単一端子）入力信号源入力ノードＩＮ＋と参照ノードとの間に接続されているのならば、入力ノードＩＮ−は増幅器のオフセットを制御するために用いることもできる。
【００３１】
入力段１００と中間段２００との間の接続は、ノードＬＩＮ＋とＬＩＮ−とにより実現されている。２つのＣＣＮは、表示の方法により、バイポーラトランジスタＱ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７，Ｑ８の手段により実現されている。相対的に低インピーダンスノードＬＩＮ＋とＬＩＮ−および参照ノードを結合する２つの低インピーダンスブランチは、ダイオード接続された２つのトランジスタＱ３およびＱ４を備えており、以下、説明の便宜のため簡単にダイオードＱ３およびＱ４として引用する。このダイオードＱ３およびＱ４は、２つの電流源２０９および２０８を介して電力源Ｖｃｃに接続されている。
【００３２】
負のフィードバック接続２０３および２０６は、２つのトランジスタＱ５およびＱ６により実現されている。トランジスタＱ３およびＱ５と電流源２０９は、カレントミラーを示しており、負のフィードバック信号２０３はダイオードＱ３を流れる電流に比例する電流である。同様に、トランジスタＱ４およびＱ６と電流源２０８は、カレントミラーを構成しており、負のフィードバック信号２０６はダイオードＱ４を流れる電流に比例する電流である。可能な実用上の実現において、電流２０３および２０６は、ダイオードＱ４およびＱ３を流れる電流の複製（レプリカ）である。
【００３３】
２つのトランジスタＱ８およびＱ７は、正のフィードバック信号２０４および２０５を生成している。トランジスタＱ８はダイオードＱ４および電流源２０８と共に、電流ミラーを構成しており、正のフィードバック信号２０４は、ダイオードＱ４を流れる電流に比例する電流である。
【００３４】
同様に、トランジスタＱ７は、ダイオードＱ３および電流源２０９と共にカレントミラーを構成しており、正のフィードバック信号２０５は、ダイオードＱ３を流れる電流に比例する電流である。
【００３５】
可能な実用的な実現において、電流２０４および２０５は、ダイオードＱ４およびＱ３を流れる電流の複製であっても良い。
【００３６】
中間段２００は、負のフィードバック信号２０３および２０６を入力段１００に提供し、入力段１００の入力インピーダンスを低減させて、同時に、その帯域幅を拡張している。
【００３７】
中間段２００は、正のフィードバック信号２０４および２０５を共通ノードＬＩＮ＋とＬＩＮ−に提供し、増幅器のＣＭＲＲ要素を改善し、回路の信号対雑音比を増大させる。
【００３８】
図５に示されている中間段２００の実施例において、共通ノードＬＩＮ＋とＬＩＮ−は、出力ノードＩＮＦＩＮ＋およびＩＮＦＩＮ−に一致しており、これらは出力段３００の入力ノードである。
【００３９】
出力段３００は、差動状態に接続された２つのＣＣＶＳを備えている。図示するように、２つのＣＣＶＳは、バイポーラトランジスタＱ９およびＱ１０により実現されているが、いずれかの他の広帯域ＣＣＶＳがその代わりに用いられても良い。トランジスタＱ９およびＱ１０のコレクタには、２つの抵抗器３０３および３０２が設けられている。
【００４０】
トランジスタＱ９，ダイオードＱ３，電流源２０９および抵抗器３０３は、カレントミラーを構成しており、その結果として、抵抗器３０３を流れる電流は、ダイオードＱ３を流れる電流に比例している。
【００４１】
同様に、トランジスタＱ１０，ダイオードＱ４，電流源２０８および抵抗器３０２は、カレントミラーを構成しており、その結果として、抵抗器３０２を流れる電流は、ダイオードＱ４を流れる電流に比例している。
【００４２】
入力ノードＩＮＦＩＮ＋およびＩＮＦＩＮ−は低インピーダンスノードであるので、出力段は拡張された帯域幅を有している。
【００４３】
増幅器の全利得は、抵抗器３０２および３０３の値に制御可能であり、増幅器利得はその帯域とは独立して調整可能であり、この帯域は中間段２００によって制御されている。
【００４４】
この発明による多次元増幅器構成５００の実施形態が図６に示されている。多次元増幅器構成は、まず第１に、電圧制御電流源５１０のＮ１次元アレイ（ＶＣＣＳ―Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ―アレイ）と、請求項１に定義されているように、第２に、可変利得増幅器（ＴＩＡアレイ）５２０の全差動のＮ２次元アレイと、制御ユニット５３０と、により特徴付けられ、前記制御ユニット５３０はＶＣＣＳおよびＴＩＡアレイに接続されている。
【００４５】
前記制御ユニット５３０は、信号経路１を介してＶＣＣＳアレイ５１０へと入力ベクトル信号を導くか、信号経路３を介してＴＩＡアレイ５２０へと導くかのいずれかを可能にしている。信号経路２もまた、ＶＣＣＳアレイ５１０の出力ベクトル用に設けられている。
【００４６】
もしも入力ベクトルが電圧のベクトルであるのならば、この入力ベクトルは、信号経路１を介してＶＣＣＳアレイ５１０へと道順を付けられる。ＶＣＣＳアレイ５１０アレイの出力信号はその後、信号経路２を介して、および信号経路３を介して、制御ユニット５３０により、ＴＩＡアレイの入力へと道順を付けられている。
【００４７】
もしも入力ベクトルが電流のベクトルであるならば、この入力ベクトルは、信号経路３を介して制御ユニット５３０によりＴＩＡアレイへと道順を付けられており、ＶＣＣＳアレイは入力ベクトルから切り離されている。もしも入力ベクトルが電圧要素と電流要素との混合を含んでいるならば、電圧要素は信号経路１，２および３を介してＴＩＡアレイ５２０へと道順を付けられ、電流要素は信号経路３を介して道順を付けられている。
【００４８】
サイズ制御経路は、ＶＣＣＳアレイおよびＴＩＡアレイの次元と多数の素子とを制御する制御信号のベクトルである。もしも、例えばＮ１＝Ｎ２＝１でＶＣＣＳのただ１つとＴＩＡの１つとが選択されたならば、広帯域の電圧制御電圧源が得られる。もしも、Ｎ１＝２でＮ２＝１ならば、回路構成は広帯域信号用のスイッチングマトリックスを定義しても良い。この場合、サイズ制御信号は、信号を受信する入力ＶＣＣＳと、出力を提供するＴＩＡとを制御している。この状態では、この回路は、高周波数信号用のクロスバーすいっちのように動作する。
【００４９】
もしも入力ベクトルが電流のベクトルでも電圧のベクトルでもないのならば、この入力ベクトルは、入力ベクトル要素の能力にしたがって、ＶＣＣＳアレイを介してまたはＴＩＡアレイを介してのいずれかで道順を付けられることは注目される。これは、例えば、入力ベクトルが電荷（ｃｈａｒｇｅ）のベクトルであるような場合である。
【００５０】
さらに、信号経路は、ハードウェアによって構成されていても良いし、コンピュータプログラムのようにプログラム可能な者であっても良い。
【００５１】
出力ベクトルは、サイズ制御信号によって適用の好適な実施形態である、全差動可変利得増幅器の選択された出力を含むベクトルである。
【００５２】
この発明の保護範囲はこの明細書中に説明された実施形態に限定されることがないことは注目されるべきである。また、この特許請求の範囲で如何なる引用番号が付されていてもこの発明の保護範囲を制限しない。動詞「備える」の使用は特許請求の範囲で定義された構成要素以外の如何なる要素の存在をも排除するものではない。構成要素に先行する不定冠詞「ａ」または「ａｎ」の使用は、これらの要旨の複数の存在を排除するものではない。この発明の部分を形成する手段は、専用のハードウェアの形態でも、汎用目的のプログラムされたプロセッサの形態でも何れでも実施されても良い。この発明は、いずれかの新たな特徴または複数の特徴の組合せの中に存在する。
【図面の簡単な説明】
【図１】
一実施形態に係る増幅器のブロック図である。
【図２】
実施形態に係る増幅器の入力段のブロック図である。
【図３】
実施形態に係る増幅器の中間段のブロック図である。
【図４】
実施形態に係る増幅器の出力段のブロック図である。
【図５】
この発明の一実施形態に係る増幅器をバイポーラ−ＣＭＯＳにより実現した構成を示す回路図である。
【図６】
実施形態に係る多次元増幅器構成を示すブロック図である。
【符号の説明】
１００ 入力段
１０１ 差動入力増幅器
１０２ 局部フィードバック手段
１０３ 電圧電流変換手段
２００ 中間段
２０１ 電流制御ネットワーク
３００ 出力段
５００ 多次元増幅器構成
５１０ 電圧制御電流源（ＶＣＣＳアレイ）
５３０ 制御ユニット
Claims (13)
- 入力段と、この入力段に接続された中間段と、この中間段に接続された出力段と、電圧電流変換手段と、を備える全差動可変利得増幅器であって、
前記入力段は、局部フィードバック手段および前記電圧電流変換手段を有する差動入力増幅器を備え、この差動入力増幅器は、この入力段と前記中間段とを接続するために設けられており、
前記中間段は、各共通ノードから参照ノードへの第１および第２のフィードバックブランチを備え、前記供給ノードは、前記入力段、出力段および中間段により共用されており、
前記中間段はさらに、前記第１のフィードバックブランチを介して前記共通ノードに接続されると共に前記第２のフィードバックブランチを介して前記入力段に接続された電流制御ネットワークを備えていることを特徴とする全差動可変利得増幅器。 - 前記第１のフィードバックブランチは、負のフィードバック手段を備え、前記第２のフィードバックブランチは、正のフィードバック手段を備えていることを特徴とする請求項１に記載の増幅器。
- 前記局部フィードバック手段は、負のフィードバック手段を備えることを特徴とする請求項１に記載の増幅器。
- 前記入力段は、負の局部フィードバックを有する電流制御電圧源を備え、
前記中間段は、前記第１および第２のフィードバックブランチ内を流れて、前記電流制御電圧源と前記出力段とに供給される電流を複製するための、正のフィードバック手段および負のフィードバック手段を備えることを特徴とする請求項２に記載の増幅器。 - 前記出力段は、電流制御電圧源（ＣＣＶＳ―Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｖｏｌｔａｇｅ Ｓｏｕｒｃｅｓ―）を備える請求項４に記載の増幅器。
- 電圧制御電流源（ＶＣＣＳ―Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｃｕｒｒｅｎｔ Ｓｏｕｒｃｅ ―）の第１のＮ１次元アレイ（以下、ＶＣＣＳアレイ）と、請求項１に記載の全差動可変利得増幅器の第２のＮ２次元アレイ（以下、ＴＩＡアレイ）と、前記ＶＣＣＳアレイおよび前記ＴＩＡアレイに接続された制御ユニットと、を備えることを特徴とする多次元増幅器構成。
- 前記制御ユニットは、サイズ制御信号を介して、前記ＶＣＣＳアレイのサイズおよび／または前記ＴＩＡアレイのサイズを制御する手段を備える請求項６に記載の多次元増幅器構成。
- 前記サイズ制御信号は、信号の第１のベクトルである請求項７に記載の多次元増幅器構成。
- 前記制御ユニットは、入力制御信号の制御の下で、第１の信号経路を介して前記ＶＣＣＳアレイに対して、または、第３の信号経路を介して前記ＴＩＡアレイに対して、の何れかに、入力ベクトルの経路を制御する手段を備える請求項６に記載の多次元増幅器構成。
- 前記入力制御信号は、信号の第２のベクトルである請求項９に記載の多次元増幅器構成。
- 前記入力ベクトルが電圧のベクトルであるのならば、前記第１の信号経路は前記入力ベクトルのためのものと同一であると共に、前記第３の信号経路は前記ＶＣＣＳアレイにより生成される第２の出力信号経路と同一である請求項８に記載の多次元増幅構成。
- 前記入力ベクトルが電流のベクトルであるのならば、前記第３の信号経路は電流のベクトルのためのものと同一であると共に、前記ＶＣＣＳアレイは前記電流のベクトルからは切断されている請求項９に記載の多次元増幅器構成。
- 前記ＴＩＡアレイは、出力ベクトルを含み、この出力ベクトルは請求項１に記載された全差動可変利得増幅器の出力を含む信号の第３のベクトルである請求項６に記載の多次元増幅器構成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01200064 | 2001-01-10 | ||
| PCT/IB2001/002543 WO2002056458A2 (en) | 2001-01-10 | 2001-12-12 | A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004518325A true JP2004518325A (ja) | 2004-06-17 |
| JP4076858B2 JP4076858B2 (ja) | 2008-04-16 |
Family
ID=8179737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002557006A Expired - Fee Related JP4076858B2 (ja) | 2001-01-10 | 2001-12-12 | 全差動可変利得増幅器および多次元増幅器構成 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6469580B2 (ja) |
| EP (1) | EP1352466B1 (ja) |
| JP (1) | JP4076858B2 (ja) |
| CN (1) | CN1288839C (ja) |
| AT (1) | ATE407475T1 (ja) |
| DE (1) | DE60135678D1 (ja) |
| WO (1) | WO2002056458A2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7570112B2 (en) * | 2005-12-15 | 2009-08-04 | Siemens Medical Solutions Usa, Inc. | Ultrasound imaging or other use variable input impedance preamplifier |
| KR100980347B1 (ko) * | 2008-09-05 | 2010-09-06 | 주식회사 실리콘웍스 | 디더링 스위치를 구비하는 증폭기 및 그 증폭기를 사용하는 디스플레이 구동회로 |
| US9246601B2 (en) * | 2011-05-03 | 2016-01-26 | Yunzhi Dong | Optical receiver |
| CN102394581A (zh) * | 2011-09-19 | 2012-03-28 | 张兴发 | 全差分运算放大器 |
| CN104135240A (zh) * | 2014-07-23 | 2014-11-05 | 西安空间无线电技术研究所 | 一种基于环路反馈系数的全差分运放应用电路确定方法 |
| US9912304B2 (en) * | 2015-04-17 | 2018-03-06 | Analog Devices, Inc. | Two-input amplifier |
| CN109274341A (zh) * | 2018-08-19 | 2019-01-25 | 天津大学 | 基于标准cmos工艺可见光通信的全差分跨阻抗放大器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3919654A (en) * | 1974-08-14 | 1975-11-11 | Bell Telephone Labor Inc | Syllabic compandor |
| US4085382A (en) * | 1976-11-22 | 1978-04-18 | Linear Technology Inc. | Class B amplifier |
| US4429283A (en) * | 1981-11-12 | 1984-01-31 | Rca Corporation | Differential current amplifier |
| GB8513329D0 (en) * | 1985-05-28 | 1985-07-03 | Secr Defence | Transconductors |
| JP2766264B2 (ja) * | 1987-10-12 | 1998-06-18 | 株式会社東芝 | 差動増幅回路 |
| US5581212A (en) | 1993-10-18 | 1996-12-03 | Industrial Technology Research Institute | Fully differential CMOS transconductance-transimpedance wide-band amplifier |
| JP2000031763A (ja) * | 1998-07-14 | 2000-01-28 | Fujitsu Ltd | 可変利得回路 |
| JP2000232328A (ja) * | 1999-02-09 | 2000-08-22 | Nec Ic Microcomput Syst Ltd | 可変利得増幅器の利得制御回路 |
-
2001
- 2001-12-12 WO PCT/IB2001/002543 patent/WO2002056458A2/en active IP Right Grant
- 2001-12-12 DE DE60135678T patent/DE60135678D1/de not_active Expired - Lifetime
- 2001-12-12 JP JP2002557006A patent/JP4076858B2/ja not_active Expired - Fee Related
- 2001-12-12 CN CNB018090435A patent/CN1288839C/zh not_active Expired - Fee Related
- 2001-12-12 AT AT01273146T patent/ATE407475T1/de not_active IP Right Cessation
- 2001-12-12 EP EP01273146A patent/EP1352466B1/en not_active Expired - Lifetime
-
2002
- 2002-01-08 US US10/042,445 patent/US6469580B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| ATE407475T1 (de) | 2008-09-15 |
| WO2002056458A2 (en) | 2002-07-18 |
| CN1526197A (zh) | 2004-09-01 |
| EP1352466A2 (en) | 2003-10-15 |
| US20020109546A1 (en) | 2002-08-15 |
| DE60135678D1 (de) | 2008-10-16 |
| WO2002056458A3 (en) | 2003-03-13 |
| US6469580B2 (en) | 2002-10-22 |
| JP4076858B2 (ja) | 2008-04-16 |
| EP1352466B1 (en) | 2008-09-03 |
| CN1288839C (zh) | 2006-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088179B2 (en) | Single-ended input, differential output low noise amplifier | |
| CN105393453A (zh) | 具有宽输入电流范围的跨阻抗放大器的装置和方法 | |
| US4272728A (en) | Differential-input amplifier circuit | |
| US5475343A (en) | Class AB complementary output stage | |
| JP2005505149A (ja) | 高い線形性と単調な関係のあるオフセット電圧を有する自動利得制御回路 | |
| CA2324109A1 (en) | Wide-dynamic-range variable-gain amplifier | |
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US5512857A (en) | Class AB amplifier allowing quiescent current and gain to be set independently | |
| US4752745A (en) | Opto-isolated bias circuit for operating push-pull amplifiers in class A and class AB modes | |
| US5294892A (en) | Two-stage rail-to-rail class AB operational amplifier | |
| US20180019719A1 (en) | Bidirectional amplifier | |
| US20130021103A1 (en) | High power wideband amplifier and method | |
| EP1928087B1 (en) | Variable gain amplifier circuit | |
| JP4076858B2 (ja) | 全差動可変利得増幅器および多次元増幅器構成 | |
| EP0475507B1 (en) | Amplifier arrangement | |
| CN114268284A (zh) | 单端差分跨阻抗放大器 | |
| US4271394A (en) | Amplifier circuit | |
| JPH04227106A (ja) | 高周波数クロス接合折返しカスコード回路 | |
| WO2023221210A1 (zh) | 带隙基准电路与芯片 | |
| JP2021040207A (ja) | トランスインピーダンスアンプ | |
| JPH0832367A (ja) | プッシュプル増幅器 | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| JP3991306B2 (ja) | 増幅回路 | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US4254381A (en) | Balanced-to-single-ended signal converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041210 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070601 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070903 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110208 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |