JP3991306B2 - 増幅回路 - Google Patents
増幅回路 Download PDFInfo
- Publication number
- JP3991306B2 JP3991306B2 JP2001354172A JP2001354172A JP3991306B2 JP 3991306 B2 JP3991306 B2 JP 3991306B2 JP 2001354172 A JP2001354172 A JP 2001354172A JP 2001354172 A JP2001354172 A JP 2001354172A JP 3991306 B2 JP3991306 B2 JP 3991306B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- stage
- signal
- transistor
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レール・ツー・レール型プッシュプル出力段を備えた増幅回路に関し、より詳しくは、コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路に関する。
【０００２】
【従来の技術】
バイポーラ集積回路の信号出力回路としては、定常消費電流が少なく、またクロスオーバー歪みの少ない、ＡＢ級プッシュプル増幅回路が一般的に使用されている。従来、この用途に用いるＡＢ級プッシュプル増幅回路のプッシュプル出力段としては、いわゆるエミッタ−エミッタ接続型の出力段が使用されていた。このプッシュプル出力段は、一対の相補形トランジスタのエミッタどうしを結合して出力ノードとすると共に、それらトランジスタの夫々のコレクタを正電圧給電線と負電圧給電線とに結合し、そして、それらトランジスタの各々のベースとコレクタに、そのトランジスタを駆動する駆動用トランジスタのコレクタとエミッタを結合したものである。しかしながら、このような構成のエミッタ−エミッタ接続型のプッシュプル出力段には、その出力電圧のダイナミックレンジが、正電圧給電線と負電圧給電線との間の電圧差よりかなり狭くなってしまうという短所が付随しており、一般的には、それら給電線間の電圧差より約２ボルト狭いダイナミックレンジとなっている。近年、バイポーラ集積回路の消費電力を低減するために、電源電圧の設計値をより低く設定する傾向があるが、出力電圧のダイナミックレンジが狭くなるという短所は、電源電圧を低く設定する上で大きな障害となるものであり、特に、電源電圧の設計値が低下して給電線間の電圧差が２ボルトに近付くと、この短所による弊害は急激に増大する。
【０００３】
この問題を解決するために、プッシュプル出力段の構成を変更して、一対の相補形トランジスタのコレクタどうしを結合して出力ノードとすると共に、それらトランジスタの夫々のエミッタを正電圧給電線と負電圧給電線とに結合した、いわゆるコレクタ−コレクタ接続型のプッシュプル出力段とすることが提案されている。この種のプッシュプル出力段の一例は、例えば米国特許第６１０４２４４号公報などに開示されており、同米国特許公報には、上述したエミッタ−エミッタ接続型のプッシュプル出力段の短所についても詳細に論じられている。
【０００４】
【発明が解決しようとする課題】
コレクタ−コレクタ接続型のプッシュプル出力段は、その出力電圧のダイナミックレンジが、正電圧給電線と負電圧給電線との間の電圧差と殆ど変わらない広いレンジとなり、従って、その出力電圧が、略々、負電圧給電線（負レール）の電圧値から正電圧給電線（正レール）の電圧値までの範囲に亘って変化し得ることから、レール・ツー・レール型プッシュプル出力段とも呼ばれている。レール・ツー・レール型プッシュプル出力段を備えた増幅回路は、バイポーラ集積回路の信号出力回路として使用する場合に、その集積回路の電源電圧の設計値を低く設定する上で有利であるが、しかしながら、消費電力を更に低減すること、並びに、信号大振幅時の歪みを更に低減することが、尚、強く求められていた。
【０００５】
本発明はかかる事情に鑑み成されたものであり、本発明の目的は、レール・ツー・レール型プッシュプル出力段を備えた増幅回路において、消費電力の更なる低減、並びに、信号大振幅時の歪みの更なる低減を達成することにある。
【０００６】
【課題を解決するための手段】
上述の目的を達成するため、本発明にかかる増幅回路は、コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路において、電圧信号の形の入力信号を受取り、受取った入力信号に対応した一対の電流信号を送出するトランスコンダクタンス入力段と、前記トランスコンダクタンス入力段と前記プッシュプル出力段との間に接続され、前記トランスコンダクタンス入力段が送出する一対の電流信号を受取り、受取った一対の電流信号を増幅して、前記プッシュプル出力段の前記第１トランジスタを駆動するための電流信号の形の第１駆動信号と、前記プッシュプル出力段の前記第２トランジスタを駆動するための電流信号の形の第２駆動信号とを送出する駆動段と、前記駆動段に接続され、前記駆動段が送出する前記第１駆動信号及び前記第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を前記駆動段の入力へ負帰還することで、前記ソース電流の電流値と前記シンク電流の電流値との積が実質的に一定に維持されるようにする負帰還段とを備え、前記負帰還段は、前記第１駆動信号及び前記第２駆動信号に基づいて、前記ソース電流及び前記シンク電流の大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、前記ソース電流及び前記シンク電流の大きさに応じた信号として前記一対の帰還信号を発生することを特徴とする。
【０００７】
本発明にかかる増幅回路によれば、電圧信号の形の入力信号を受取るトランスコンダクタンス入力段が、その入力信号から、ソース電流を制御するための電流信号とシンク電流を制御するための電流信号とを個別に生成し、駆動段が、それら一対の電流信号を個別に増幅して一対の駆動信号を生成し、それら駆動信号によってプッシュプル出力段の第１トランジスタと第２トランジスタとが個別に駆動されるため、信号振幅が大きいときでも十分なソース電流及びシンク電流を生成することができ、また、信号波形の歪みを低減することができる。更に、負帰還段によって、ソース電流の電流値とシンク電流の電流値との積が実質的に一定に維持されるため、信号振幅が大きいときでも消費電力を少なく抑えることができると共に、信号波形の歪みを更に小さく抑えることが可能となっている。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照しつつ説明して行く。
図１は本発明の好適な実施の形態にかかる増幅回路のブロック図であり、図２は図１の増幅回路を更に詳細に示した回路図である。
【０００９】
図１にブロック図で示した本発明の好適な実施の形態に増幅回路１０は、プッシュプル出力段２０と、トランスコンダクタンス入力段４０と、駆動段６０と、負帰還段８０とを含んでいる。増幅回路１０は、電圧信号の形の入力信号を受取り、その入力信号に応じた出力信号を電流信号の形で負荷３０へ送出する。
【００１０】
プッシュプル出力段２０は、コレクタ−コレクタ接続型（即ち、レール・ツー・レール型）のＡＢ級プッシュプル出力段として構成されている。プッシュプル出力段２０は、第１入力ノード２２ａ、第２入力ノード２２ｂ、一対の相補形トランジスタである第１トランジスタ２４ａ及び第２トランジスタ２４ｂ、正電圧給電線（正レール）３２ａに接続された正電圧給電ノード２６ａ、負電圧給電線（負レール）３２ｂに接続された負電圧給電ノード２６ｂ、及び出力ノード２８を備えている。プッシュプル出力段２０の出力ノード２８は、増幅回路１０の出力ノードでもあり、この出力ノード２８とグラウンドとの間に負荷３０が接続されている。第１トランジスタ２４ａは図示例ではＰＮＰ形トランジスタであり、そのベースが第１入力ノード２２ａに結合し、そのエミッタが正電圧給電ノード２６ａに結合し、そのコレクタが出力ノード２８に結合している。第２トランジスタ２４ｂは、第１トランジスタ２４ａに対して相補的なＮＰＮ形トランジスタであり、そのベースが第２入力ノード２２ｂに結合し、そのエミッタが負電圧給電ノード２６ｂに結合し、そのコレクタが出力ノード２８に結合している。
【００１１】
このように、一対の相補形トランジスタである第１及び第２トランジスタ２４ａ、２４ｂのコレクタどうしが結合されて出力ノードとされ、また、それらトランジスタ２４ａ、２４ｂの夫々のエミッタが、正電圧給電線３２ａと負電圧給電線３２ｂとに結合されていることから、このプッシュプル出力段２０は、上で述べたように、コレクタ−コレクタ接続型、即ちレール・ツー・レール型のプッシュプル出力段となっている。既述のごとく、この方式のプッシュプル出力段は、その出力電圧のダイナミックレンジが、正電圧給電線と負電圧給電線との間の電圧差と殆ど変わらない広いレンジであるため、電源電圧の設計値を低く設定する上で有利である。また、このプッシュプル出力段２０が動作する際に、正電圧給電ノード２６ａから出力ノード２８へ流れる第１トランジスタ２４ａのコレクタ電流をソース電流ＩＰと呼び、出力ノード２８から負電圧給電ノード２６ｂへ流れる第２トランジスタ２４ｂのコレクタ電流をシンク電流ＩＮと呼ぶ。従って、出力ノード２８から負荷３２を通ってグラウンドへ流れる方向を負荷電流ＩＯＵＴの正方向とするならば、ソース電流ＩＰの電流値からシンク電流ＩＮの電流値を差し引いた値が、負荷電流ＩＯＵＴの電流値となる。
【００１２】
尚、当業者には周知のごとく、２個または３個以上のトランジスタをダーリントン接続したものは、１個のトランジスタと実質的に同等の機能を発揮する。従って、プッシュプル出力段２０の第１及び第２トランジスタ２４ａ、２４ｂの各々を、ダーリントン接続した２個または３個以上のトランジスタに置換した構成も、以上に説明した構成と均等である。
【００１３】
トランスコンダクタンス入力段４０は、電圧信号の形の入力信号を受取り、受取った入力信号に対応した電流信号を送出する、いわゆるトランスコンダクタンス増幅段として構成されている。トランスコンダクタンス入力段４０は、第１入力ノード４２ａ、第２入力ノード４２ｂ、第１トランスコンダクタンス差動増幅回路４４ａ、第２トランスコンダクタンス増幅回路４４ｂ、第１出力ノード４６ａ、及び第２出力ノード４６ｂを備えている。第１及び第２入力ノード４２ａ、４２ｂは、第１トランスコンダクタンス差動増幅回路４４ａの一対の入力に結合すると共に、第２トランスコンダクタンス差動増幅回路４４ｂの一対の入力にも結合している。第１トランスコンダクタンス差動増幅回路４４ａ出力は第１出力ノード４６ａ結合しており、第２トランスコンダクタンス差動増幅回路４４ｂの出力は第２出力ノード４６ｂに結合している。以上の構成により、第１入力ノード４２ａと第２入力ノード４２ｂとの間に入力した電圧信号に対応した一対の電流信号が、第１及び第２出力ノード４６ａ、４６ｂから送出されるようになっている。ただし、それら一対の電流信号は同じものではなく、第１出力ノード４６ａから送出される電流信号は、駆動段６０で増幅された後に、プッシュプル出力段２０の第１トランジスタ２４ａを駆動するための信号であり、第２出力ノード４６ｂから送出される電流信号は、駆動段６０で増幅された後に、プッシュプル出力段２０の第２トランジスタ２４ｂを駆動するための信号である。
【００１４】
駆動段６０は、トランスコンダクタンス入力段４０とプッシュプル出力段２０との間に接続され、トランスコンダクタンス入力段４０が送出する一対の電流信号を増幅して、プッシュプル出力段２０の第１トランジスタ２４ａを駆動するための電流信号の形の第１駆動信号と、プッシュプル出力段２０の第２トランジスタ２４ｂを駆動するための電流信号の形の第２駆動信号とを送出する段であり、電流増幅段として構成されている。駆動段６０は、第１入力ノード６２ａ、第２入力ノード６２ｂ、第１電流増幅回路６４ａ、第２電流増幅回路６４ｂ、第１出力ノード６６ａ、及び第２出力ノード６６ｂを備えている。
【００１５】
第１入力ノード６２ａは、第１電流増幅回路６４ａ入力に結合しており、この第１電流増幅回路６４ａの出力は第１出力ノード６６ａに結合している。この第１電流増幅回路６４ａの出力が、上述の第１駆動信号である。また、第２入力ノード６２ｂは、第２電流増幅回路６４ｂ入力に結合しており、この第２電流増幅回路６４ｂの出力は第２出力ノード６６ｂに結合している。この第２電流増幅回路６４ｂの出力が、上述の第２駆動信号である。従って、駆動段６０は、並列的な２組の電流増幅部で構成されている。
【００１６】
更に、駆動段６０の第１入力ノード６２ａは、トランスコンダクタンス入力段４０の第１出力ノード４６ａに接続されているため、駆動段６０の第１電流増幅回路６４ａは、入力段４０の第１トランスコンダクタンス差動増幅回路４４ａの出力を増幅する。また、駆動段６０の第２入力ノード６２ｂは、トランスコンダクタンス入力段４０の第２出力ノード４６ｂに接続されているため、駆動段６０の第２電流増幅回路６４ｂは、入力段４０の第２トランスコンダクタンス差動増幅回路４４ｂの出力を増幅する。
【００１７】
更に、駆動段６０の第１出力ノード６６ａは、プッシュプル出力段２０の第１入力ノード２２ａに（従って、第１トランジスタ２４ａのベースに）接続されており、駆動段６０の第２出力ノード６６ｂは、プッシュプル出力段２０の第２入力ノード２２ｂに（従って、第２トランジスタ２４ｂのベースに）接続されている。そして、駆動段６０は、プッシュプル出力段２０を、ＡＢ級プッシュプル動作をするように駆動する。
【００１８】
従って、入力段４０の第１トランスコンダクタンス差動増幅回路４４ａは、駆動段６０の第１電流増幅回路６４ａを制御することで、最終的に、プッシュプル出力段２０の第１トランジスタ２４ａを流れるソース電流ＩＰを制御しており、一方、入力段４０の第２トランスコンダクタンス差動増幅回路４４ｂは、駆動段６０の第２電流増幅回路６４ｂを制御することで、最終的に、プッシュプル出力段２０の第２トランジスタ２４ａを流れるシンク電流ＩＮを制御している。このように、ソース電流ＩＰを制御するための制御系統とシンク電流ＩＮを制御するための制御系統とを並列的に設けたことによって、信号振幅が大きいときでも十分なソース電流及びシンク電流を生成することができ、また、信号波形の歪みを低減することが可能となっている。
【００１９】
負帰還段８０は、駆動段６０の一対の出力ノード６６ａ、６６ｂと、一対の入力ノード６２ａ、６２ｂとに接続されており、駆動段６０の出力ノード６６ａ、６６ｂから送出される第１駆動信号及び第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を駆動段６０の入力ノード６２ａ、６２ｂへ負帰還することで、プッシュプル出力段２０の第１トランジスタ２４ａを流れるソース電流ＩＰの電流値と第２トランジスタ２４ｂを流れるシンク電流ＩＮの電流値との積が実質的に一定に維持されるようにしている。
【００２０】
更に詳しく説明すると、負帰還段８０は、第１入力ノード８２ａ、第２入力ノード８２ｂ、正電圧給電ノード８４ａ、負電圧給電ノード８４ｂ、第１出力ノード８６ａ、及び第２出力ノード８６ｂを備えている。第１入力ノード８２ａは駆動段６０の第１出力ノード６６ａに接続されており、第２入力ノード８２ｂは駆動段６０の第２出力ノード６６ｂに接続されている。正電圧給電ノード８４ａは正電圧給電線３２ａに接続されており、負電圧給電ノード８４ｂは負電圧給電線３２ｂに接続されている。また、第１出力ノード８６ａは駆動段６０の第１入力ノード６２ａに接続されており、第２出力ノード８６ａは駆動段６０の第２入力ノード６２ｂに接続されている。そして、負帰還段８０は、駆動段６０がプッシュプル出力段２０を駆動するために送出する一対の駆動信号を第１及び第２入力ノード８２ａ、８２ｂから取込み、取込んだそれら一対の駆動信号に基づいて、プッシュプル出力段２０の中を流れているソース電流ＩＰ及びシンク電流ＩＮの大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、ソース電流ＩＰ及びシンク電流ＩＮの大きさに応じた一対の帰還信号を発生する。そして、それら一対の帰還信号を、第１及び第２出力ノード８６ａ、８６ｂから、駆動信号４０の第１及び第２入力ノード６２ａ、４２ｂへ供給して駆動段６０に負帰還をかけることで、ソース電流ＩＰの電流値とシンク電流ＩＮの電流値との積が実質的に一定の値に維持されるようにするという目的を達成している。尚、負帰還段８０の構成及び機能については、図２に関する以下の説明の中で更に詳細に論じて行く。
【００２１】
これより図２の回路図を参照して、図１にブロック図で示した増幅回路１０の構成及び機能を更に詳細に説明して行く。尚、図２の回路図において、図１の要素に対応する要素には同一の参照番号を付してある。
【００２２】
プッシュプル出力段２０及びトランスコンダクタンス入力段４０は、図２の回路図でも、図１のブロック図と同様に図示してある。ただし、プッシュプル出力段２０の一対の相補形トランジスタを、図１では第１トランジスタ２４ａ及び第２トランジスタ２４ｂとして表しているのに対し、図２では他のトランジスタと明瞭に区別するために、それらをＰＮＰトランジスタＱ９及びＮＰＮトランジスタＱ１０として表している。駆動段６０及び負帰還段８０は、図２では、図１より更に詳細に図示してある。
【００２３】
先ず、駆動段６０の詳細構成について説明する。図１に駆動段６０の第１電流増幅回路６４ａとして示したブロックは、図２に示したように、ＰＮＰトランジスタＱ１と抵抗Ｒ１とから成るエミッタ・ホロワ増幅回路で構成することができる。ＰＮＰトランジスタＱ１のベースは、図１に示した駆動段６０の第１入力ノード６２ａを構成しており、入力段４０の第１トランスコンダクタンス差動増幅回路４４ａの出力が、このＰＮＰトランジスタＱ１のベースに結合されている。また、抵抗Ｒ１は、ＰＮＰトランジスタＱ１のエミッタと、正電圧給電線３２ａとの間に接続されている。ＰＮＰトランジスタＱ１のコレクタは、負電圧給電線３２ｂに結合されており、ＰＮＰトランジスタＱ１のエミッタは、図１に示した駆動段６０の第１出力ノード６６ａを構成している。
【００２４】
図１に駆動段６０の第２電流増幅回路６４ｂとして示したブロックは、図２に示したように、ＮＰＮトランジスタＱ２と抵抗Ｒ２とから成るエミッタ・ホロワ増幅回路で構成することができる。ＮＰＮトランジスタＱ２のベースは、図１に示した駆動段６０の第２入力ノード６２ｂを構成しており、入力段４０の第２トランスコンダクタンス差動増幅回路４４ｂが、このＮＰＮトランジスタＱ２のベースに結合されている。また、抵抗Ｒ２は、ＮＰＮトランジスタＱ２のエミッタと、負電圧給電線３２ｂとの間に接続されている。ＮＰＮトランジスタＱ２のコレクタは、正電圧給電線３２ａに結合されており、ＮＰＮトランジスタＱ２のエミッタは、図１に示した駆動段６０の第２出力ノード６６ｂを構成している。
【００２５】
尚、第１及び第２電流増幅回路６４ａ、４４ｂは、図２に示したようなエミッタ・ホロワ増幅回路以外の増幅回路で構成することも可能であり、例えば、プッシュプル出力段２０の第１及び第２トランジスタ２４ａ、２４ｂにダーリントン接続した直結型増幅回路としてもよく、更にその他の型式の増幅回路としてもよい。
【００２６】
次に、負帰還段８０の詳細構成について説明する。図２に示したように、負帰還段８０は、ＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４、ＰＮＰトランジスタＱ５、ＮＰＮトランジスタＱ６、ＮＰＮトランジスタＱ７、ＰＮＰトランジスタＱ８、定電圧回路ＣＶ、第１カレントミラーＣＭ１、第２カレントミラーＣＭ２、第１定電流回路ＣＣ１、及び第２定電流回路ＣＣ２で構成することができる。以上に列挙した６個のトランジスタのうち、ＰＮＰトランジスタＱ３とＮＰＮトランジスタＱ６のペア、ＮＰＮトランジスタＱ４とＰＮＰトランジスタＱ５のペア、それにＮＰＮトランジスタＱ７とＰＮＰトランジスタＱ８のペアは、いずれも相補形トランジスタ・ペアであり、即ち、互いに逆極性で特性の揃ったトランジスタのペアである。また、ＮＰＮトランジスタＱ４とＱ７も同一特性であり、ＰＮＰトランジスタＱ５とＱ８も同一特性である。
【００２７】
ＰＮＰトランジスタＱ３は、そのコレクタが正電圧給電線３２ａに結合されており、そのベースが図１の第１入力ノード８２ａを構成している。ＮＰＮトランジスタＱ４は、そのコレクタ及びベースが互いに結合されることでダイオード接続とされており、それらコレクタ及びベースは、ＰＮＰトランジスタＱ３のエミッタに結合されている。ＰＮＰトランジスタＱ５は、そのコレクタ及びベースが互いに結合されることでダイオード接続とされており、そのエミッタがＮＰＮトランジスタＱ４のエミッタに結合されている。互いに結合されたＮＰＮトランジスタＱ４のエミッタ及びＰＮＰトランジスタＱ５のエミッタと、グラウンドとの間に、定電圧回路ＣＶが接続されている。ＮＰＮトランジスタＱ６は、そのコレクタがＰＮＰトランジスタＱ５のコレクタ及びベースに結合され、そのエミッタが負電圧給電線３２ｂに結合されており、そのベースが図１の第２入力ノード８２ｂを構成している。
【００２８】
ＮＰＮトランジスタＱ７は、そのベースがＮＰＮトランジスタＱ４のベースに結合されており、ＰＮＰトランジスタＱ８は、そのベースがＰＮＰトランジスタＱ５のベースに結合されている。ＮＰＮトランジスタＱ７とＰＮＰトランジスタＱ８とは、それらのエミッタどうしが結合されている。ＮＰＮトランジスタＱ７のコレクタと正電圧電源線３２ａとの間に第１定電流回路ＣＣ１が接続されており、ＰＮＰトランジスタＱ８と負電圧電源線３２ｂとの間に第２定電流回路ＣＣ２が接続されている。
【００２９】
図２から明らかなように、４個のトランジスタＱ４、Ｑ５、Ｑ７、及びＱ８の間の接続態様は、それらトランジスタのベース−エミッタ間電圧ＶＢＥ（Ｑ４）、ＶＢＥ（Ｑ５）、ＶＢＥ（Ｑ７）、及びＶＢＥ（Ｑ８）が、常に、ＶＢＥ（Ｑ４）＋ＶＢＥ（Ｑ５）＝ＶＢＥ（Ｑ７）＋ＶＢＥ（Ｑ８）を満たす接続態様となっている。
【００３０】
第１カレントミラーＣＭ１は、正電圧給電線３２ａとＮＰＮトランジスタＱ７のコレクタとに結合されており、この第１カレントミラーＣＭ１の出力が図１の第１出力ノード８６ａを構成している。第２カレントミラーＣＭ２は、負電圧給電線３２ｂとＰＮＰトランジスタＱ８のコレクタとに結合されており、この第２カレントミラーＣＭ２の出力が図１の第２出力ノード８６ｂを構成している。
【００３１】
第１定電流回路ＣＣ１と第２定電流回路ＣＣ２とは、互いに同じ大きさの定電流Ｉ０を供給するように設定されている。また、図２から明らかなように、ＮＰＮトランジスタＱ７のコレクタ電流とＰＮＰトランジスタＱ８のコレクタ電流とは大きさが等しく、それを電流ＩＣで表すことにする。電流ＩＣの大きさは、トランジスタＱ４及びＱ５を流れる電流の大きさによって決まる。また、電流ＩＣと電流Ｉ０との差ΔＩ＝ＩＣ−Ｉ０が、第１及び第２カレントミラーＣＣ１、ＣＣ２によって鏡映され、その鏡映によって発生した電流信号ΔＩが、一対の帰還信号として、駆動回路４０のＰＮＰトランジスタＱ１のベースと、ＮＰＮトランジスタＱ２のベースとへ、負帰還をかけるように供給される。
【００３２】
負帰還段８０のＰＮＰトランジスタＱ３と、プッシュプル出力段２０のＰＮＰトランジスタＱ９とは、それらの間のエミッタ面積比を１：Ａにしてあり、ここでＡは、１より十分に大きく、例えば１００程度の数値である。同様に、負帰還段８０のＮＰＮトランジスタＱ４と、プッシュプル出力段２０のＮＰＮトランジスタＱ１０とについても、それらの間のエミッタ面積比を１：Ａにしてある。そのため、ＰＮＰトランジスタＱ９のコレクタ電流（即ち、ソース電流）ＩＰに対して、ＰＮＰトランジスタＱ３のコレクタ電流は常にＩＰ／Ａとなり、また、ＮＰＮトランジスタＱ１０のコレクタ電流（即ち、シンク電流）ＩＮに対して、ＮＰＮトランジスタＱ６のコレクタ電流は常にＩＮ／Ａとなる。このようにしているのは、ＰＮＰトランジスタＱ３のコレクタ電流及びＮＰＮトランジスタＱ６のコレクタ電流を、ソース電流及びシンク電流の大きさに対して一定の比を有する一対のモニタ電流として利用するためであり、それらモニタ電流に基づいて、上述の一対の帰還信号を、ソース電流及びモニタ電流に応じた信号として発生させるようにしているのである。これについて、以下に更に詳細に説明する。
【００３３】
ＮＰＮトランジスタＱ４のコレクタ電流は、ＰＮＰトランジスタＱ３のコレクタ電流と等しく、従ってＩＰ／Ａであるため、ＮＰＮトランジスタＱ４のベース−エミッタ間電圧は、
ＶＢＥ（Ｑ４）＝ＶＴｌｎ（ＩＰ／Ａ／ＩＳ）
で表され、この式において、ｌｎは自然対数を表し、ＩＳは逆方向コレクタ飽和電流を表し、ＶＴ＝（ｋＴ）／ｑであり、ｋはポルツマン定数を表し、Ｔは絶対温度を表し、ｑは電子の単位電荷を表している。
【００３４】
同様に、ＰＮＰトランジスタＱ５のコレクタ電流は、ＮＰＮトランジスタＱ６のコレクタ電流と等しく、従ってＩＮ／Ａであるため、ＰＮＰトランジスタＱ５のベース−エミッタ間電圧は、
ＶＢＥ（Ｑ５）＝ＶＴｌｎ（ＩＮ／Ａ／ＩＳ）
で表される。
【００３５】
また、ＮＰＮトランジスタＱ７のベース−エミッタ間電圧ＶＢＥ（Ｑ７）と、ＰＮＰトランジスタＱ８のベース−エミッタ間電圧ＶＢＥ（Ｑ８）とは等しく、それらは、
ＶＢＥ（Ｑ７）＝ＶＢＥ（Ｑ８）＝ＶＴｌｎ（ＩＣ／ＩＳ）
で表され、ここでＩＣは、既述のごとく、トランジスタＱ７、Ｑ８のコレクタ電流である（ＩＣ＝Ｉ０＋ΔＩ）。
【００３６】
また、これも既述のごとく、
ＶＢＥ（Ｑ４）＋ＶＢＥ（Ｑ５）＝ＶＢＥ（Ｑ７）＋ＶＢＥ（Ｑ８）
が常に成り立ち、この式に、ベース−エミッタ間電圧を表す上の３つの式を代入することで、次の式１が得られる。
【００３７】
[数１]
VT ln(IP/A/IS) + VT ln(IN/A/IS) = 2 VT ln(IC/IS) …（式１）
【００３８】
この式１を変形すると、次の式２が得られる。
【００３９】
[数２]
VT ln(IP*IN/A2/IS 2) = VT ln(IC 2/IS 2) …（式２）
【００４０】
従って、
ＩＰ×ＩＮ＝Ａ２×ＩＣ ２
が常に成り立つ。
【００４１】
そして更に、第１及び第２カレントミラーＣＣ１、ＣＣ２に鏡映されて発生した電流信号ΔＩが、駆動回路４０のＰＮＰトランジスタＱ１のベースと、ＮＰＮトランジスタＱ２のベースとへ供給されて、負帰還がかけられているために、電流信号ΔＩは、ゼロに近い値に維持される。従って、ＩＣ＝Ｉ０＋ΔＩは、実質的にＩＣ＝Ｉ０となり、このことから、
ＩＰ×ＩＮ＝Ａ２×Ｉ０ ２
が得られる。この式の右辺のは定数しか含んでいない。従って、負帰還段８０の負帰還の効果によって、ソース電流ＩＰの電流値とシンク電流ＩＮの電流値との積が実質的に一定に維持されることが分かる。また、この式から、増幅回路１０への入力信号がゼロのときには、ＩＰ＝ＩＮ＝Ａ×Ｉ０であることも分かる。
【００４２】
ソース電流ＩＰの電流値とシンク電流ＩＮの電流値との積が実質的に一定に維持されるということは、信号振幅の大きな入力信号が入力したためにソース電流ＩＰの電流値とシンク電流ＩＮの電流値との一方が大きくなったときに、他方が小さく抑えられるということを意味しており、従って、正電圧給電線３２ａからトランジスタＱ９及びＱ１０を通って負電圧給電線３２ｂへ無駄に流れてしまう電流が抑制されることから、消費電力低減効果が得られる。
【００４３】
負帰還段８０は、更に、信号波形の歪みを低減する機能も果たしている。例えば、外乱によってソース電流ＩＰが増加したとする。すると、ＰＮＰトランジスタＱ３及びＮＰＮトランジスタＱ４のコレクタ電流が増大し、それに伴って、ＮＰＮトランジスタＱ７及びＰＮＰトランジスタＱ８のコレクタ電流も増大する。このＮＰＮトランジスタＱ７及びＰＮＰトランジスタＱ８のコレクタ電流の増大分は、第１及び第２カレントミラーＣＭ１、ＣＭ２で鏡映される電流信号ΔＩの増大分となって、ＰＮＰトランジスタＱ１のベースと、ＮＰＮトランジスタＱ２のベースとへ伝達される。第１カレントミラーＣＭ１からＰＮＰトランジスタＱ１へ伝達される電流信号ΔＩの増大分は、ＰＮＰトランジスタＱ１のベース電流を減少させ、それによってＰＮＰトランジスタＱ１のエミッタ電流が減少することから、ＰＮＰトランジスタＱ３及びＰＮＰトランジスタＱ９のコレクタ電流が減少する。一方、第２カレントミラーＣＭ２からＮＰＮトランジスタＱ２へ伝達される電流信号ΔＩの増大分は、ＮＰＮトランジスタＱ２のベース電流を増加させ、それによってＮＰＮトランジスタＱ２のエミッタ電流が増加することから、ＮＰＮトランジスタＱ６及びＮＰＮトランジスタＱ１０のコレクタ電流が減少する。従って、負帰還段８０によって外乱の影響が抑制されるため、信号波形の歪みが低減される。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明によれば、コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路において、電圧信号の形の入力信号を受取り、受取った入力信号に対応した一対の電流信号を送出するトランスコンダクタンス入力段と、前記トランスコンダクタンス入力段と前記プッシュプル出力段との間に接続され、前記トランスコンダクタンス入力段が送出する一対の電流信号を受取り、受取った一対の電流信号を増幅して、前記プッシュプル出力段の前記第１トランジスタを駆動するための電流信号の形の第１駆動信号と、前記プッシュプル出力段の前記第２トランジスタを駆動するための電流信号の形の第２駆動信号とを送出する駆動段と、前記駆動段に接続され、前記駆動段が送出する前記第１駆動信号及び前記第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を前記駆動段の入力へ負帰還することで、前記ソース電流の電流値と前記シンク電流の電流値との積が実質的に一定に維持されるようにする負帰還段とを備え、前記負帰還段は、前記第１駆動信号及び前記第２駆動信号に基づいて、前記ソース電流及び前記シンク電流の大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、前記ソース電流及び前記シンク電流の大きさに応じた信号として前記一対の帰還信号を発生する構成とした。
【００４５】
この構成によれば、電圧信号の形の入力信号を受取るトランスコンダクタンス入力段が、その入力信号から、ソース電流を制御するための電流信号とシンク電流を制御するための電流信号とを個別に生成し、駆動段が、それら一対の電流信号を個別に増幅して一対の駆動信号を生成し、それら駆動信号によってプッシュプル出力段の第１トランジスタと第２トランジスタとが個別に駆動されるため、信号振幅が大きいときでも十分なソース電流及びシンク電流を生成することができ、また、信号波形の歪みを低減することができる。更に、負帰還段によって、ソース電流の電流値とシンク電流の電流値との積が実質的に一定に維持されるため、信号振幅が大きいときでも消費電力を少なく抑えることができると共に、信号波形の歪みを更に小さく抑えることが可能となっている。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態にかかる増幅回路のブロック図である。
【図２】図１の増幅回路を更に詳細に示した回路図である。
【符号の説明】
１０……増幅回路、２０……プッシュプル出力段、３０……トランスコンダクタンス入力段、６０……駆動段、８０……負帰還段。
【発明の属する技術分野】
本発明は、レール・ツー・レール型プッシュプル出力段を備えた増幅回路に関し、より詳しくは、コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路に関する。
【０００２】
【従来の技術】
バイポーラ集積回路の信号出力回路としては、定常消費電流が少なく、またクロスオーバー歪みの少ない、ＡＢ級プッシュプル増幅回路が一般的に使用されている。従来、この用途に用いるＡＢ級プッシュプル増幅回路のプッシュプル出力段としては、いわゆるエミッタ−エミッタ接続型の出力段が使用されていた。このプッシュプル出力段は、一対の相補形トランジスタのエミッタどうしを結合して出力ノードとすると共に、それらトランジスタの夫々のコレクタを正電圧給電線と負電圧給電線とに結合し、そして、それらトランジスタの各々のベースとコレクタに、そのトランジスタを駆動する駆動用トランジスタのコレクタとエミッタを結合したものである。しかしながら、このような構成のエミッタ−エミッタ接続型のプッシュプル出力段には、その出力電圧のダイナミックレンジが、正電圧給電線と負電圧給電線との間の電圧差よりかなり狭くなってしまうという短所が付随しており、一般的には、それら給電線間の電圧差より約２ボルト狭いダイナミックレンジとなっている。近年、バイポーラ集積回路の消費電力を低減するために、電源電圧の設計値をより低く設定する傾向があるが、出力電圧のダイナミックレンジが狭くなるという短所は、電源電圧を低く設定する上で大きな障害となるものであり、特に、電源電圧の設計値が低下して給電線間の電圧差が２ボルトに近付くと、この短所による弊害は急激に増大する。
【０００３】
この問題を解決するために、プッシュプル出力段の構成を変更して、一対の相補形トランジスタのコレクタどうしを結合して出力ノードとすると共に、それらトランジスタの夫々のエミッタを正電圧給電線と負電圧給電線とに結合した、いわゆるコレクタ−コレクタ接続型のプッシュプル出力段とすることが提案されている。この種のプッシュプル出力段の一例は、例えば米国特許第６１０４２４４号公報などに開示されており、同米国特許公報には、上述したエミッタ−エミッタ接続型のプッシュプル出力段の短所についても詳細に論じられている。
【０００４】
【発明が解決しようとする課題】
コレクタ−コレクタ接続型のプッシュプル出力段は、その出力電圧のダイナミックレンジが、正電圧給電線と負電圧給電線との間の電圧差と殆ど変わらない広いレンジとなり、従って、その出力電圧が、略々、負電圧給電線（負レール）の電圧値から正電圧給電線（正レール）の電圧値までの範囲に亘って変化し得ることから、レール・ツー・レール型プッシュプル出力段とも呼ばれている。レール・ツー・レール型プッシュプル出力段を備えた増幅回路は、バイポーラ集積回路の信号出力回路として使用する場合に、その集積回路の電源電圧の設計値を低く設定する上で有利であるが、しかしながら、消費電力を更に低減すること、並びに、信号大振幅時の歪みを更に低減することが、尚、強く求められていた。
【０００５】
本発明はかかる事情に鑑み成されたものであり、本発明の目的は、レール・ツー・レール型プッシュプル出力段を備えた増幅回路において、消費電力の更なる低減、並びに、信号大振幅時の歪みの更なる低減を達成することにある。
【０００６】
【課題を解決するための手段】
上述の目的を達成するため、本発明にかかる増幅回路は、コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路において、電圧信号の形の入力信号を受取り、受取った入力信号に対応した一対の電流信号を送出するトランスコンダクタンス入力段と、前記トランスコンダクタンス入力段と前記プッシュプル出力段との間に接続され、前記トランスコンダクタンス入力段が送出する一対の電流信号を受取り、受取った一対の電流信号を増幅して、前記プッシュプル出力段の前記第１トランジスタを駆動するための電流信号の形の第１駆動信号と、前記プッシュプル出力段の前記第２トランジスタを駆動するための電流信号の形の第２駆動信号とを送出する駆動段と、前記駆動段に接続され、前記駆動段が送出する前記第１駆動信号及び前記第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を前記駆動段の入力へ負帰還することで、前記ソース電流の電流値と前記シンク電流の電流値との積が実質的に一定に維持されるようにする負帰還段とを備え、前記負帰還段は、前記第１駆動信号及び前記第２駆動信号に基づいて、前記ソース電流及び前記シンク電流の大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、前記ソース電流及び前記シンク電流の大きさに応じた信号として前記一対の帰還信号を発生することを特徴とする。
【０００７】
本発明にかかる増幅回路によれば、電圧信号の形の入力信号を受取るトランスコンダクタンス入力段が、その入力信号から、ソース電流を制御するための電流信号とシンク電流を制御するための電流信号とを個別に生成し、駆動段が、それら一対の電流信号を個別に増幅して一対の駆動信号を生成し、それら駆動信号によってプッシュプル出力段の第１トランジスタと第２トランジスタとが個別に駆動されるため、信号振幅が大きいときでも十分なソース電流及びシンク電流を生成することができ、また、信号波形の歪みを低減することができる。更に、負帰還段によって、ソース電流の電流値とシンク電流の電流値との積が実質的に一定に維持されるため、信号振幅が大きいときでも消費電力を少なく抑えることができると共に、信号波形の歪みを更に小さく抑えることが可能となっている。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態について、図面を参照しつつ説明して行く。
図１は本発明の好適な実施の形態にかかる増幅回路のブロック図であり、図２は図１の増幅回路を更に詳細に示した回路図である。
【０００９】
図１にブロック図で示した本発明の好適な実施の形態に増幅回路１０は、プッシュプル出力段２０と、トランスコンダクタンス入力段４０と、駆動段６０と、負帰還段８０とを含んでいる。増幅回路１０は、電圧信号の形の入力信号を受取り、その入力信号に応じた出力信号を電流信号の形で負荷３０へ送出する。
【００１０】
プッシュプル出力段２０は、コレクタ−コレクタ接続型（即ち、レール・ツー・レール型）のＡＢ級プッシュプル出力段として構成されている。プッシュプル出力段２０は、第１入力ノード２２ａ、第２入力ノード２２ｂ、一対の相補形トランジスタである第１トランジスタ２４ａ及び第２トランジスタ２４ｂ、正電圧給電線（正レール）３２ａに接続された正電圧給電ノード２６ａ、負電圧給電線（負レール）３２ｂに接続された負電圧給電ノード２６ｂ、及び出力ノード２８を備えている。プッシュプル出力段２０の出力ノード２８は、増幅回路１０の出力ノードでもあり、この出力ノード２８とグラウンドとの間に負荷３０が接続されている。第１トランジスタ２４ａは図示例ではＰＮＰ形トランジスタであり、そのベースが第１入力ノード２２ａに結合し、そのエミッタが正電圧給電ノード２６ａに結合し、そのコレクタが出力ノード２８に結合している。第２トランジスタ２４ｂは、第１トランジスタ２４ａに対して相補的なＮＰＮ形トランジスタであり、そのベースが第２入力ノード２２ｂに結合し、そのエミッタが負電圧給電ノード２６ｂに結合し、そのコレクタが出力ノード２８に結合している。
【００１１】
このように、一対の相補形トランジスタである第１及び第２トランジスタ２４ａ、２４ｂのコレクタどうしが結合されて出力ノードとされ、また、それらトランジスタ２４ａ、２４ｂの夫々のエミッタが、正電圧給電線３２ａと負電圧給電線３２ｂとに結合されていることから、このプッシュプル出力段２０は、上で述べたように、コレクタ−コレクタ接続型、即ちレール・ツー・レール型のプッシュプル出力段となっている。既述のごとく、この方式のプッシュプル出力段は、その出力電圧のダイナミックレンジが、正電圧給電線と負電圧給電線との間の電圧差と殆ど変わらない広いレンジであるため、電源電圧の設計値を低く設定する上で有利である。また、このプッシュプル出力段２０が動作する際に、正電圧給電ノード２６ａから出力ノード２８へ流れる第１トランジスタ２４ａのコレクタ電流をソース電流ＩＰと呼び、出力ノード２８から負電圧給電ノード２６ｂへ流れる第２トランジスタ２４ｂのコレクタ電流をシンク電流ＩＮと呼ぶ。従って、出力ノード２８から負荷３２を通ってグラウンドへ流れる方向を負荷電流ＩＯＵＴの正方向とするならば、ソース電流ＩＰの電流値からシンク電流ＩＮの電流値を差し引いた値が、負荷電流ＩＯＵＴの電流値となる。
【００１２】
尚、当業者には周知のごとく、２個または３個以上のトランジスタをダーリントン接続したものは、１個のトランジスタと実質的に同等の機能を発揮する。従って、プッシュプル出力段２０の第１及び第２トランジスタ２４ａ、２４ｂの各々を、ダーリントン接続した２個または３個以上のトランジスタに置換した構成も、以上に説明した構成と均等である。
【００１３】
トランスコンダクタンス入力段４０は、電圧信号の形の入力信号を受取り、受取った入力信号に対応した電流信号を送出する、いわゆるトランスコンダクタンス増幅段として構成されている。トランスコンダクタンス入力段４０は、第１入力ノード４２ａ、第２入力ノード４２ｂ、第１トランスコンダクタンス差動増幅回路４４ａ、第２トランスコンダクタンス増幅回路４４ｂ、第１出力ノード４６ａ、及び第２出力ノード４６ｂを備えている。第１及び第２入力ノード４２ａ、４２ｂは、第１トランスコンダクタンス差動増幅回路４４ａの一対の入力に結合すると共に、第２トランスコンダクタンス差動増幅回路４４ｂの一対の入力にも結合している。第１トランスコンダクタンス差動増幅回路４４ａ出力は第１出力ノード４６ａ結合しており、第２トランスコンダクタンス差動増幅回路４４ｂの出力は第２出力ノード４６ｂに結合している。以上の構成により、第１入力ノード４２ａと第２入力ノード４２ｂとの間に入力した電圧信号に対応した一対の電流信号が、第１及び第２出力ノード４６ａ、４６ｂから送出されるようになっている。ただし、それら一対の電流信号は同じものではなく、第１出力ノード４６ａから送出される電流信号は、駆動段６０で増幅された後に、プッシュプル出力段２０の第１トランジスタ２４ａを駆動するための信号であり、第２出力ノード４６ｂから送出される電流信号は、駆動段６０で増幅された後に、プッシュプル出力段２０の第２トランジスタ２４ｂを駆動するための信号である。
【００１４】
駆動段６０は、トランスコンダクタンス入力段４０とプッシュプル出力段２０との間に接続され、トランスコンダクタンス入力段４０が送出する一対の電流信号を増幅して、プッシュプル出力段２０の第１トランジスタ２４ａを駆動するための電流信号の形の第１駆動信号と、プッシュプル出力段２０の第２トランジスタ２４ｂを駆動するための電流信号の形の第２駆動信号とを送出する段であり、電流増幅段として構成されている。駆動段６０は、第１入力ノード６２ａ、第２入力ノード６２ｂ、第１電流増幅回路６４ａ、第２電流増幅回路６４ｂ、第１出力ノード６６ａ、及び第２出力ノード６６ｂを備えている。
【００１５】
第１入力ノード６２ａは、第１電流増幅回路６４ａ入力に結合しており、この第１電流増幅回路６４ａの出力は第１出力ノード６６ａに結合している。この第１電流増幅回路６４ａの出力が、上述の第１駆動信号である。また、第２入力ノード６２ｂは、第２電流増幅回路６４ｂ入力に結合しており、この第２電流増幅回路６４ｂの出力は第２出力ノード６６ｂに結合している。この第２電流増幅回路６４ｂの出力が、上述の第２駆動信号である。従って、駆動段６０は、並列的な２組の電流増幅部で構成されている。
【００１６】
更に、駆動段６０の第１入力ノード６２ａは、トランスコンダクタンス入力段４０の第１出力ノード４６ａに接続されているため、駆動段６０の第１電流増幅回路６４ａは、入力段４０の第１トランスコンダクタンス差動増幅回路４４ａの出力を増幅する。また、駆動段６０の第２入力ノード６２ｂは、トランスコンダクタンス入力段４０の第２出力ノード４６ｂに接続されているため、駆動段６０の第２電流増幅回路６４ｂは、入力段４０の第２トランスコンダクタンス差動増幅回路４４ｂの出力を増幅する。
【００１７】
更に、駆動段６０の第１出力ノード６６ａは、プッシュプル出力段２０の第１入力ノード２２ａに（従って、第１トランジスタ２４ａのベースに）接続されており、駆動段６０の第２出力ノード６６ｂは、プッシュプル出力段２０の第２入力ノード２２ｂに（従って、第２トランジスタ２４ｂのベースに）接続されている。そして、駆動段６０は、プッシュプル出力段２０を、ＡＢ級プッシュプル動作をするように駆動する。
【００１８】
従って、入力段４０の第１トランスコンダクタンス差動増幅回路４４ａは、駆動段６０の第１電流増幅回路６４ａを制御することで、最終的に、プッシュプル出力段２０の第１トランジスタ２４ａを流れるソース電流ＩＰを制御しており、一方、入力段４０の第２トランスコンダクタンス差動増幅回路４４ｂは、駆動段６０の第２電流増幅回路６４ｂを制御することで、最終的に、プッシュプル出力段２０の第２トランジスタ２４ａを流れるシンク電流ＩＮを制御している。このように、ソース電流ＩＰを制御するための制御系統とシンク電流ＩＮを制御するための制御系統とを並列的に設けたことによって、信号振幅が大きいときでも十分なソース電流及びシンク電流を生成することができ、また、信号波形の歪みを低減することが可能となっている。
【００１９】
負帰還段８０は、駆動段６０の一対の出力ノード６６ａ、６６ｂと、一対の入力ノード６２ａ、６２ｂとに接続されており、駆動段６０の出力ノード６６ａ、６６ｂから送出される第１駆動信号及び第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を駆動段６０の入力ノード６２ａ、６２ｂへ負帰還することで、プッシュプル出力段２０の第１トランジスタ２４ａを流れるソース電流ＩＰの電流値と第２トランジスタ２４ｂを流れるシンク電流ＩＮの電流値との積が実質的に一定に維持されるようにしている。
【００２０】
更に詳しく説明すると、負帰還段８０は、第１入力ノード８２ａ、第２入力ノード８２ｂ、正電圧給電ノード８４ａ、負電圧給電ノード８４ｂ、第１出力ノード８６ａ、及び第２出力ノード８６ｂを備えている。第１入力ノード８２ａは駆動段６０の第１出力ノード６６ａに接続されており、第２入力ノード８２ｂは駆動段６０の第２出力ノード６６ｂに接続されている。正電圧給電ノード８４ａは正電圧給電線３２ａに接続されており、負電圧給電ノード８４ｂは負電圧給電線３２ｂに接続されている。また、第１出力ノード８６ａは駆動段６０の第１入力ノード６２ａに接続されており、第２出力ノード８６ａは駆動段６０の第２入力ノード６２ｂに接続されている。そして、負帰還段８０は、駆動段６０がプッシュプル出力段２０を駆動するために送出する一対の駆動信号を第１及び第２入力ノード８２ａ、８２ｂから取込み、取込んだそれら一対の駆動信号に基づいて、プッシュプル出力段２０の中を流れているソース電流ＩＰ及びシンク電流ＩＮの大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、ソース電流ＩＰ及びシンク電流ＩＮの大きさに応じた一対の帰還信号を発生する。そして、それら一対の帰還信号を、第１及び第２出力ノード８６ａ、８６ｂから、駆動信号４０の第１及び第２入力ノード６２ａ、４２ｂへ供給して駆動段６０に負帰還をかけることで、ソース電流ＩＰの電流値とシンク電流ＩＮの電流値との積が実質的に一定の値に維持されるようにするという目的を達成している。尚、負帰還段８０の構成及び機能については、図２に関する以下の説明の中で更に詳細に論じて行く。
【００２１】
これより図２の回路図を参照して、図１にブロック図で示した増幅回路１０の構成及び機能を更に詳細に説明して行く。尚、図２の回路図において、図１の要素に対応する要素には同一の参照番号を付してある。
【００２２】
プッシュプル出力段２０及びトランスコンダクタンス入力段４０は、図２の回路図でも、図１のブロック図と同様に図示してある。ただし、プッシュプル出力段２０の一対の相補形トランジスタを、図１では第１トランジスタ２４ａ及び第２トランジスタ２４ｂとして表しているのに対し、図２では他のトランジスタと明瞭に区別するために、それらをＰＮＰトランジスタＱ９及びＮＰＮトランジスタＱ１０として表している。駆動段６０及び負帰還段８０は、図２では、図１より更に詳細に図示してある。
【００２３】
先ず、駆動段６０の詳細構成について説明する。図１に駆動段６０の第１電流増幅回路６４ａとして示したブロックは、図２に示したように、ＰＮＰトランジスタＱ１と抵抗Ｒ１とから成るエミッタ・ホロワ増幅回路で構成することができる。ＰＮＰトランジスタＱ１のベースは、図１に示した駆動段６０の第１入力ノード６２ａを構成しており、入力段４０の第１トランスコンダクタンス差動増幅回路４４ａの出力が、このＰＮＰトランジスタＱ１のベースに結合されている。また、抵抗Ｒ１は、ＰＮＰトランジスタＱ１のエミッタと、正電圧給電線３２ａとの間に接続されている。ＰＮＰトランジスタＱ１のコレクタは、負電圧給電線３２ｂに結合されており、ＰＮＰトランジスタＱ１のエミッタは、図１に示した駆動段６０の第１出力ノード６６ａを構成している。
【００２４】
図１に駆動段６０の第２電流増幅回路６４ｂとして示したブロックは、図２に示したように、ＮＰＮトランジスタＱ２と抵抗Ｒ２とから成るエミッタ・ホロワ増幅回路で構成することができる。ＮＰＮトランジスタＱ２のベースは、図１に示した駆動段６０の第２入力ノード６２ｂを構成しており、入力段４０の第２トランスコンダクタンス差動増幅回路４４ｂが、このＮＰＮトランジスタＱ２のベースに結合されている。また、抵抗Ｒ２は、ＮＰＮトランジスタＱ２のエミッタと、負電圧給電線３２ｂとの間に接続されている。ＮＰＮトランジスタＱ２のコレクタは、正電圧給電線３２ａに結合されており、ＮＰＮトランジスタＱ２のエミッタは、図１に示した駆動段６０の第２出力ノード６６ｂを構成している。
【００２５】
尚、第１及び第２電流増幅回路６４ａ、４４ｂは、図２に示したようなエミッタ・ホロワ増幅回路以外の増幅回路で構成することも可能であり、例えば、プッシュプル出力段２０の第１及び第２トランジスタ２４ａ、２４ｂにダーリントン接続した直結型増幅回路としてもよく、更にその他の型式の増幅回路としてもよい。
【００２６】
次に、負帰還段８０の詳細構成について説明する。図２に示したように、負帰還段８０は、ＰＮＰトランジスタＱ３、ＮＰＮトランジスタＱ４、ＰＮＰトランジスタＱ５、ＮＰＮトランジスタＱ６、ＮＰＮトランジスタＱ７、ＰＮＰトランジスタＱ８、定電圧回路ＣＶ、第１カレントミラーＣＭ１、第２カレントミラーＣＭ２、第１定電流回路ＣＣ１、及び第２定電流回路ＣＣ２で構成することができる。以上に列挙した６個のトランジスタのうち、ＰＮＰトランジスタＱ３とＮＰＮトランジスタＱ６のペア、ＮＰＮトランジスタＱ４とＰＮＰトランジスタＱ５のペア、それにＮＰＮトランジスタＱ７とＰＮＰトランジスタＱ８のペアは、いずれも相補形トランジスタ・ペアであり、即ち、互いに逆極性で特性の揃ったトランジスタのペアである。また、ＮＰＮトランジスタＱ４とＱ７も同一特性であり、ＰＮＰトランジスタＱ５とＱ８も同一特性である。
【００２７】
ＰＮＰトランジスタＱ３は、そのコレクタが正電圧給電線３２ａに結合されており、そのベースが図１の第１入力ノード８２ａを構成している。ＮＰＮトランジスタＱ４は、そのコレクタ及びベースが互いに結合されることでダイオード接続とされており、それらコレクタ及びベースは、ＰＮＰトランジスタＱ３のエミッタに結合されている。ＰＮＰトランジスタＱ５は、そのコレクタ及びベースが互いに結合されることでダイオード接続とされており、そのエミッタがＮＰＮトランジスタＱ４のエミッタに結合されている。互いに結合されたＮＰＮトランジスタＱ４のエミッタ及びＰＮＰトランジスタＱ５のエミッタと、グラウンドとの間に、定電圧回路ＣＶが接続されている。ＮＰＮトランジスタＱ６は、そのコレクタがＰＮＰトランジスタＱ５のコレクタ及びベースに結合され、そのエミッタが負電圧給電線３２ｂに結合されており、そのベースが図１の第２入力ノード８２ｂを構成している。
【００２８】
ＮＰＮトランジスタＱ７は、そのベースがＮＰＮトランジスタＱ４のベースに結合されており、ＰＮＰトランジスタＱ８は、そのベースがＰＮＰトランジスタＱ５のベースに結合されている。ＮＰＮトランジスタＱ７とＰＮＰトランジスタＱ８とは、それらのエミッタどうしが結合されている。ＮＰＮトランジスタＱ７のコレクタと正電圧電源線３２ａとの間に第１定電流回路ＣＣ１が接続されており、ＰＮＰトランジスタＱ８と負電圧電源線３２ｂとの間に第２定電流回路ＣＣ２が接続されている。
【００２９】
図２から明らかなように、４個のトランジスタＱ４、Ｑ５、Ｑ７、及びＱ８の間の接続態様は、それらトランジスタのベース−エミッタ間電圧ＶＢＥ（Ｑ４）、ＶＢＥ（Ｑ５）、ＶＢＥ（Ｑ７）、及びＶＢＥ（Ｑ８）が、常に、ＶＢＥ（Ｑ４）＋ＶＢＥ（Ｑ５）＝ＶＢＥ（Ｑ７）＋ＶＢＥ（Ｑ８）を満たす接続態様となっている。
【００３０】
第１カレントミラーＣＭ１は、正電圧給電線３２ａとＮＰＮトランジスタＱ７のコレクタとに結合されており、この第１カレントミラーＣＭ１の出力が図１の第１出力ノード８６ａを構成している。第２カレントミラーＣＭ２は、負電圧給電線３２ｂとＰＮＰトランジスタＱ８のコレクタとに結合されており、この第２カレントミラーＣＭ２の出力が図１の第２出力ノード８６ｂを構成している。
【００３１】
第１定電流回路ＣＣ１と第２定電流回路ＣＣ２とは、互いに同じ大きさの定電流Ｉ０を供給するように設定されている。また、図２から明らかなように、ＮＰＮトランジスタＱ７のコレクタ電流とＰＮＰトランジスタＱ８のコレクタ電流とは大きさが等しく、それを電流ＩＣで表すことにする。電流ＩＣの大きさは、トランジスタＱ４及びＱ５を流れる電流の大きさによって決まる。また、電流ＩＣと電流Ｉ０との差ΔＩ＝ＩＣ−Ｉ０が、第１及び第２カレントミラーＣＣ１、ＣＣ２によって鏡映され、その鏡映によって発生した電流信号ΔＩが、一対の帰還信号として、駆動回路４０のＰＮＰトランジスタＱ１のベースと、ＮＰＮトランジスタＱ２のベースとへ、負帰還をかけるように供給される。
【００３２】
負帰還段８０のＰＮＰトランジスタＱ３と、プッシュプル出力段２０のＰＮＰトランジスタＱ９とは、それらの間のエミッタ面積比を１：Ａにしてあり、ここでＡは、１より十分に大きく、例えば１００程度の数値である。同様に、負帰還段８０のＮＰＮトランジスタＱ４と、プッシュプル出力段２０のＮＰＮトランジスタＱ１０とについても、それらの間のエミッタ面積比を１：Ａにしてある。そのため、ＰＮＰトランジスタＱ９のコレクタ電流（即ち、ソース電流）ＩＰに対して、ＰＮＰトランジスタＱ３のコレクタ電流は常にＩＰ／Ａとなり、また、ＮＰＮトランジスタＱ１０のコレクタ電流（即ち、シンク電流）ＩＮに対して、ＮＰＮトランジスタＱ６のコレクタ電流は常にＩＮ／Ａとなる。このようにしているのは、ＰＮＰトランジスタＱ３のコレクタ電流及びＮＰＮトランジスタＱ６のコレクタ電流を、ソース電流及びシンク電流の大きさに対して一定の比を有する一対のモニタ電流として利用するためであり、それらモニタ電流に基づいて、上述の一対の帰還信号を、ソース電流及びモニタ電流に応じた信号として発生させるようにしているのである。これについて、以下に更に詳細に説明する。
【００３３】
ＮＰＮトランジスタＱ４のコレクタ電流は、ＰＮＰトランジスタＱ３のコレクタ電流と等しく、従ってＩＰ／Ａであるため、ＮＰＮトランジスタＱ４のベース−エミッタ間電圧は、
ＶＢＥ（Ｑ４）＝ＶＴｌｎ（ＩＰ／Ａ／ＩＳ）
で表され、この式において、ｌｎは自然対数を表し、ＩＳは逆方向コレクタ飽和電流を表し、ＶＴ＝（ｋＴ）／ｑであり、ｋはポルツマン定数を表し、Ｔは絶対温度を表し、ｑは電子の単位電荷を表している。
【００３４】
同様に、ＰＮＰトランジスタＱ５のコレクタ電流は、ＮＰＮトランジスタＱ６のコレクタ電流と等しく、従ってＩＮ／Ａであるため、ＰＮＰトランジスタＱ５のベース−エミッタ間電圧は、
ＶＢＥ（Ｑ５）＝ＶＴｌｎ（ＩＮ／Ａ／ＩＳ）
で表される。
【００３５】
また、ＮＰＮトランジスタＱ７のベース−エミッタ間電圧ＶＢＥ（Ｑ７）と、ＰＮＰトランジスタＱ８のベース−エミッタ間電圧ＶＢＥ（Ｑ８）とは等しく、それらは、
ＶＢＥ（Ｑ７）＝ＶＢＥ（Ｑ８）＝ＶＴｌｎ（ＩＣ／ＩＳ）
で表され、ここでＩＣは、既述のごとく、トランジスタＱ７、Ｑ８のコレクタ電流である（ＩＣ＝Ｉ０＋ΔＩ）。
【００３６】
また、これも既述のごとく、
ＶＢＥ（Ｑ４）＋ＶＢＥ（Ｑ５）＝ＶＢＥ（Ｑ７）＋ＶＢＥ（Ｑ８）
が常に成り立ち、この式に、ベース−エミッタ間電圧を表す上の３つの式を代入することで、次の式１が得られる。
【００３７】
[数１]
VT ln(IP/A/IS) + VT ln(IN/A/IS) = 2 VT ln(IC/IS) …（式１）
【００３８】
この式１を変形すると、次の式２が得られる。
【００３９】
[数２]
VT ln(IP*IN/A2/IS 2) = VT ln(IC 2/IS 2) …（式２）
【００４０】
従って、
ＩＰ×ＩＮ＝Ａ２×ＩＣ ２
が常に成り立つ。
【００４１】
そして更に、第１及び第２カレントミラーＣＣ１、ＣＣ２に鏡映されて発生した電流信号ΔＩが、駆動回路４０のＰＮＰトランジスタＱ１のベースと、ＮＰＮトランジスタＱ２のベースとへ供給されて、負帰還がかけられているために、電流信号ΔＩは、ゼロに近い値に維持される。従って、ＩＣ＝Ｉ０＋ΔＩは、実質的にＩＣ＝Ｉ０となり、このことから、
ＩＰ×ＩＮ＝Ａ２×Ｉ０ ２
が得られる。この式の右辺のは定数しか含んでいない。従って、負帰還段８０の負帰還の効果によって、ソース電流ＩＰの電流値とシンク電流ＩＮの電流値との積が実質的に一定に維持されることが分かる。また、この式から、増幅回路１０への入力信号がゼロのときには、ＩＰ＝ＩＮ＝Ａ×Ｉ０であることも分かる。
【００４２】
ソース電流ＩＰの電流値とシンク電流ＩＮの電流値との積が実質的に一定に維持されるということは、信号振幅の大きな入力信号が入力したためにソース電流ＩＰの電流値とシンク電流ＩＮの電流値との一方が大きくなったときに、他方が小さく抑えられるということを意味しており、従って、正電圧給電線３２ａからトランジスタＱ９及びＱ１０を通って負電圧給電線３２ｂへ無駄に流れてしまう電流が抑制されることから、消費電力低減効果が得られる。
【００４３】
負帰還段８０は、更に、信号波形の歪みを低減する機能も果たしている。例えば、外乱によってソース電流ＩＰが増加したとする。すると、ＰＮＰトランジスタＱ３及びＮＰＮトランジスタＱ４のコレクタ電流が増大し、それに伴って、ＮＰＮトランジスタＱ７及びＰＮＰトランジスタＱ８のコレクタ電流も増大する。このＮＰＮトランジスタＱ７及びＰＮＰトランジスタＱ８のコレクタ電流の増大分は、第１及び第２カレントミラーＣＭ１、ＣＭ２で鏡映される電流信号ΔＩの増大分となって、ＰＮＰトランジスタＱ１のベースと、ＮＰＮトランジスタＱ２のベースとへ伝達される。第１カレントミラーＣＭ１からＰＮＰトランジスタＱ１へ伝達される電流信号ΔＩの増大分は、ＰＮＰトランジスタＱ１のベース電流を減少させ、それによってＰＮＰトランジスタＱ１のエミッタ電流が減少することから、ＰＮＰトランジスタＱ３及びＰＮＰトランジスタＱ９のコレクタ電流が減少する。一方、第２カレントミラーＣＭ２からＮＰＮトランジスタＱ２へ伝達される電流信号ΔＩの増大分は、ＮＰＮトランジスタＱ２のベース電流を増加させ、それによってＮＰＮトランジスタＱ２のエミッタ電流が増加することから、ＮＰＮトランジスタＱ６及びＮＰＮトランジスタＱ１０のコレクタ電流が減少する。従って、負帰還段８０によって外乱の影響が抑制されるため、信号波形の歪みが低減される。
【００４４】
【発明の効果】
以上の説明から明らかなように、本発明によれば、コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路において、電圧信号の形の入力信号を受取り、受取った入力信号に対応した一対の電流信号を送出するトランスコンダクタンス入力段と、前記トランスコンダクタンス入力段と前記プッシュプル出力段との間に接続され、前記トランスコンダクタンス入力段が送出する一対の電流信号を受取り、受取った一対の電流信号を増幅して、前記プッシュプル出力段の前記第１トランジスタを駆動するための電流信号の形の第１駆動信号と、前記プッシュプル出力段の前記第２トランジスタを駆動するための電流信号の形の第２駆動信号とを送出する駆動段と、前記駆動段に接続され、前記駆動段が送出する前記第１駆動信号及び前記第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を前記駆動段の入力へ負帰還することで、前記ソース電流の電流値と前記シンク電流の電流値との積が実質的に一定に維持されるようにする負帰還段とを備え、前記負帰還段は、前記第１駆動信号及び前記第２駆動信号に基づいて、前記ソース電流及び前記シンク電流の大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、前記ソース電流及び前記シンク電流の大きさに応じた信号として前記一対の帰還信号を発生する構成とした。
【００４５】
この構成によれば、電圧信号の形の入力信号を受取るトランスコンダクタンス入力段が、その入力信号から、ソース電流を制御するための電流信号とシンク電流を制御するための電流信号とを個別に生成し、駆動段が、それら一対の電流信号を個別に増幅して一対の駆動信号を生成し、それら駆動信号によってプッシュプル出力段の第１トランジスタと第２トランジスタとが個別に駆動されるため、信号振幅が大きいときでも十分なソース電流及びシンク電流を生成することができ、また、信号波形の歪みを低減することができる。更に、負帰還段によって、ソース電流の電流値とシンク電流の電流値との積が実質的に一定に維持されるため、信号振幅が大きいときでも消費電力を少なく抑えることができると共に、信号波形の歪みを更に小さく抑えることが可能となっている。
【図面の簡単な説明】
【図１】本発明の好適な実施の形態にかかる増幅回路のブロック図である。
【図２】図１の増幅回路を更に詳細に示した回路図である。
【符号の説明】
１０……増幅回路、２０……プッシュプル出力段、３０……トランスコンダクタンス入力段、６０……駆動段、８０……負帰還段。
Claims (1)
- コレクタ−コレクタ接続された一対の相補形トランジスタである第１トランジスタと第２トランジスタとを含み、前記第１トランジスタのコレクタ電流であるソース電流と前記第２トランジスタのコレクタ電流であるシンク電流との差が負荷電流となるようにしたレール・ツー・レール型プッシュプル出力段を備えた増幅回路において、
電圧信号の形の入力信号を受取り、受取った入力信号に対応した一対の電流信号を送出するトランスコンダクタンス入力段と、
前記トランスコンダクタンス入力段と前記プッシュプル出力段との間に接続され、前記トランスコンダクタンス入力段が送出する一対の電流信号を受取り、受取った一対の電流信号を増幅して、前記プッシュプル出力段の前記第１トランジスタを駆動するための電流信号の形の第１駆動信号と、前記プッシュプル出力段の前記第２トランジスタを駆動するための電流信号の形の第２駆動信号とを送出する駆動段と、
前記駆動段に接続され、前記駆動段が送出する前記第１駆動信号及び前記第２駆動信号を取込み、それら駆動信号に基づいて電流信号の形の一対の帰還信号を生成し、生成した一対の帰還信号を前記駆動段の入力へ負帰還することで、前記ソース電流の電流値と前記シンク電流の電流値との積が実質的に一定に維持されるようにする負帰還段とを備え、
前記負帰還段は、前記第１駆動信号及び前記第２駆動信号に基づいて、前記ソース電流及び前記シンク電流の大きさに対して一定の比を有する一対のモニタ電流を生成し、更に、それらモニタ電流に基づいて、前記ソース電流及び前記シンク電流の大きさに応じた信号として前記一対の帰還信号を発生する、
ことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354172A JP3991306B2 (ja) | 2001-11-20 | 2001-11-20 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354172A JP3991306B2 (ja) | 2001-11-20 | 2001-11-20 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003158427A JP2003158427A (ja) | 2003-05-30 |
| JP3991306B2 true JP3991306B2 (ja) | 2007-10-17 |
Family
ID=19166068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001354172A Expired - Fee Related JP3991306B2 (ja) | 2001-11-20 | 2001-11-20 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991306B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703710B1 (ko) | 2005-06-29 | 2007-04-06 | 삼성전자주식회사 | Ｄｃ출력 오프셋을 제거할 수 있는 장치 및 방법 |
| JP4838685B2 (ja) * | 2006-10-10 | 2011-12-14 | 新日本無線株式会社 | 差動増幅回路 |
| JP4861791B2 (ja) * | 2006-10-27 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 演算増幅器及び表示装置 |
| JP4466735B2 (ja) | 2007-12-28 | 2010-05-26 | ソニー株式会社 | 信号線駆動回路および表示装置、並びに電子機器 |
| JP4526581B2 (ja) | 2008-08-06 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 液晶表示パネル駆動用ドライバ、及び液晶表示装置 |
| TWI460703B (zh) * | 2012-08-29 | 2014-11-11 | Au Optronics Corp | 驅動電路與顯示器驅動方法 |
-
2001
- 2001-11-20 JP JP2001354172A patent/JP3991306B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003158427A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4241313A (en) | Audio power amplifier | |
| US5907262A (en) | Folded-cascode amplifier stage | |
| CN105393453A (zh) | 具有宽输入电流范围的跨阻抗放大器的装置和方法 | |
| US4272728A (en) | Differential-input amplifier circuit | |
| US5475343A (en) | Class AB complementary output stage | |
| JP3315748B2 (ja) | 増幅回路 | |
| JP2002524900A (ja) | トランスコンダクタンス補償によるゲイン線形性を有する差動増幅器 | |
| US5825228A (en) | Low quiescent power, high output power rail-to rail amplifier output stages and methods for using same | |
| US3986134A (en) | Push-pull amplifier circuitry | |
| JP3991306B2 (ja) | 増幅回路 | |
| JPS606131B2 (ja) | 電力増幅器 | |
| JP2001203544A (ja) | 増幅器装置及び増幅方法 | |
| US6064268A (en) | Precision emitter follower | |
| US5936467A (en) | Dynamically invariant AB linear operation amplifier | |
| JP3162732B2 (ja) | 増幅回路 | |
| US6078220A (en) | Complementary class AB current amplifier | |
| JP4076858B2 (ja) | 全差動可変利得増幅器および多次元増幅器構成 | |
| JPH0832367A (ja) | プッシュプル増幅器 | |
| US6448853B1 (en) | Distortion improvement in amplifiers | |
| US5170134A (en) | Fast buffer | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| US4254381A (en) | Balanced-to-single-ended signal converters | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH0685568A (ja) | 差動増幅器 | |
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070607 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |