JP2016510191A

JP2016510191A - ブルーミング防止ゲートを有する画像センサ

Info

Publication number: JP2016510191A
Application number: JP2015559471A
Authority: JP
Inventors: バルビエ，フレデリク; マイエール，フレデリク
Original assignee: イー・２・ブイ・セミコンダクターズ
Priority date: 2013-02-28
Filing date: 2014-02-21
Publication date: 2016-04-04
Also published as: CA2902261A1; CN105027287A; ES2843676T3; FR3002691B1; CA2902261C; WO2014131704A1; EP2962330A1; PT2962330T; EP2962330B1; FR3002691A1; US10062725B2; TW201503335A; US20160005785A1

Abstract

本発明は能動ピクセル電子画像センサに関する。ピクセルは、半導体能動層（１２）内に組み込まれていてゼロ基準電位に維持された１個のフォトダイオード（ＰＨ）と、能動層の上方で一方の側がフォトダイオードに隣接し、他方の側が排出ドレイン（２２）に隣接するブルーミング防止ゲート（Ｇ５）とを含んでいる。センサは、積分の持続時間の大部分にわたりゲートの下側に第１の高さの電位障壁を生成する阻止電位をブルーミング防止ゲートに印加し、積分の持続時間を通じて一連の短いパルスの持続時間にわたり第１の高さよりも低い第２の高さの電位障壁をゲートの下側に生成するブルーミング防止電位を印加する手段を含んでいる。短いパルスの持続時間だけブルーミング防止電圧を印加することでゲートとフォトダイオードとの間における電場に起因するトンネル効果により誘導される暗ノイズが減少する。

Description

本発明は、能動ピクセル電子画像センサに関する。

これらのセンサは、各ピクセルに感光素子および複数のトランジスタを有する、行および列ピクセルのアレイを用いる。

一つの有利なピクセル設計は、図１に示すような設計であって、
−ピン留めフォトダイオードＰＨと、
−静電容量に相当する電荷蓄積ノードＮＤと、
−フォトダイオードを蓄積ノードから絶縁するかまたは逆にフォトダイオードから蓄積ノードへの電荷の転送を、当該転送の後で蓄積ノードの電位を測定する意図で許諾する転送トランジスタＴ１と、
−蓄積ノードの電位をトランジスタソースへ転送可能にすべくゲートが蓄積ノードに接続された電圧フォロワとして構成された電荷読み出しトランジスタＴと、
−フォトダイオードにより出力された電荷が存在する場合とフォトダイオードにより出力された電荷が存在しない場合での蓄積ノードの電位の差異を測定する意図で当該基準電位を測定すべく蓄積ノードの電位を基準値に設定可能にする蓄積ノードリセットトランジスタＴ３と、
−行毎のアドレス指定導体ＳＥＬにより制御されて、読み出しトランジスタＴ２のソースの電位を列導体ＣＯＬ（行導体ＳＥＬは同一のピクセル行の全てのピクセルに共通であり、列導体ＣＯＬは同一のピクセル列の全てのピクセルに共通である）へ転送可能にするピクセル選択トランジスタＴ４と、
−最後に、以下の２個の機能、すなわち発光が過度に強い場合にフォトダイオード内の過剰電荷を排出するか、または新たな積分周期を開始する前に無負荷電位に戻すべく蓄積された電荷を完全に排出することによりフォトダイオードの電位をリセットするかの一方および／または他方を備え得る追加的なトランジスタＴ５を有している。

「トランジスタ」という用語が図１のような電気線図の理解を容易にすべく用いられている点に注意されたい。しかし、ピクセルの物理設計において、これらのトランジスタは、必ずしもピクセルの他の素子とは独立に、ソース領域、ドレイン領域、ソースをドレインから分離するチャネル領域、およびチャネル上方の絶縁ゲートを有する従来方式で設計されている訳ではない。ピクセルの実際の物理設計では、一部のトランジスタは実際には制御電位を印加できる絶縁ゲートを基本的に備えるように設計されている。従って、例えば転送トランジスタＴ１は、フォトダイオードＰＨと電荷蓄積ノードを構成するｎ^＋型拡散層との間の領域に跨っていて基板から絶縁された転送ゲートＧ１を備えるように設計されていて、トランジスタＴ１のソースがフォトダイオードであり、トランジスタのドレインが電荷蓄積ノードである。

従って、図２に、例えばｐ^＋型の半導体基板１０に形成されたピクセルの物理設計の断面図を示す。当該基板は自身の上部に、電子が蓄積されて移動するｐ型半導体能動層１２を含んでいる。

フォトダイオードＰＨは、能動層内で拡散されたｎ型領域１４を備えるように設計されている。好適には、深さが浅いｐ^＋型表面領域１６で覆われ、能動層よりも多くドープされ、以下でゼロ電位基準と見なす基板電位に設定されている。

電荷蓄積ノードＮＤは、能動層内のｎ^＋型拡散層１８を備えるように設計されている。図２に記号形式で示す読み出しトランジスタＴ２のゲートに接触すべくその上部と接触する。

転送トランジスタＴ１は、フォトダイオード１４領域と、蓄積ノードを構成する拡散層１８との間で、能動層１２の一部の上方に配置された絶縁転送ゲートＧ１を備えるように設計されている。

蓄積ノードリセットトランジスタＴ３は、拡散層１８と、基準電位Ｖｒｅｆに設定されたドレインを構成する別のｎ^＋型拡散層２０との間で、能動層１２より上方に位置する絶縁ゲートＧ３を備えるように設計されている。

フォトダイオードリセットトランジスタＴ５は、フォトダイオードＰＨ（拡散領域１４、１６）と、拡散層２０の電位Ｖｒｅｆと同一であってもなくてもよい基準電位に設定されたドレインを構成するｎ^＋型拡散層２２との間の能動層の上方に位置する絶縁ゲートＧ５を備えるように設計されている。ここでは簡便のためＶｒｅｆと同じ電位を採用する。

最後に、読み出しトランジスタＴ２および選択トランジスタＴ４の物理設計は図２に示していない。トランジスタＴ２は、ソース領域、ドレイン領域、およびその両者の間の絶縁ゲートを備えるように設計されていて、ソース領域は、選択トランジスタＴ４用のソース領域としても機能するｎ^＋型拡散層であり、トランジスタＴ２のドレイン領域は電位Ｖｒｅｆでもあり得る供給電圧に設定されたｎ^＋型拡散層であり、ゲートは導体により蓄積ノードＮＤに接続されている。トランジスタＴ４は、自身のソースとは別に、列導体ＣＯＬに接続されたｎ^＋型拡散層であるドレイン、および行導体ＳＥＬに接続されたゲートを含んでいる。

当該ピクセルにおいて、ゲートＧ１、Ｇ３は、蓄積ノードおよびフォトダイオードの電位を同時にリセットする役割を果たすことができ、これを行うべく、当該ゲートは、蓄積ノードまたはフォトダイオードに蓄積された全ての電子が領域２０、２２により構成されたドレインへ流れるのに充分な正電位に設定されている。代替的に、ゲートＧ５によりフォトダイオードを、およびゲートＧ３により蓄積ノードを別々にリセットすることも可能である。

しかし、ゲートＧ５に関して、フォトダイオードの発光から生じた電荷の積分時間にわたるブルーミング防止機能である別の機能を与えることができる。発光により生じる電子がフォトダイオードに累積されて、フォトダイオードの領域に生成された電位井戸を満たして、後者の陰極電位を次第に下げていくことが知られている。当該井戸の底のレベルは、フォトダイオードの設計（ドープ値、深さ等）により決定される。電位井戸の端の高さは、フォトダイオードを囲む電位障壁の高さにより決定され、これらの障壁は、電荷積分の周期中にゲートＧ１、Ｇ５に印加される低電位により、およびフォトダイオードの物理的な縁により決定される（一般に、これらの縁にｐまたはｐ^＋注入に起因する０ボルト障壁）。井戸に累積された電荷は、電位障壁を下げると共にフォトダイオードから蓄積ノードへの電荷の通路を許容するパルスがゲートＧ１に印加されるまで当該井戸に残留する。

しかし、発光が強ければ、および／または所与の発光に対して積分時間が長過ぎれば、電荷が転送される前に電位井戸を完全に満たす場合があり、これが生じたならば、陰極電位は陽極電位よりも低いレベルまで下がる。フォトダイオードに逆バイアスが掛からなくなり、従って発光により引き続き生じる電荷が能動層に直接注入され、隣接するピクセルのフォトダイオードにより集められて、当該ピクセルにより測定される発光信号を乱す。

これに対処すべく、ゲートＧ５を回路の最低電位に設定するのではなく、ゲートＧ５の下側で生じた電位障壁を若干下げる僅かに高い電位に設定する。従って、フォトダイオードの下側の電位井戸が満杯になった場合、過剰電荷は当該電位障壁の上方を通過して、ドレイン領域２２に流れ込み、そこから電位Ｖｒｅｆとの接続側へ排出される。フォトダイオードの下側の電位は、フォトダイオードに順バイアスが掛かるほど低い値には決して到達できない。過剰電荷は、電位Ｖｒｅｆでドレインの方へ移動し、基板の方へは移動しない。

ゲートＧ５の下側に形成される電位障壁は、電位井戸が発光測定を行うのに充分な電荷の量を集められる程度に充分高くなければならないが、フォトダイオードに順バイアスが掛かるのを避けるため高過ぎではならない。大抵はそうであるように電荷が電子である場合、半導体能動層内に形成される全ての電位井戸は電位が高いほど深く、それらを囲む全ての電位障壁は半導体内の電位が低いほど高い。典型的には、ゲートＧ５の下側に電位障壁を生成するには、トランジスタＴ５の閾値電圧、例えば約０．６〜１．１ボルト（ドープ、ゲート絶縁体の厚さ等に基づく）に概ね等しい、基板電位を上回るゲート電位レベルを選択することができる。

米国特許出願公開第２００８／０１２２９５６号明細書米国特許第８２７８１３１号明細書米国特許出願公開第２００９／０１２７４３６号明細書特開平１１−２６１８９６号公報国際公開第２００６／１１９３３３号米国特許出願公開第２０１１／１２１１６２号明細書

しかし、そのような装置には、本発明が無くすかまたは少なくとも大幅に軽減することを意図した以下に述べる短所が見られる。

ゲートＧ５に印加される電位が０．６〜１．１ボルトである場合、ゲートＧ５の下側の能動層１２の電位は正になり、例えば約０．２ボルトに等しい。従って、表面領域１６により０ボルトに維持されるフォトダイオードの端へ向かうシリコン表面におけるゲートの下側に強い局所的電場が存在する。当該電場は、半導体の禁制帯を下げることにより、従って、導電帯へ移動する電子の確率を高めることにより機能する。これが漏れ電流を生じさせるバンド間トンネル効果の物理的な効果である。電子は、発光に起因せずにゲートの下側で生成され、電位が最も高いフォトダイオードに蓄積される。当該電流は、発光とは独立に存在するため暗電流に例えることができる。当該暗電流は、具体的にはゲートの下側の電位と、フォトダイオードの表面電位との間に差異があることに起因し、特に弱い発光を検知したい場合に邪魔である。暗電流はゲートの下側の電位がゼロの場合よりも数百倍強い恐れがある。

上述の現象は、ゲートＧ５に印加される電圧がゼロより大きいほど顕著であるが、現行技術では所望のブルーミング防止レベルに応じてゲート電圧が印加される。現行技術がトランジスタＴ５に０．６〜０．９ボルトのゲート電圧を掛ける場合、暗電流は極めて強くなり得る。一つの解決策はトランジスタＴ５を閾値電圧がほぼゼロであるように製造することであるが、回路の全てのトランジスタがゼロに近い閾値電圧を有していると主張するか、またはトランジスタＴ５の製造に特定の加工段階を設けることが必要になろう。

良好な条件でブルーミング防止機能を果たすゲートを維持しながら、上述の暗電流現象を回避すべく、本発明は、積分の持続時間全体ではなく一連の短いパルスの持続時間にわたりブルーミング防止機能を実行させる正電位をブルーミング防止ゲートに印加し、当該ゲートを当該パルス以外およびフォトダイオード電位の任意の可能なリセットフェーズ以外ではゼロ（または負でさえもよい）電位に維持することを提案する。これらの短いパルスの持続時間にわたり邪魔な電場が存在するが、その影響は、積分の持続時間全体にわたり存在する場合よりも極めて弱い。発光が強い場合、短いパルスは過剰電荷を排出するが、この排出は連続的である必要はなく、電位井戸が溢れるのを防止すべく時折生じれば充分である。

従って、本発明は画像センサのピクセルを制御する方法を提案するものであり、当該画像センサの各ピクセルが、ゼロ基準電位に維持された他方の種類の表面領域で覆われた一方の種類の導電率のドープ領域により半導体能動層内に形成された少なくとも１個のフォトダイオードと、能動層の上方で一方の側がフォトダイオードに隣接し、他方の側が電荷排出用のドレインに隣接するブルーミング防止ゲートとを含み、当該センサが周期的に動作し、各周期において積分が所定の持続時間行われ、本方法は、ブルーミング防止ゲートが、積分の持続時間の大部分にわたりゲートの下側の能動層において第１の高さの電位障壁を生成する阻止電位に設定され、積分の持続時間を通じて一連の短いパルスの持続時間にわたりゲートの下側に第１の高さよりも低い第２の高さの電位障壁を生成するブルーミング防止電位に設定され、後者の電位障壁はフォトダイオード内のブルーミング閾値までの発光を表す電荷を保持することを特徴とする。

阻止電位は好適にはゼロ基準電位に等しいが、負であってもよい。ブルーミング防止電位は正（ｐ型能動層の場合）であり、好適には０．５〜０．９ボルトの範囲にある。パルスの累積的持続時間に対する積分の持続時間の比率は好適には２０以上であり、すなわち、各パルスは積分の持続時間の僅かな部分しか占めない。パルスは好適には周期的であり、パルスの持続時間に対するパルスの周期のデューティ比は従って２０以上である。周期は、１行ずつ読まれるマトリクスセンサのピクセルの行の読み出し周期であってよい。

従って、積分の持続時間の大部分にわたり、ゲートにより誘導される磁場に起因する、上述の暗電流現象は発生せず、ゲートの下側の電位がゼロのままである。本現象は、短いブルーミング防止パルスの持続時間にわたり生じるだけである。

本発明はまた、ピクセルのアレイを含む画像センサにも関し、各ピクセルは、ゼロ基準電位に維持された他方の種類の表面領域で覆われた一方の種類の導電率のドープ領域を有する半導体能動層内に組み込まれた少なくとも１個のフォトダイオードと、能動層の上方で一方の側がフォトダイオードに隣接し、他方の側が電荷排出用のドレインに隣接するブルーミング防止ゲートとを含み、当該センサが周期的に動作し、各周期において積分が所定の持続時間行われ、当該センサは、積分の持続時間の大部分にわたりゲートの下側に第１の高さの電位障壁を生成する阻止電位をブルーミング防止ゲートに印加し、一連の短いパルスの持続時間にわたり第１の高さよりも低い第２の高さの電位障壁をゲートの下側に生成するブルーミング防止電位を印加する手段を含み、後者の電位障壁がフォトダイオード内におけるブルーミング閾値までの発光を表す電荷を保持すること特徴とする。能動層は好適にはフォトダイオードの表面層と同様にｐ型である。ブルーミング防止パルス以外でゲートに印加される電位は従ってゼロ（しかし負であってもよい）であり、ブルーミング防止パルスの持続時間にわたり印加される電位は正である。

本明細書において、「排出ドレイン」という表現は通常、電荷を除去する領域を定義しており、測定を行う目的で電荷を蓄積する領域ではない。

転送ゲート、蓄積ノードおよび蓄積ノードリセットトランジスタを設けることによりフォトダイオードのブルーミング防止を生み出すことが従来技術において既に提案されていることに注意されたい（米国特許出願公開第２００８／０１２２９５６Ａ１号明細書、米国特許第８２７８１３１号明細書）。本方法は蓄積ノードの通常動作を阻害し、更に、画像の各列が同時に積分されないいわゆる「電子回転シャッター」またはＥＲＳモード以外のいかなる方法でもピクセルを動作させない。

米国特許出願公開第２００９／０１２７４３６Ａ１号明細書において、ブルーミング防止ゲート電位レベルは発光の関数として調整される。

特開平１１−２６１８９６号公報において、パルスは積分の持続時間中ではなく積分の実行前にリセットゲートに印加される。

国際公開第２００６／１１９３３３号パンフレットにおいて、パルスは、排出ドレインに隣接するブルーミング防止ゲートではなく、浮遊拡散層に隣接する電荷読み出しゲートに印加される。

米国特許出願公開第２０１１／１２１１６２号明細書において、積分の持続時間にわたりパルスを受光するブルーミング防止ゲートは存在しない。

本発明の他の特徴および利点は、添付の図面を参照しながら、以下の詳細説明を精査することで明らかになろう。

既に述べたように、５個のトランジスタを有するピクセルの従来型回路図を示す。既に述べたように、ピクセルの物理設計の一断面を示す。ピクセルの一般的な動作の時系列図を示す。電荷積分の持続時間にわたり能動層内に形成される電位井戸を示す。特定の時点における電位図の表した、本発明によるセンサの動作の時間経過図を示す。別の動作モードの時間経過図を電位図と共に示す。

図３に、５個のトランジスタを有し、第５のトランジスタを用いて積分周期（いわゆる「大域的シャッター」モードでの動作）を開始させるピクセルの従来の動作の時間経過図を示す。当該動作は、フレーム周期ＦＲを有して周期的であり、積分の持続時間はＦＲより短いＴｉである。フレームは、全てのピクセルについてトランジスタＴ５のゲートＧ５にリセットパルスＧＲを同時に印加することで開始される。パルスは、フォトダイオード内の光により積分されていた電荷を排出する。パルスＧＲの終了により全てのピクセルに共通の積分の持続時間Ｔｉが開始される。当該持続時間の終了は、転送トランジスタＴ１のゲートＧ１に印加された転送パルスＴＲＡの終了により画定され、全てのピクセルに共通の当該パルスは、フォトダイオードの積分された電荷を蓄積ノードへ転送する。

積分の持続時間にわたり、パルスＴＲＡの前に、蓄積ノードに含まれている可能性がある電荷を排出すべくリセットパルス（行ＲＳＴ）がゲートＧ３に印加される。

積分の持続時間Ｔｉの終了後に、ピクセルが１行ずつ読み出され、読み出しの時点を画定すべく選択信号（行ＳＥＬ）が各々の行に連続的に印加されている。当該信号を、図３で１行について示し、トランジスタＴ４のゲートに印加されている。読み出しは、各列の足部に配置されて各々の列導体ＣＯＬに接続された読み出し回路で行われる。読み出し回路は特に、転送パルスＴＲＡの後の列導体の有効電位のレベルおよびリセット後の電位レベルを各々サンプリングする役割を果たすパルスｓｈｓ，ｓｈｒにより制御されるサンプリング回路を含んでいる。測定は、各周期で２個のサンプル間の差異を求めることにより行われる。

所与の行の読み出しフェーズは、当該行に印加されたスロットＳＥＬにより画定され、サンプリングパルスｓｈｓの伝送、考慮中の行のピクセルの蓄積ノードをリセットするパルスＲＳＴの伝送、およびサンプリングパルスｓｈｒの伝送を連続的に含んでいる。サンプリングされた信号間の差異は、アナログ／デジタル変換器により変換される。

図４に、積分周期にわたる能動層の電位の線図を通常発光（左側のＡ）の場合、および過剰発光（右側のＢ）の場合について示す。

光生成電荷が存在しないフォトダイオードの固有電位は、フォトダイオード内に形成された電位井戸の底を画定する固定されたレベルＶｐｈである。積分フェーズ中にゲートＧ１、Ｇ５に印加された低い電位により、フォトダイオードの電荷を保持して蓄積可能にする電位障壁が生じる。ゲートＧ１の側の電位障壁が最も高く、積分の持続時間Ｔｉにわたり当該ゲートにゼロ電位が印加されている。ブルーミング防止機能を果たすためにゲートＧ５の側の障壁は低くなり、これを実現するために例えば０．６〜１．１ボルトの正電位ＶＲがゲートＧ５に印加される。これらの障壁のレベルを、参照符号Ｖｍ（ゲートＧ１の下側の障壁）および参照符号Ｖａｅ（ゲートＧ５の下側のブルーミング防止障壁）により図４に示している。

積分の持続時間にわたる過剰発光（図の右側部分）の場合、または積分の持続時間が極端に長い場合、電荷は井戸から溢れ出て、障壁がより低いゲートＧ５側に流れ込む恐れがある。電荷は、フォトダイオード電位のレベルが０ボルト未満まで低下するリスクを冒すことなくトランジスタＴ５のドレイン２２の方へ排出される。従ってゲートＧ５は確かにブルーミング防止ゲートであり、過剰電荷を排出ドレインの方へ排出可能にすると共に、過剰電荷を除去することにより転送ゲートを通って蓄積ノードの方へ、またはより一般的には能動層のシリコンの方へ流出するのを回避する。

本発明によれば、ゲートＧ５上の非ゼロ電位ＶＲの存在に関する上述の短所を回避すべく、ゲートＧ５の電位は積分の持続時間Ｔｉにわたりほぼ常時ゼロのままにされ、ブルーミング防止電位ＶＲは、積分の持続時間中僅かな時間印加されるだけである。電荷の溢れが生じる傾向がある場合、これらのパルスが電荷を排出する。

図５に、対応時系列図および関連電位図を示す。ブルーミング防止機能以外の一般的な動作は図３と同一であるが、動作のシーケンス決定を明示すべく連続する複数の行Ｌ１、Ｌ２、Ｌ３およびＬ４の読み出しを示している。

フォトダイオードの電荷を排出して積分の持続時間Ｔｉを開始すべくゲートＧ５が高電位（例えば３ボルト〜５ボルト）に設定されるリセットパルスＧＲ以外に、ゲートＧ５を０ボルト（または負電位）あるいは正電位ＶＲ（例えば０．６ボルト）である２通りの低電位に設定することができる。０ボルトの電位は積分の持続時間のほぼ全体にわたり印加され、電位ＶＲは短い、好適には周期的なパルスの持続時間中だけ印加される。周期は、連続する行の読み出し周期であってよい。

従って、図５においてゲートＧ５に印加される３個の電位、すなわち積分周期の開始時点で高い正電位、次いで０ボルトの電位、および積分の持続時間全体にわたる低い正電位ＶＲでの一連のパルスが見られる。当該一連のパルスはまた、図５に示すように連続する行Ｌ１、Ｌ２、Ｌ３、Ｌ４の読み出しフェーズＲＤ１、ＲＤ２、ＲＤ３、ＲＤ４等にわたり継続することができる。しかし代替的に、読み出しフェーズ中に転送パルスＴＲＡの後でブルーミング防止電圧ＶＲを連続的に印加することも、その時点で不都合がないため、および新規な積分がまだ開始されていなければ可能である。

能動層の電位の４個の図を示す。図Ａ、Ｂは溢れのリスクが無い通常発光のケースに対応している。図Ｃ、Ｄは例えばかなり強い発光の存在下で積分の持続時間の終了間近における溢れのリスクに対応している。図Ａと図ＣはゲートＧ５が０電位に設定される時点、すなわちほとんど全ての時間に対応し、ゲートＧ５の下側の電位障壁は最高レベルにある。図Ｂと図Ｄは短いブルーミング防止パルスの時点に対応し、電位障壁が短時間下げられている。図Ｄのケースにおいて、先行パルス以来蓄積された過剰電荷が、短いブルーミング防止パルスの持続時間にわたりトランジスタＴ５のドレインの方へドリフトしていることが分かる。

積分の持続時間にわたるパルスの累積的持続時間は好適には積分の持続時間Ｔｉよりも極めて短く、例えば積分の持続時間Ｔｉの２０分の１以下の長さである。

パルスは行読み出し周波数で印加することができ、パルスの持続時間に対する行周期の持続時間の比率は従って少なくとも２０である。行周期の持続時間が１５マイクロ秒であれば、パルスの持続時間は約０．５マイクロ秒以下であってよい。例えば、積分の持続時間が１５ミリ秒であれば１０００個のブルーミング防止パルスが生じ得るが、ブルーミング防止電圧ＶＲの印加の累積的持続時間は積分の持続時間の３０分の１未満のままであって、電圧ＶＲの所与のレベルに対するトンネル効果により寄生電子の生成が３０分の１に減少する。

図６に、積分の持続時間Ｔｉがフレーム周期に等しく、且つ全ての行について同一の値を有するが行毎に時間がずらされている場合における時間経過図を示す。これは電子回転シャッターまたはＥＲＳとして知られる動作モードである。ゲートＧ１に印加される転送パルスは行毎に時間がずらされている。積分の持続時間は、同一行上の２個の連続する転送パルスの間に延在している。蓄積ノードは、ゲートＧ３によりランクｉの行の時間スロットＳＥＬｉにより画定される読み出しフェーズ中を除いて永続的にリセットされる。リセットレベル（ｓｈｒ）の読み出しは転送パルスＴＲＡの前に生じ、有効レベルの読み出しは当該パルスＴＲＡの直後に生じる。全ての行に共通の積分の開始を画定するゲートＧ５に対する大域的転送命令ＧＲはもはや存在しない。この動作モードを用いる理由は、リセットレベルの読み出しが電荷の転送および有効レベルの読み出しに先行することで読み出しノイズが減少するためであり、これは図５の動作モードでは見られない。

図６の動作モードにおいて、正電圧ＶＲの短いパルスがゲートＧ５に同様に印加され、他の時間帯ではゲートＧ５は０ボルトでまたは負電圧に維持される。電位図Ａ、Ｂ、Ｃ、Ｄは従って図５と同様である。

図６のケースでは積分が常時行われるためパルスは常時印加されるのに対し、図５のケースでは、パルスが持続時間Ｔｉ内だけで生起するが当該フレームの他の時間帯では生起しないことが予測可能であった。

フォトダイオードに順バイアスが掛かるリスクが生じる電荷の量がＱｓａｔであり、且つＱｓａｔ−Ｑｍａｒｇｉｎを超える余剰電荷を排出すべく余裕Ｑｍａｒｇｉｎを持ちたい場合、２個の連続するパルスを分離する間隔の持続時間の関数として、ブルーミング防止システムの有効性を計算することが可能である。実際、有効性の限界に達するのは、発光が、２個の連続するパルスの間で生じる電荷の量が差Ｑｍａｒｇｉｎに等しいような場合である。

例えば、パルスの持続時間が０．５マイクロ秒（これより短くてもよい）、周期が１５マイクロ秒、フォトダイオード内に２０，０００個の電子があれば飽和Ｑｓａｔが生じ、所望の余裕Ｑｍａｒｇｉｎは３０００個の電子であると考えられる。従ってシステムは、１マイクロ秒当たり２００個の電子を生成する発光まで有効である。例えば、積分時間が１００分の１秒であるように選択されていて、且つ強く発光しているが当該周期では飽和限界に達しているピクセルに対して電位井戸が１００分の１秒間に２０，０００個の電子（１マイクロ秒当たり２個の電子）で満たされることが観察されるならば、ブルーミング防止システムは、たとえピクセルが１００倍強い発光を受けたとしても動作する。行パルスの周期が３０マイクロ秒である場合、飽和が生じる発光よりも５０倍強い発光で限界に達する（しかし、ゲートとフォトダイオードとの間の電場により生じるノイズが減少するという利得がある）。

Claims

画像センサのピクセルを制御する方法であって、前記画像センサの各ピクセルが、ゼロ基準電位に維持された他方の種類の表面領域（１６）で覆われた一方の種類の導電率のドープ領域（１４）により半導体能動層（１２）内に形成された少なくとも１個のフォトダイオード（ＰＨ）と、前記能動層の上方で一方の側が前記フォトダイオードに隣接し、他方の側が電荷排出用のドレインに隣接するブルーミング防止ゲート（Ｇ５）とを含み、前記センサが周期的に動作し、各周期において積分が所定の持続時間（Ｔｉ）行われ、前記ブルーミング防止ゲートが、前記積分の持続時間の大部分にわたり前記ゲートの下側の前記能動層において第１の高さの電位障壁を生成する阻止電位に設定され、前記積分の持続時間を通じて一連の短いパルスの持続時間にわたり前記ゲートの下側に前記第１の高さよりも低い第２の高さの電位障壁を生成する正のブルーミング防止電位（ＶＲ）に設定され、後者の電位障壁が前記フォトダイオード内の発光を表す電荷を保持することを特徴とする方法。
前記阻止電位がゼロ基準電位に等しいことを特徴とする、請求項１に記載の方法。
前記阻止電位がゼロ基準電位に対して負であることを特徴とする、請求項１または２に記載の方法。
前記ブルーミング防止電位が０．５〜０．９ボルトの間であることを特徴とする、請求項１〜３のいずれか１項に記載の方法。
前記パルスの累積的持続時間に対する前記積分の持続時間の比率が２０以上であることを特徴とする、請求項１〜４のいずれか１項に記載の方法。
前記パルスが周期的であり、且つ前記パルスの持続時間に対する前記パルスの周期のデューティ比率が２０以上であることを特徴とする、請求項１〜５のいずれか１項に記載の方法。
前記パルスの周期が、マトリクスセンサのピクセルの行の読み出し周期であることを特徴とする、請求項６に記載の方法。
ピクセルのアレイを含む画像センサであって、各ピクセルが、ゼロ基準電位に維持された他方の種類の表面領域（１６）で覆われた一方の種類の導電率のドープ領域（１４）を有する半導体能動層（１２）内に組み込まれた少なくとも１個のフォトダイオード（ＰＨ）と、前記能動層の上方で一方の側が前記フォトダイオードに隣接し、他方の側が電荷排出用のドレインに隣接するブルーミング防止ゲート（Ｇ５）とを含み、前記センサが周期的に動作し、各周期において積分が所定の持続時間行われ、前記センサが、前記積分の持続時間の大部分にわたり前記ゲートの下側の能動層に第１の高さの電位障壁を生成する阻止電位を前記ブルーミング防止ゲートに印加し、前記積分の持続時間を通じて一連の短いパルスの持続時間にわたり前記第１の高さよりも低い第２の高さの電位障壁を前記ゲートの下側に生成するブルーミング防止電位（ＶＲ）を印加する手段を含み、後者の電位障壁が前記フォトダイオードにおけるブルーミング閾値までの発光を表す電荷を保持すること特徴とする画像センサ。
前記パルス印加手段が、前記パルスの持続時間に対する周期の比率が２０以上である周期的パルスを生成可能であることを特徴とする、請求項８に記載の画像センサ。