JP4212070B2

JP4212070B2 - 固体撮像素子及びその制御方法

Info

Publication number: JP4212070B2
Application number: JP26506698A
Authority: JP
Inventors: 和廣川尻
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 1998-09-18
Filing date: 1998-09-18
Publication date: 2009-01-21
Anticipated expiration: 2018-09-18
Also published as: JP2000101060A

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像素子に関し、特に電荷を読み出して転送する技術に関する。
【０００２】
【従来の技術】
図２は、固体撮像素子の平面図である。
【０００３】
光電変換素子２１は、例えばフォトダイオードであり、２次元マトリックス状に多数配列される。フォトダイオード２１は、例えば、垂直方向に４９２個、水平方向に６６０個配列される。このように構成されたフォトダイオードマトリックスが撮像面を構成する。
【０００４】
フォトダイオード２１は、受光した光を電荷に変換する。垂直電荷転送路（ＶＣＣＤ）２２は、フォトダイオード２１から電荷を読み出し、その電荷を垂直方向に転送する。具体的には、駆動パルスφＶに応じて電荷を上から下の方向に転送する。
【０００５】
水平電荷転送路（ＨＣＣＤ）２３は、垂直電荷転送路２２から電荷を受け取り、その電荷を水平方向に転送する。具体的には、駆動パルスφＨに応じて、電荷を右から左の方向に転送する。
【０００６】
アンプ２４は、水平電荷転送路２３から電荷を受け、その電荷量に応じた電圧を出力する。アンプ２４からは、画像信号が出力される。２次元配列された各フォトダイオード２１は、画像を構成する画素に相当する。
【０００７】
【発明が解決しようとする課題】
フォトダイオード２１は、外部からの光を受光可能である。垂直電荷転送路２２及び水平電荷転送路２３は、外部からの光を遮蔽するための遮光膜で覆われている。外部から光を受けると、フォトダイオード２１のみに電荷が発生する。
【０００８】
しかし、強い光を受けると、フォトダイオード２１で発生した電荷が垂直電荷転送路２２に洩れることがある。この現象はスミアと呼ばれている。スミアが発生すると、垂直転送路２２にノイズとなる電荷が洩れるので、画像の劣化を引き起こす。
【０００９】
本発明は、画像の劣化を防止することができる固体撮像素子又はその制御方法を提供することである。
【００１０】
【課題を解決するための手段】
本発明の一観点によれば、光電変換素子及び電荷転送路を有する基板と、前記光電変換素子に蓄積された電荷を除去するために、基板に所定の電圧を印加するための電源とを含む固体撮像素子の制御方法であって、（ａ）基板に第１の直流バイアス電圧を印加し、受光した光を電荷に変換して光電変換素子に蓄積する工程と、（ｂ）前記光電変換素子に蓄積された電荷を電荷転送路に読み出す工程と、（ｃ）基板に前記第１の直流バイアス電圧よりも大きく、前記光電変換素子に蓄積された電荷の一部を前記基板に掃き出すことができる大きさの第２の直流バイアス電圧を連続的に印加するとともに、前記電荷転送路に駆動パルスを供給して前記電荷転送路上の電荷を転送する工程とを含む固体撮像素子の制御方法が提供される。
【００１１】
基板には、第１又は第２の直流バイアス電圧が印加される。第２の直流バイアス電圧は、第１の直流バイアス電圧よりも大きい。光電変換素子に電荷を蓄積する際には、第１の直流バイアス電圧を基板に印加し、光電変換素子の最大可能蓄積容量を大きくする。光電変換素子に蓄積された電荷は、電荷転送路上に読み出される。電荷転送路上の電荷を転送する際には、第２の直流バイアス電圧を基板に印加し、光電変換素子から電荷転送路への電荷洩れを防止する。すなわち、スミアを防止することができる。
【００１２】
【発明の実施の形態】
図１は、本発明の実施例による固体撮像素子を示し、図２に示す固体撮像素子のＩ−Ｉ線に沿う断面図である。
【００１３】
ｎ型シリコン基板１の表面に、ｐ型ウエル２が形成される。ｐ型ウエル２の表面部分にフォトダイオード２１を構成するｎ型領域３及び垂直電荷転送路２２を構成するｎ型領域４が形成される。ｎ型領域３とその左隣のｎ型領域４との間には、チャンネルストップ領域を構成するｐ⁺型領域５が形成されている。
【００１４】
垂直電荷転送路２２を構成するｎ型領域４の上には、絶縁膜６を介してシフトゲート電極７が形成される。シフトゲート電極７には、シフトゲート信号ＳＧが供給される。正電位のシフトゲート信号ＳＧが供給されると、フォトダイオード２１に蓄積された電荷は、右隣の垂直電荷転送路２２に読み出される。
【００１５】
ｎ型基板１は、正極性の可変電源Ｖｏｄに接続される。ｐ型ウエル２は、グランドに接続される。
【００１６】
入射光８は、フォトダイオード２１に入射する。光照射によってｎ型領域３に電荷が溜まる。ｎ型領域３に電荷が溜まり過ぎると、電子９はｎ型領域３からｎ型基板１にオーバーフローする。この構造をオーバーフロードレイン構造という。
【００１７】
図１の右側に示すグラフは、基板電圧Ｖｏｄに応じた電位を示す。横軸は電位を示し、縦軸は固体撮像素子の深さ方向（垂直方向）の位置を示す。
【００１８】
基板電圧Ｖｏｄの大きさを変更すると、フォトダイオード２１の飽和電荷量が変更される。基板電圧Ｖｏｄを低い電圧Ｖｏｄ１に制御した場合と高い電圧Ｖｏｄ２に制御した場合を示す。低い基板電圧Ｖｏｄ１では飽和電荷量Ｑ１が多く、高い基板電圧Ｖｏｄ２では飽和電荷量Ｑ２が少ない。
【００１９】
ｐ型ウエル２の上端は０Ｖである。ｐ型ウエル２の深さ方向の中央部付近に、電子に対するポテンシャルバリアのピークが形成される。低い基板電圧Ｖｏｄ１に比べ、高い基板電圧Ｖｏｄ２では、ポテンシャルバリアの位置が基板表面の方向（上方向）ＰＶに移動する。
【００２０】
低い基板電圧Ｖｏｄ１のときには、フォトダイオード２１に蓄積された電荷をｎ型基板１に掃き出しにくいが、高い基板電圧Ｖｏｄ２のときには、フォトダイオード２１に蓄積された電荷の一部をｎ型基板１に掃き出すことができる。
【００２１】
高い基板電圧Ｖｏｄ２をｎ型基板１に印加することにより、フォトダイオード２１に蓄積された電荷を所定量だけ残してｎ型基板１に掃き出し、フォトダイオード２１から垂直電荷転送路２２に電荷が洩れることを防止できる。すなわち、スミアを防止することができる。
【００２２】
ただし、必要な電荷をフォトダイオード２１に蓄積している間は、フォトダイオード２１の飽和電荷量が多いことが望ましいので、基板１に低電圧Ｖｏｄ１を印加する必要がある。すなわち、固体撮像素子の動作状態に応じて、基板電圧Ｖｏｄを変化させる。次に、その制御方法を説明する。
【００２３】
図３は、固体撮像素子を制御するための信号のタイミングチャートである。
垂直電荷転送路駆動パルスφＶは、図２に示すように、垂直電荷転送路２２を駆動するためのパルスである。水平電荷転送路駆動パルスφＨは、図２に示すように、水平電荷転送路２３を駆動するためのパルスである。
【００２４】
シフトゲートパルスＳＧは、図１に示すシフトゲート７に供給されるパルスである。基板電圧Ｖｏｄは、図１に示すｎ型基板１に印加される電圧である。基板電圧Ｖｏｄのバイアス電圧は、低電圧Ｖｏｄ１又は高電圧Ｖｏｄ２に制御される。そのバイアス電圧に電子シャッタパルスＳＨを加算した電圧が基板電圧Ｖｏｄになる。
【００２５】
電子シャッタパルスＳＨは、高い基板電圧Ｖｏｄ３を生成するためのパルスであり、フォトダイオードに蓄積された電荷を全てｎ型基板１に掃き出す役割を有する。
【００２６】
まず、準備期間Ｔ１では、固体撮像素子を初期化する。以下、具体的な動作を説明する。シフトゲートパルスＳＧがシフトゲート７に印加され、フォトダイオード２１に蓄積された不要な電荷が垂直電荷転送路２２に読み出される。駆動パルスφＶが垂直電荷転送路２２に供給され、垂直電荷転送路２２は垂直方向に電荷を転送する。駆動パルスφＨが水平電荷転送路２３（図２）に供給され、水平電荷転送路２３は垂直電荷転送路２２から受けた電荷を水平方向に転送し、外部に出力する。この時、基板電圧Ｖｏｄは低電圧Ｖｏｄ１（例えば１０Ｖ）である。
【００２７】
後の期間Ｔ２でスミアによる不要電荷を除去するので、準備期間Ｔ１でスミアが発生しても、そのスミアが悪影響を及ぼすことはない。そのため、準備期間Ｔ１における基板電圧Ｖｏｄは、低電圧Ｖｏｄ１でも高電圧Ｖｏｄ２でもよい。
【００２８】
次に、不要電荷除去期間Ｔ２では、垂直及び水平電荷転送路２２，２３上の不要電荷を除去する。以下、具体的な動作を説明する。基板電圧Ｖｏｄのバイアス電圧を高電圧Ｖｏｄ２（例えば１４Ｖ）に変更する。高い基板電圧Ｖｏｄ２が印加されると、ポテンシャルバリアが基板表面側に移動し、フォトダイオード２１内の電荷が垂直電荷転送路２２に洩れることを防止できる。すなわち、スミアを防止できる。
【００２９】
なお、図１において、フォトダイオード２１を構成するｎ型領域３の深さは約３〜４μｍであり、垂直電荷転送路２２を構成するｎ型領域４の深さは約０．５〜１μｍである。ｎ型領域４の深さは、ｎ型領域３のものに比べて浅いので、基板電圧Ｖｏｄを変化しても、垂直電荷転送路２２はほとんど影響を受けない。
【００３０】
この期間Ｔ２において、基板電圧Ｖｏｄは、バイアス電圧Ｖｏｄ２に所定周期の電子シャッタパルスＳＨが重畳された電圧である。その結果、基板電圧Ｖｏｄには、電子シャッタパルスＳＨに対応する所定周期のパルスＶｏｄ３が現れる。パルス電圧Ｖｏｄ３は、例えば２０〜３０Ｖである。
【００３１】
パルス電圧Ｖｏｄ３が印加されると、フォトダイオード２１に蓄積されている電荷のほとんどがｎ型基板１に掃き出され、フォトダイオード２１が初期化される。
【００３２】
なお、電圧Ｖｏｄ３は、必ずしも複数のパルスで構成する必要はなく、所定の期間中に電圧Ｖｏｄ３を維持するようにしてもよい。ただし、高電圧Ｖｏｄ３を所定時間印加するには、大きな電源を必要とする。それに対し、所定周期のパルスＶｏｄ３は、コンデンサの充放電特性を利用することにより、小型の回路で容易に実現することができる。
【００３３】
不要電荷除去期間Ｔ２においても、駆動パルスφＶ及びφＨが供給され、垂直及び水平電荷転送路２２，２３は不要電荷を外部に転送する。
【００３４】
次に、電荷蓄積期間Ｔ３では、外部からの光照射により、フォトダイオード２１が光電変換を行って必要な電荷を生成し、蓄積する。電荷蓄積期間Ｔ３は、期間Ｔ２中の複数のシャッタパルスＶｏｄ３のうちの最後のシャッタパルスＶｏｄ３から次のシフトゲートパルスＳＧが供給されるまでの時間である。フォトダイオード２１は、最後のシャッタパルスＶｏｄ３により初期化されて電荷の蓄積を開始し、次のシフトゲートパルスＳＧにより電荷が垂直電荷転送路２２に読み出されて電荷の蓄積を終了する。
【００３５】
この期間Ｔ３では、基板電圧Ｖｏｄを低電圧Ｖｏｄ１に変更する。低電圧Ｖｏｄ１をｎ型基板１に印加することにより、フォトダイオード２１の飽和電荷量を多くし、蓄積可能な電荷量のダイナミックレンジを広くすることができる。
【００３６】
基板電圧Ｖｏｄの直流バイアスを高電圧Ｖｏｄ２から低電圧Ｖｏｄ１に切り換えるタイミングＴ５は、最後のシャッタパルスＶｏｄ３の後が好ましい。
【００３７】
次に、電荷読み出し期間Ｔ４では、垂直電荷転送路２２がフォトダイオード２１から読み出した電荷を転送する。具体的には、駆動パルスφＶ及びφＨが供給され、垂直及び水平電荷転送路２２，２３が電荷を転送する。アンプ２４は、転送された電荷の電荷量に応じた電圧を出力する。
【００３８】
この期間Ｔ４では、基板電圧Ｖｏｄのバイアス電圧を高電圧Ｖｏｄ２（例えば１４Ｖ）に変更する。高い基板電圧Ｖｏｄ２を印加することにより、フォトダイオード２１内の電荷が垂直電荷転送路２２に洩れることを防止できる。すなわち、スミアを防止できる。
【００３９】
基板電圧Ｖｏｄの直流バイアスを低電圧Ｖｏｄ１から高電圧Ｖｏｄ２に切り換えるタイミングＴ６は、シフトゲートパルスＳＧの後に限定されず前でもよい。タイミングＴ６は、シフトゲートパルスＳＧの直前又は直後が好ましく、特に直後が好ましい。
【００４０】
また、基板電圧Ｖｏｄには、バイアス電圧Ｖｏｄ２に所定周期のパルスＶｏｄ３（例えば２０〜３０Ｖ）が現れる。このパルスＶｏｄ３により、フォトダイオード２１が初期化され、スミアを防止できる。
【００４１】
以上のように、電荷蓄積時間Ｔ３では、基板電圧Ｖｏｄの直流バイアスを低電圧Ｖｏｄ１にすることにより、フォトダイオード２１の電荷蓄積可能容量を大きくする。一方、電荷読み出し期間Ｔ４では、基板電圧Ｖｏｄの直流バイアスを高電圧Ｖｏｄ２にすることにより、フォトダイオード２１から垂直電荷転送路２２への電荷の洩れを防止する。すなわち、スミアを防止する。
【００４２】
これにより、フォトダイオード２１の電荷蓄積可能容量を大きくし、かつスミアを防止することができる。
【００４３】
さらに、不要電荷除去期間Ｔ２でも、基板電圧Ｖｏｄの直流バイアスを高電圧Ｖｏｄ２にすることが望ましい。
【００４４】
なお、基板電圧Ｖｏｄの直流バイアスを高電圧Ｖｏｄ２から低電圧Ｖｏｄ１に切り換えるタイミングＴ５は、不要電荷除去期間Ｔ２における複数のシャッタパルスＶｏｄ３の前でもよい。すなわち、不要電荷除去期間Ｔ２において、基板電圧Ｖｏｄを高電圧Ｖｏｄ２にして不要電荷を除去した後、基板電圧Ｖｏｄを低電圧Ｖｏｄ１に下げる。その後、基板電圧Ｖｏｄの直流バイアスを低電圧Ｖｏｄ１にした状態で、基板電圧ＶｏｄとしてシャッタパルスＶｏｄ３を印加してもよい。
【００４５】
なお、不要電荷除去期間Ｔ２の直流バイアス電圧Ｖｏｄ２と電荷読み出し期間Ｔ４の直流バイアス電圧Ｖｏｄ２とは必ずしも同じである必要はない。両電圧は、電荷蓄積期間Ｔ２の低バイアス電圧Ｖｏｄ１よりも高い電圧であればよい。
【００４６】
本実施例による固体撮像素子は、静止画の撮像に適している。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、光電変換素子に電荷を蓄積する際には、第１の直流バイアス電圧を基板に印加し、光電変換素子の最大可能蓄積容量を大きくする。光電変換素子に蓄積された電荷は、電荷転送路上に読み出される。電荷転送路上の電荷を転送する際には、第１の直流バイアス電圧よりも大きな第２の直流バイアス電圧を基板に印加し、光電変換素子から電荷転送路への電荷洩れを防止する。すなわち、スミアを防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例による固体撮像素子の断面図である。
【図２】固体撮像素子の平面図である。
【図３】本実施例による固体撮像素子の動作を示すタイミングチャートである。
【符号の説明】
１ｎ型基板
２ｐ型ウエル
３，４ｎ型領域
５ｐ⁺型領域
６絶縁膜
７シフトゲート電極
８光
９電子
２１光電変換素子
２２垂直電荷転送路
２３水平電荷転送路
２４出力アンプ

Claims

光電変換素子及び電荷転送路を有する基板と、前記光電変換素子に蓄積された電荷を除去するために、基板に所定の電圧を印加するための電源とを含む固体撮像素子の制御方法であって、
（ａ）基板に第１の直流バイアス電圧を印加し、受光した光を電荷に変換して光電変換素子に蓄積する工程と、
（ｂ）前記光電変換素子に蓄積された電荷を電荷転送路に読み出す工程と、
（ｃ）基板に前記第１の直流バイアス電圧よりも大きく、前記光電変換素子に蓄積された電荷の一部を前記基板に掃き出すことができる大きさの第２の直流バイアス電圧を連続的に印加するとともに、前記電荷転送路に駆動パルスを供給して前記電荷転送路上の電荷を転送する工程とを含む固体撮像素子の制御方法。
前記工程（ｃ）は、前記第２の直流バイアス電圧にパルス電圧を加算した電圧を基板に印加する請求項１記載の固体撮像素子の制御方法。
さらに、（ｄ）前記工程（ｂ）の前に、前記基板に印加する電圧を第１の直流バイアス電圧から第２の直流バイアス電圧に切り換える工程を含む請求項１又は２記載の固体撮像素子の制御方法。
さらに、（ｄ）前記工程（ｂ）の後に、前記基板に印加する電圧を第１の直流バイアス電圧から第２の直流バイアス電圧に切り換える工程を含む請求項１又は２記載の固体撮像素子の制御方法。
さらに、（ｅ）前記工程（ａ）の前に、基板に前記第１の直流バイアス電圧よりも大きな第３の直流バイアス電圧を印加して前記光電変換素子に蓄積されている電荷を前記基板に掃き出すとともに、前記電荷転送路に駆動パルスを供給して前記電荷転送路上の不要電荷を転送する工程を含む請求項１〜４のいずれかに記載の固体撮像素子の制御方法。
前記第２及び第３の直流バイアス電圧は同じ電圧である請求項５記載の固体撮像素子の制御方法。
さらに、（ｆ）前記工程（ｅ）の前に、光電変換素子に蓄積された不要電荷を前記電荷転送路に読み出す工程を含む請求項５又は６記載の固体撮像素子の制御方法。
さらに、（ｇ）前記工程（ｅ）の後に、前記基板に印加する電圧を第３の直流バイアス電圧から第１の直流バイアス電圧に切り換える工程を含む請求項５〜７のいずれかに記載の固体撮像素子の制御方法。
基板に形成され、受光した光を電荷に変換して蓄積する光電変換素子と、
基板に形成され、前記光電変換素子に蓄積される電荷を転送するための電荷転送路と、
前記光電変換素子に蓄積される電荷を前記電荷転送路に読み出すシフトゲートと、
基板に接続され、前記光電変換素子に蓄積された電荷を除去するために、基板に所定の電圧を印加するための電源と、
前記光電変換素子に電荷を蓄積する期間に基板に第１の直流バイアス電圧を印加し、前記電荷転送路が前記光電変換素子に蓄積された電荷を転送する期間に基板に前記第１の直流バイアス電圧よりも大きく、前記光電変換素子に蓄積された電荷の一部を前記基板に掃き出すことができる大きさの第２の直流バイアス電圧を連続的に印加するように前記電源を制御する制御手段と
を有する固体撮像素子。