JP2016509750A - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP2016509750A
JP2016509750A JP2015550337A JP2015550337A JP2016509750A JP 2016509750 A JP2016509750 A JP 2016509750A JP 2015550337 A JP2015550337 A JP 2015550337A JP 2015550337 A JP2015550337 A JP 2015550337A JP 2016509750 A JP2016509750 A JP 2016509750A
Authority
JP
Japan
Prior art keywords
substrate
chamber
substrate holder
processing
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015550337A
Other languages
English (en)
Other versions
JP6262769B2 (ja
Inventor
ヤン,イル−クヮン
ソン,ビョン−ギュ
キム,キョン−フン
キム,ヨン−キ
シン,ヤン−シク
Original Assignee
ユ−ジーン テクノロジー カンパニー.リミテッド
ユ−ジーン テクノロジー カンパニー.リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ−ジーン テクノロジー カンパニー.リミテッド, ユ−ジーン テクノロジー カンパニー.リミテッド filed Critical ユ−ジーン テクノロジー カンパニー.リミテッド
Publication of JP2016509750A publication Critical patent/JP2016509750A/ja
Application granted granted Critical
Publication of JP6262769B2 publication Critical patent/JP6262769B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B35/00Apparatus not otherwise provided for, specially adapted for the growth, production or after-treatment of single crystals or of a homogeneous polycrystalline material with defined structure
    • C30B35/005Transport systems
    • H01L21/205
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明の一実施形態によると,基板処理装置は,基板に対する処理が行われる処理室と,前記処理室と連結され,前記基板が出入りする通路を有する予備室と,前記予備室の内部をホルダ領域及び移送領域に区画する遮断板と,一つ以上の前記基板が積載され,前記ホルダ領域の内部に位置する積載位置及び前記処理室内部の処理位置に転換可能な基板ホルダと,前記基板ホルダを前記積載位置及び前記処理位置に移送し,前記基板ホルダに連結された移送アーム及び前記移送領域の内部に設置されて前記移送アームを駆動する駆動部を具備する基板移送ユニットと,前記予備室に不活性ガスを供給するガス供給ポートと,前記移送領領域に連結されて前記ガス供給ポートの上部に設置され,前記予備室の内部を排気する下部排気ポートと,を含み,前記下部排気口は前記予備室の上部面より下部面に近接して配置される。【選択図】図1

Description

本発明は基板処理装置に関するものであり,予備室の内部を排気する下部排気ポートを含む基板処理装置に関するものである。
通常の選択的エピタキシプロセス(selective epitaxy process)は蒸着反応及びエッチング反応を伴う。蒸着及びエッチング反応は多結晶層及びエピタキシャル層に対して相対的に異なる反応速度で同時に発生する。蒸着プロセス中,少なくとも一つの第2層上に従来の多結晶層及び/又は非結晶層が蒸着される間,エピタキシャル層は単結晶表面上に形成される。よって,腐食ガスの濃度を変化することで,ネット選択的プロセス(net selective process)がエピタキシ材料の蒸着及び制限された又は制限されていない多結晶材料の蒸着をもたらす。例えば,選択的エピタキシプロセスは,蒸着物をスペーサ上に残すことなく単結晶シリコン表面上にシリコン含有材料のエピ層(epilayer)の形成をもたらす。
選択的エピタキシプロセスは一般にいくつかの短所を有する。このようなエピタキシプロセス中の選択性を維持させるために,前駆体の化学的濃度及び反応温度が蒸着プロセス中に調節及び調整されるべきである。不十分なシリコン前駆体が供給されると,エッチング反応が活性化されて全体のプロセスが遅くなる。また,害のある基板輪郭の過剰なエッチングが生じる恐れがある。不十分な腐食液前駆体が供給されると,蒸着反応は基板の表面にわたって単結晶及び多結晶材料を形成する選択性(selectivity)が減少する。また,通常の選択的エピタキシプロセスは約800℃,約1000℃又はそれより高い温度のような高い反応温度を一般に要求する。このような高い温度は基板表面に対する可能な統制されていない窒化反応及び熱収支(thermal budge)のため製造プロセス中には好ましくない。
本発明の目的は,予備室を効果的に排気する基板処理装置を提供することにある。
本発明の他の目的は,予備室の内部で基板の汚染を最小化することができる基板処理装置を提供することにある。
本発明のさらに別の目的は,後述する説明と図面からより明確になるはずである。
本発明の一実施形態によると,基板処理装置は,基板に対する処理が行われる処理室と,前記処理室と連結され,前記基板が出入りする通路を有する予備室と,前記予備室の内部をホルダ領域及び移送領域に区画する遮断板と,一つ以上の前記基板が積載され,前記ホルダ領域の内部に位置する積載位置及び前記処理室内部の処理位置に転換可能な基板ホルダと,前記基板ホルダを前記積載位置及び前記処理位置に移送し,前記基板ホルダに連結された移送アーム及び前記移送領域の内部に設置されて前記移送アームを駆動する駆動部を具備する基板移送ユニットと,前記予備室に不活性ガスを供給するガス供給ポートと,前記移送領域に連結されて前記ガス供給ポートの上部に設置され,前記予備室の内部を排気する下部排気ポートと,を含み,前記下部排気ポートは前記予備室の上部面より下部面に近接して配置される。
前記遮断板は,前記基板ホルダが前記積載位置に置かれた状態で,前記基板ホルダより高く位置する上部排気孔及び前記基板ホルダより低く位置する下部排気孔を有し,前記ホルダ領域及び前記移送領域は前記上部排気孔及び前記下部排気孔を介して連通される。
前記ガス供給ポートは,前記基板ホルダが前記積載位置に置かれた状態で,前記基板ホルダより低く位置する。
前記基板処理装置は,前記処理室に連結されて前記処理室の内部を排気する上部排気ポートと,前記上部排気ポート及び前記下部排気ポートに連結されるメイン排気ラインを更に含む。
本発明の一実施形態によると予備室を効果的に排気することができ,予備室内部で基板の汚染を最小化することができる。
本発明の一実施形態による基板処理装置を概略的に示す図である。 図1に示す基板ホルダが処理位置に転換された状態を示す図である。 図1に示す予備室内部のガスの流れを示す図である。
以下,本発明の好ましい実施形態を添付した図1乃至図3を参照して,より詳細に説明する。本発明の実施形態は様々な形に変形されてもよく,本発明の範囲が後述する実施形態に限定されると解釈してはならない。本実施形態は当該発明の属する技術分野における通常の知識を有する者に本発明を,より詳細に説明するために提供されるものである。よって,図面に示す各要素の形状はより明確な発明を強調するために誇張されている可能性がある。
一方,以下ではエピタキシプロセスを例に挙げて説明しているが,以下の内容はエピタキシプロセス以外の半導体製造プロセスに応用されてもよい。
図1は本発明の一実施形態による基板処理装置を概略的に示す図であり,図2は図1に示す基板ホルダが処理位置に転換された状態を示す図である。図1に示すように,基板処理装置は上部が開放された形状を有する下部チャンバー20を含み,下部チャンバー20は基板が移送される通路21を有する。基板は通路21を介して下部チャンバー20の内部にローディングされる。ゲートバルブ(図示せず)は通路21の外側に設置され,通路21はゲートバルブによって開放及び閉鎖される。
基板ホルダ50は複数の基板を収容し,基板は基板ホルダ50の上に上下方向に積載される。図1に示すように,基板ホルダ50が下部チャンバー20の予備室23,29に位置する間(又は「積載位置」),基板は基板ホルダ50内に積載される。後述するように,基板ホルダ50は昇降可能であり,基板ホルダ50のスロット上に基板が積載されると基板ホルダ50は上昇し,基板ホルダ50の次のスロット上に基板が積載される。基板ホルダ50上に基板が全て積載されると,図2に示すように基板ホルダ50は処理室35に移動し(又は「処理位置」),処理室35内部でエピタキシプロセスが行われる。
ベース45は基板ホルダ50の下部に設置され,基板ホルダ50と共に昇降する。基板ホルダ50が処理位置に転換されると,図2に示すように,ベース45はフランジ26の下部面に密着されて処理室35を外部から遮断する。ベース45はセラミック又はクオーツ(quartz)又はメタルにセラミックをコーティングした材質であり,処理進行の際に処理室35内の熱が予備室23,29に移動することを遮断する。
遮断板42は予備室23,29内に起立設置され,予備室23,29をホルダ領域23及び移送領域29に区画する。遮断板42はホルダ領域23と移送領域29を連通する上部排気孔42a及び下部排気孔42bを有し,上部排気孔42aは積載位置に置かれた基板ホルダ50の上部に形成され,下部排気孔42bは積載位置に置かれた基板ホルダ50の下部に設置される。
基板ホルダ50はホルダ領域23内に設置され,基板ホルダ50を昇降する駆動部は移送領域29に設置される。移送アーム41はベース45に連結された状態で遮断板42に形成された細長い形状の移動スロット(図示せず)を介して駆動部に連結される。駆動部は昇降スクリュー44及びブラケット46,そして駆動モータ48を具備する。ブラケット46は昇降スクリュー44に設置されて昇降スクリュー44の回転によって昇降し,駆動モータ48は昇降スクリュー44を回転する。
下部チャンバー20は下部排気ポート71を有し,下部排気ポート71は予備室23,29の上部面より下部面に近接して配置される。下部排気ポート71は移送領域29に設置されて排気ライン81に連結され,予備室23,29の内部は下部排気ポート71及び排気ライン81を介して排気される。
ガス供給ポート61,62は予備室23,29に連結され,予備室23,29の内部に不活性ガスを供給する。ガス供給ポート61はホルダ領域23の内部に不活性ガス(例えば,窒素のような)を供給し,ガス供給ポート62は移送領域29の内部に不活性ガスを供給する。
内部反応チューブ34及び外部反応チューブ32はフランジ26の上部に設置され,フランジ26は下部チャンバー20の上部に設置される。内部反応チューブ34の内部に形成された処理室35と下部チャンバー20の内部に形成された予備室23,29はフランジ26の中央に形成された開口を介して互いに連通され,上述したように,基板ホルダ50の上に基板が全て積載されると,基板ホルダ50は開口を介して処理室35に移動する。
内部反応チューブ34は外部反応チューブ32の内部に設置され,処理室35内で基板に対するエピタキシプロセスが行われる。内部反応チューブ34は外部反応チューブ32より小さくて基板ホルダ50より大きく,基板に対する最小限の反応空間を提供することで反応ガスの使用量を最小化するだけではなく,反応ガスを基板に集中させる。
供給ノズル38は処理室35の一側に設置され,互いに異なる高さを有する。供給ノズル38は反応ガスソース(図示せず)と連結され,反応ガスソースは蒸着用ガス(シリコンガス(例えば,SiCl4,SiHCl3,SiH2Cl2,SiH3Cl,Si26又はSiH4)及びキャリアガス(例えば,N2及び/又はH2))を供給するかエッチング用ガスを供給する。選択的エピタキシプロセスは蒸着反応及びエッチング反応を伴う。本実施形態では図示していないが,エピタキシ層がドーパントを含むことが要求される場合,ドーパント含有ガス(例えば,アルシン(AsH3),ホスフィン(PH3)及び/又はジボラン(B26))が供給される。
同じく,排気ノズル37は処理室35の他側に設置され,互いに異なる高さを有する。排気ノズル37は上部排気ポート36に連結され,上部排気ポート36は排気ライン81に連結される。処理室35の内部は上部排気ポート36及び排気ライン81を介して排気される。
基板ホルダ50が処理位置に転換された状態で,それぞれの供給ノズル38及び排気ノズル37は基板ホルダ50に積載された各基板の高さと概ね一致する。供給ノズル38は基板ホルダ50上に積載された基板に向かってそれぞれ反応ガスを噴射し,それによって処理室35内に未反応ガス及び反応副産物が発生する。排気ノズル37は未反応ガス及び反応副産物を吸入し,排気ライン81を介して外部に排出される。ヒーティングユニット30は外部反応チューブ32を囲むように配置され,処理室35はヒーティングユニット30によって加熱されてエピタキシプロセスが可能な温度に到達する。
図3は,図1に示す予備室内部のガスの流れを示す図である。以下,図3を参照して予備室内部のガスの流れを説明すると以下のようである。
上述したように,基板は基板ホルダ50上に積層され,積載が完了するとゲートバルブを介して通路21が閉鎖される。次に,ガス供給ポート61,62を介して予備室23,29の内部に不活性ガスが供給され,下部排気ポート71を介して予備室23,29の内部が排気されて予備室23,29内部の空気が不活性ガスによってパージ(purge)される。次に,基板ホルダ50は積載位置である予備室23,29から処理位置である処理室35に移動し,ベース45がフランジ26の下部面に密着されて処理室35と予備室23,29は隔離され,基板ホルダ50に積載された基板は処理室35の内部でエピタキシプロセスが行われる。
前記過程でガス供給ポート61を介して供給された不活性ガスは上部排気孔42a及び下部排気孔42bに向かう流れを形成し,ホルダ領域23から移送領域29に向かうガスの流れが形成されて移送領域29内部の異物(昇降スクリュー44やブラケット46から発生した)によりホルダ領域23内部の基板が汚染されることを遮断する。上部排気孔42a及び下部排気孔42bを介して移送領域29に流入された不活性ガスは下部排気ポート71を介して排出される。
また,下部排気ポート71が移送領域29の上部面(又は上部排気孔42a)よりも下部面(又は,下部排気孔42b)に近接して配置され,大部分のガスの流れは下部排気孔42bに向かって形成される。この際,ガスの流れはホルダ領域23の下部に沈殿された異物と共に移送領域29に移動してから下部排気ポート71に排出され,ガスの流れが基板ホルダ50の下部に形成されるため,ガスの流れによって異物が飛散して基板ホルダ50に積載された基板が汚染されることを遮断する。
一方,上部排気孔42aに向かって形成されたガスの流れはホルダ領域23の内部をパージするだけでなく,処理室35内部の熱が基板ホルダ50に伝達されることを遮断するエアカーテン(air curtain)の役割をする。即ち,処理室35からホルダ領域23に向かって移動した熱は上部排気孔42aに向かって移動するガスによって吸収されて上部排気孔42aを介して移送領域29に移動し,下部排気ポート71を介して外部に排出される。
好ましい実施形態を介して本発明を詳細に説明したが,それとは異なる形態の実施形態も可能である。よって,後述する特許請求の範囲の技術的思想と範囲は好ましい実施形態に限定されない。
本発明は多様な形態の半導体製造設備に応用される。

Claims (4)

  1. 基板に対する処理が行われる処理室と,
    前記処理室と連結され,前記基板が出入りする通路を有する予備室と,
    前記予備室の内部をホルダ領域及び移送領域に区画する遮断板と,
    一つ以上の前記基板が積載され,前記ホルダ領域の内部に位置する積載位置及び前記処理室内部に位置する処理位置に転換可能な基板ホルダと,
    前記基板ホルダを前記積載位置及び前記処理位置に移送し,前記基板ホルダに連結された移送アーム及び前記移送領域の内部に設置されて前記移送アームを駆動する駆動部を具備する基板移送ユニットと,
    前記予備室に不活性ガスを供給するガス供給ポートと,
    前記移送領域に連結されて前記ガス供給ポートの上部に設置され,前記予備室の内部を排気する下部排気ポートと,を含み,
    前記下部排気ポートは前記予備室の上部面より下部面に近接して配置される基板処理装置。
  2. 前記遮断板は,前記基板ホルダが前記積載位置に置かれた状態で,前記基板ホルダより高く位置する上部排気孔及び前記基板ホルダより低く位置する下部排気孔を有し,
    前記ホルダ領域及び前記移送領域は前記上部排気孔及び前記下部排気孔を介して連通される請求項1記載の基板処理装置。
  3. 前記ガス供給ポートは,前記基板ホルダが前記積載位置に置かれた状態で,前記基板ホルダより低く位置する請求項1記載の基板処理装置。
  4. 前記基板処理装置は,前記処理室に連結されて前記処理室の内部を排気する上部排気ポートと,前記上部排気ポート及び前記下部排気ポートに連結されるメイン排気ラインを更に含む請求項1記載の基板処理装置。
JP2015550337A 2013-01-15 2014-01-09 基板処理装置 Active JP6262769B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2013-0004539 2013-01-15
KR1020130004539A KR101398949B1 (ko) 2013-01-15 2013-01-15 기판처리장치
PCT/KR2014/000249 WO2014112747A1 (ko) 2013-01-15 2014-01-09 기판처리장치

Publications (2)

Publication Number Publication Date
JP2016509750A true JP2016509750A (ja) 2016-03-31
JP6262769B2 JP6262769B2 (ja) 2018-01-17

Family

ID=50895145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015550337A Active JP6262769B2 (ja) 2013-01-15 2014-01-09 基板処理装置

Country Status (6)

Country Link
US (1) US20150337460A1 (ja)
JP (1) JP6262769B2 (ja)
KR (1) KR101398949B1 (ja)
CN (1) CN104903994B (ja)
TW (1) TWI585228B (ja)
WO (1) WO2014112747A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408084B1 (ko) * 2011-11-17 2014-07-04 주식회사 유진테크 보조가스공급포트를 포함하는 기판 처리 장치
KR101308111B1 (ko) * 2011-11-17 2013-09-26 주식회사 유진테크 복수의 배기포트를 포함하는 기판 처리 장치 및 방법
KR101364701B1 (ko) * 2011-11-17 2014-02-20 주식회사 유진테크 위상차를 갖는 반응가스를 공급하는 기판 처리 장치
KR101720620B1 (ko) * 2015-04-21 2017-03-28 주식회사 유진테크 기판처리장치 및 챔버 세정방법
CN108962779B (zh) * 2017-05-19 2020-11-03 台湾积体电路制造股份有限公司 排气装置、半导体制造系统与半导体制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114568A (ja) * 1991-10-22 1993-05-07 Kokusai Electric Co Ltd 縦型拡散、cvd装置
JPH09298137A (ja) * 1996-03-08 1997-11-18 Kokusai Electric Co Ltd 基板処理装置
JP2003282452A (ja) * 2002-03-22 2003-10-03 Tokyo Electron Ltd 熱処理装置および熱処理方法
WO2006049055A1 (ja) * 2004-11-01 2006-05-11 Hitachi Kokusai Electric Inc. 基板処理装置および半導体デバイスの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100251873B1 (ko) * 1993-01-21 2000-04-15 마쓰바 구니유키 종형 열처리 장치
US20020104206A1 (en) * 1996-03-08 2002-08-08 Mitsuhiro Hirano Substrate processing apparatus
JP3723712B2 (ja) * 2000-02-10 2005-12-07 株式会社日立国際電気 基板処理装置及び基板処理方法
KR100719330B1 (ko) * 2005-09-30 2007-05-18 코스텍시스템(주) 유기물 발광 다이오드 및 액정표시 장치 제조용 플라즈마화학 증착 장비
US7632354B2 (en) * 2006-08-08 2009-12-15 Tokyo Electron Limited Thermal processing system with improved process gas flow and method for injecting a process gas into a thermal processing system
JP5227003B2 (ja) * 2007-11-19 2013-07-03 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8716147B2 (en) * 2007-11-19 2014-05-06 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
KR101484273B1 (ko) * 2008-07-07 2015-01-20 위순임 플라즈마 반응기 및 이를 구비한 기판 처리 시스템
KR101019533B1 (ko) * 2008-07-25 2011-03-07 주식회사 에스에프에이 플라즈마 처리 장치의 로드락 챔버
JP5545055B2 (ja) * 2010-06-15 2014-07-09 東京エレクトロン株式会社 支持体構造及び処理装置
JP5779957B2 (ja) * 2011-04-20 2015-09-16 東京エレクトロン株式会社 ローディングユニット及び処理システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05114568A (ja) * 1991-10-22 1993-05-07 Kokusai Electric Co Ltd 縦型拡散、cvd装置
JPH09298137A (ja) * 1996-03-08 1997-11-18 Kokusai Electric Co Ltd 基板処理装置
JP2003282452A (ja) * 2002-03-22 2003-10-03 Tokyo Electron Ltd 熱処理装置および熱処理方法
WO2006049055A1 (ja) * 2004-11-01 2006-05-11 Hitachi Kokusai Electric Inc. 基板処理装置および半導体デバイスの製造方法

Also Published As

Publication number Publication date
TW201435125A (zh) 2014-09-16
TWI585228B (zh) 2017-06-01
CN104903994B (zh) 2017-04-05
US20150337460A1 (en) 2015-11-26
JP6262769B2 (ja) 2018-01-17
CN104903994A (zh) 2015-09-09
WO2014112747A1 (ko) 2014-07-24
KR101398949B1 (ko) 2014-05-30

Similar Documents

Publication Publication Date Title
JP5844919B2 (ja) 補助ガス供給ポートを含む基板処理装置
JP5919388B2 (ja) 位相差を有する反応ガスを供給する基板処理装置
JP5848832B2 (ja) 熱遮断プレートを含む基板処理装置
JP5879447B2 (ja) 処理ユニットを含む基板処理装置
JP4564498B2 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
JP6262769B2 (ja) 基板処理装置
JP6060172B2 (ja) 複数の排気ポートを含む基板処理装置及びその方法
US20130149846A1 (en) Method of manufacturing semiconductor device and substrate processing apparatus
TW201940248A (zh) 基板處理裝置,半導體裝置的製造方法及程式
US11923193B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN116825609A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP6073936B2 (ja) プロセス空間の高さ別に加熱温度が調節可能なヒータを備える基板処理装置
US20180171467A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-Transitory Computer-Readable Recording Medium
KR102478562B1 (ko) 종형 열처리 장치
JP6226677B2 (ja) 半導体製造装置および半導体製造方法
TWI730638B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP6475135B2 (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
JP2012186275A (ja) 基板処理装置及び半導体装置の製造方法
TWI686504B (zh) 氮化膜之形成方法及記錄媒體
JP5759690B2 (ja) 膜の形成方法、半導体装置の製造方法及び基板処理装置
TW202303810A (zh) 成膜設備
TWI683347B (zh) 基板處理裝置、半導體裝置的製造方法及記錄媒體
JP2006186015A (ja) 基板処理装置
JP2015206105A (ja) 基板処理装置及び半導体製造方法
JP5252896B2 (ja) 気相成長装置及び気相成長方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161003

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20161003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170203

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170501

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171214

R150 Certificate of patent or registration of utility model

Ref document number: 6262769

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250