JP2016509364A - 厚膜結晶層の製造方法 - Google Patents

厚膜結晶層の製造方法 Download PDF

Info

Publication number
JP2016509364A
JP2016509364A JP2015548716A JP2015548716A JP2016509364A JP 2016509364 A JP2016509364 A JP 2016509364A JP 2015548716 A JP2015548716 A JP 2015548716A JP 2015548716 A JP2015548716 A JP 2015548716A JP 2016509364 A JP2016509364 A JP 2016509364A
Authority
JP
Japan
Prior art keywords
layer
amorphous
silicon
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015548716A
Other languages
English (en)
Inventor
モリソー ユベール
モリソー ユベール
モラレス クリストフ
モラレス クリストフ
フルネル フランク
フルネル フランク
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ, コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2016509364A publication Critical patent/JP2016509364A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/08—Germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20—Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22—Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1864—Annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)

Abstract

厚膜結晶層を製造する方法は、シード層３を区画する脆弱化面を形成するように、少なくとも表面にＳｉxＧｅ1-x結晶層１０を有する基板にイオン種を注入する工程（ａ）と、ＳｉyＧｅ1-y非晶質層５をシード層の上に堆積する工程（ｂ）と、一方がシード層３及びＳｉyＧｅ1-y非晶質層５を含む分離構造体８となり、他方が基板の残部４となるように、分離処理する工程（ｃ）と、厚さが１０μｍ以上で、残部４に固定されていない厚膜結晶層が得られるように、分離構造体８を熱処理する工程（ｄ）とを備えている。また、本発明はシード層と、注入されたイオンを含む応力領域を有するシリコン非晶質層とを備えたシリコン結晶基板を有する構造体に関する。【選択図】図３

Description

本発明は、特に光電池に用いることができる、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）又はシリコンゲルマニウム（ＳｉＧｅ）合金等の厚膜結晶層の製造方法に関する。他の態様として、本発明は、中間工程から得られる初期構造体及び他の中間工程から得られる分離構造体に関する。
光電池分野においては、光子効果が最適化されるように十分厚く、且つ材料コストが高くなりすぎないように十分薄いシリコン、ゲルマニウム又はＳｉＧｅ合金の結晶基板を使用することが求められている。基板の厚さは数十μｍ程度、例えば２０μｍ〜５０μｍが好ましい。
このような基板は、シリコン若しくはゲルマニウムのインゴット又はホスト基板上に成長させた厚いエピタキシャル層から得ることができる。しかし、基板を形成するためにインゴットをカッティングすると、カッティング（のこ刃の厚さ分）及び基板表面の調製（ラッピング、化学処理、ポリッシングにより削れる分）による材料のロスが生じる。２０μｍ〜５０μｍの厚さのシリコン基板を作る場合には、トータルで百μｍ程度の結晶シリコンがインゴットから失われる。このような材料のロスは、基板のコストの相当の部分を占める。
現在、このような基板を作る他の方法では、数十μｍの基板を形成するようにガス状イオン（水素、ヘリウム、・・・）を深く注入（数十μｍの深さ）することや、これと注入領域を破断させる熱処理とを組み合わせることを必要とする。この方法の欠点は、数ＭｅＶのオーダーのエネルギーを供給できる注入装置を用いなければならないことである。このような装置は高価であり、このような装置による方法は、光電池の分野において利用できるような大量生産が困難であり商用利用に向かない。
シリコンの冶金（湯出し、直接形成・・・）に基づいた他の技術が、厚さ数十（又は百）μｍのシリコン基板製造のために開発されている。しかし、これらの形成技術も、光電池の分野において期待される大量生産に適用することは困難である。
本発明の目的の一つは、１つ又は幾つかのこれらの欠点を解決することである。この目的のための第１の態様として、本発明は、以下の光電池向けの厚膜結晶層の製造方法を示す。
基板の表面がシード層となるように、少なくとも表面にＳｉxＧｅ1-x結晶層（０≦ｘ≦１）を有する基板の表面から、ＳｉxＧｅ1-x結晶層に脆弱化面を形成するようにイオン種を注入する工程（ａ）と、
脆弱化複合構造体を形成するように、ＳｉyＧｅ1-y非晶質層（０≦ｙ≦１、ｙとｘとは同一又は異なる値である）をシード層の上に堆積する工程（ｂ）と、
一方がシード層及びＳｉyＧｅ1-y非晶質層を含む分離構造体となり、他方が基板の残部となるように、脆弱化面において基板の破断が生じるように破断処理する工程（ｃ）と、
厚さが１０μｍ以上で、残部から分離された厚膜結晶層が得られるように、ＳｉyＧｅ1-y非晶質層の結晶化がシード層から生じるように分離構造体を熱処理する工程（ｄ）とを備えている、光電池用の結晶層の製造方法。
本開示において、「厚膜」は少なくとも数十μｍの厚さ、例えば１０μｍ〜５０μｍの範囲の厚さを有する層を意味する。本開示において、「非晶質層」は主として長距離秩序を欠く結晶構造を意味する。本開示において、「脆弱化面」はイオン注入による衝撃を受け破断が生じる領域を意味する。
同一の格子定数を維持し、非晶質層を結晶化する際に結晶欠陥が発生しないように、ｘとｙとを等しくすることが好ましい。
ｘとｙとが異なる場合に、ｘとｙとを近づけることは、非晶質層を結晶化する際に結晶欠陥を低減でき、着目に値する。
本発明によれば、結晶材料の大きなロスを生じさせることなく、再利用が容易で且つ大量生産に適した工程により厚膜結晶層を製造することができる。注入工程は比較的浅く、低い注入エネルギー（約２５０ｋｅＶ）の装置でよく、この工程のコストがリーズナブルであるので、商業利用が可能になる。また、ＳｉyＧｅ1-y非晶質層の堆積は、低コストで且つ大量生産が可能なスピードで行うことができる。さらに、熱処理は、１２５０℃未満、好ましくは３００℃〜１２００℃の温度範囲で、通常の熱処理装置を用いて行うことができ、低コストで大量処理することに適している。その上、工程（ｃ）の後で、分離構造体を分離した後に残る注入基板の残部は、本発明の製造方法を繰り返す際に、新しい基板として再利用することができる。
ＳｉyＧｅ1-y非晶質層を堆積する工程は、１０μｍ〜５０μｍの厚さが得られるまで行うことが好ましい。
一態様において、イオン種の注入工程は、水素及びヘリウムの少なくとも一方を含むイオンを、数ｋｅＶ〜２５０ｋｅＶの範囲の注入エネルギーで、１〜数十×１０16ａｔ／ｃｍ2のドーズ量として行う。このように、厚くないシード層の利用により、注入深さが小さくなり、この工程におけるコストは妥当な範囲になる。
製造方法は、破断と結晶化の特性を低下させる脆弱化構造体の変形を避けられるように、破断処理する工程（ｃ）の間に脆弱化複合構造体に発生する内部応力を平衡化させる工程（ｉ）を備えていることが好ましい。これにより、層にダメージが生じるリスクが低減されると共に、巨視的な欠陥の発生も抑えられる。破断は、残部及び脆弱化構造体の破壊を生じさせる力学的エネルギーの突発的な変化のリスクなしに行うことができる。
ＳｉyＧｅ1-y非晶質層は、ほとんど又は全く応力がかからないように堆積することが好ましい。逆の場合、応力を平衡化させる工程（ｉ）において応力が考慮される。
一態様において、内部応力を平衡化させる工程（ｉ）は、工程（ｃ）において破断を行う際に、互いに反対方向で且つ脆弱化された複合構造体に対して垂直な方向の圧力の印加を含む。
圧力の印加は、１０００ｄａＮ／ｍ2以上の圧力で２つの位置に行うことが好ましい。これにより、印加された圧力は、各構造体に等しく加わり、構造体の変形を抑えるられる。これにより、特に破断の間の予期しない力学的エネルギーの変化によるダメージの発生を抑えられる。
他の態様において、内部応力を平衡化させる工程（ｉ）は、応力領域を形成するように、ＳｉyＧｅ1-x非晶質層に、例えばシリコン若しくはゲルマニウム又は他のイオン種を注入する工程を含む。
非晶質層へのイオン種の注入により、破断の際の変形を抑える圧縮応力層の形成することができる。また、先行するイオン種を注入する工程（ａ）は、ＳｉxＧｅ1-x結晶層に応力を生じさせる。ＳｉyＧｅ1-x非晶質層へのイオン注入によりこの応力が補償されない場合は、この応力は破断の際の変形の原因となり得る。また、基板と同じ種類のイオン（例えばシリコン基板の場合はシリコン）を用いることは、得られる層の特性に悪影響がないので特に好ましい。イオンは、安価に実施できる低エネルギーでの注入ができるようにＳｉyＧｅ1-y層に浅く注入することができる。さらに、目的が脆弱化面の形成ではないので、高濃度の注入を行わなくてよい。
工程（ｉ）におけるイオン種の注入は、破断処理する工程（ｃ）よりも前に行うことが好ましい。
一態様において、工程（ｉ）は、ホウ素又はリンを含むイオン種の注入を含む。これらのイオンは、分離構造体にドープすることにより、例えばホウ素（Ｂ）によりｐ型にドープしたり、リン（Ｐ）をによりＮ型にドープしたりする機能を発揮させることができるという利点がある。
一態様において、ＳｉyＧｅ1-x非晶質層にイオン種を注入する工程は、８０ｋｅＶ〜１２０ｋｅＶのエネルギーで、４.１０14Ｓｉ／ｃｍ2〜６.１０15Ｓｉ／ｃｍ2のドーズ量で行う。
他の態様において、内部応力を平衡化させる工程（ｉ）は、ＳｉyＧｅ1-x非晶質層の上に、例えば非晶質のＳｉyＧｅ1-x又は酸化シリコンの層からなる圧縮応力層を堆積する工程を含む。このような堆積は、この非晶質のＳｉyＧｅ1-x又は酸化シリコンの成膜速度を大きくする、例えば堆積の強度を増大させることにより実施することができる。これにより、例えば水素及びアルゴンであるキャリアガスの一部が膜内に取り込まれる。また、圧縮応力を有する層の成膜により、破断工程（ｃ）の間、予め基板に注入されたイオン種によって生じる圧縮応力を釣り合わせることができ、脆弱化複合構造体の全体的な変形を小さくしたり、変形しないようにしたりすることができる。さらに、応力層は、ＳｉyＧｅ1-x非晶質層と同一の材料又はシリコンを含む材料により形成されているため、ＳｉyＧｅ1-x非晶質層と適合する。応力層が非晶質のＳｉyＧｅ1-xにより形成されいる場合には、予め堆積されている、ＳｉyＧｅ1-x非晶質層の一部とすることができる。
工程（ｉ）における圧縮応力層の堆積は、破断処理する工程（ｃ）よりも前に行うことが好ましい。
破断処理する工程（ｃ）の具体例は、室温〜６００℃の温度範囲における熱破断処理、及び曲げ、引張、ブレードの側方からの挿入、せん断応力、ウォータージェット又はエアブラストによる前記脆弱化面への機械的破断処理の少なくとも一方を含む。熱処理を機械的処理により補完することができ、これにより得られる断片に加えられる熱履歴を小さくすることができる。これにより、破断の際に、温度上昇により悪化する、脆弱化複合構造体の変形が低減される。応力層は、非晶質のＳｉyＧｅ1-xと異なる膨張係数をを有しているので、高温にすると大きな応力が発生する。
工程（ｃ）における熱処理は、２００℃〜５００℃の範囲で行うことが好ましく、２５０℃〜３６０℃の範囲で行うことがより好ましい。これにより、破断の際の温度を低く保ち、構造体の変形を低減できる。
工程（ｃ）における熱破断処理は、段階的に行うことが好ましい。このようにすれば、内部応力の急激な変化を避けることができる。
ＳｉyＧｅ1-y非晶質層を堆積する工程（ｂ）の全体又は一部よりも前に、予備加熱処理を行うことが好ましい。予備加熱処理により、注入する工程（ａ）において形成された空洞を部分的に成長させることができる。これにより、破断温度の程度、例えば工程（ｃ）で破断させるための温度履歴（時間と温度の積）を低減できる。これにより、破断の際に脆弱化複合構造体の変形を抑えることができる。
一態様において、結晶化熱処理する工程（ｄ）は、４００℃〜１２００℃の範囲で、数時間から数日の間行う。これにより、ＳｉyＧｅ1-y非晶質層の結晶化が、ＳｉxＧｅ1-x結晶であるシード層の結晶から開始され、非晶質層に伝播し、最終的に高品質の厚膜結晶層が得られる。
別の態様として、破断処理する工程（ｃ）及び結晶化熱処理する工程（ｄ）は、段階的に温度を印加して室温〜１２００℃の範囲の所定の温度で行う。これにより、工程のサイクルタイムが低減され、２つの工程（ｃ）と工程（ｄ）とが同一の装置で実施でき、２つの工程間で構造体のハンドリングをしなくてすむ。
好適な態様として、本方法は、結晶化熱処理する工程（ｄ）よりも前に、ＳｉyＧｅ1-y非晶質層の露出面に少なくとも１つの非晶質材料膜を堆積する工程（ii）を備えている。結晶構造を有さず、ＳｉyＧｅ1-yと異なる材料からなる非晶質材料膜を設けることにより、ＳｉyＧｅ1-y非晶質層の露出面から結晶化が始まることを避け、ＳｉxＧｅ1-x結晶であるシード層からの結晶化のみを促進できる。確実に機能させるためには、この非晶質材料膜は、ＳｉyＧｅ1-y以外の材料により構成されることが理解できる。本開示において、「ＳｉyＧｅ1-y非晶質層の露出面」は、ＳｉyＧｅ1-y非晶質層のシード層と接している面と反対側の面を意味する。
可能な態様として、非晶質材料膜は、破断処理の前に堆積できる。
工程（ii）は、ＳｉyＧｅ1-y非晶質層の露出面に少なくとも１つの非晶質材料膜を堆積する工程と、シード層の露出面に同じ非晶質材料からなる少なくとも１つの非晶質材料膜を堆積する工程とを含むことが好ましい。分離構造体のシードフィルム側に非晶質材料膜を設けることにより、結晶化熱処理の間にＳｉyＧｅ1-y非晶質層の上に設けられた層に生じる応力を釣り合わせることができる。
好適な態様として、非晶質材料膜は、一般式がＳｉＯx（０＜ｘ≦２）により表される酸化シリコンにより形成することができる。これにより、堆積された材料は、ＳｉyＧｅ1-y非晶質層とは異なる材料である一方、後に行われる非晶質層の処理、例えば工程（ｄ）において適合性が維持される。
可能な態様として、少なくとも非晶質材料層を堆積することを含む工程は、複数層の積層体を形成するように、特性が異なる少なくとも１つの他の層を堆積する工程を含む。
結晶化熱処理する工程（ｄ）よりも前に、ＳｉyＧｅ1-y非晶質層の追加熱処理工程（iii）をさらに備えていることが好ましい。これにより、全ての又は一部の気体成分、例えば堆積の際にＳｉyＧｅ1-y非晶質層に取り込まれた水素、を除去することができる。これにより、結晶化熱処理の際に水素ガスが存在することにより生じる悪影響、例えばＳｉyＧｅ1-y非晶質層の剥離又は発泡等の発生を避けることができる。
追加熱処理工程（iii）は、３５０℃〜５００℃で行うことが好ましい。
変形例として、注入工程（ａ）よりも前に、ＳｉyＧｅ1-y非晶質層の下部を堆積する工程を備え、工程（ａ）よりも後に、この下部の注入された表面を洗浄する工程を備え、工程（ｂ）はＳｉyＧｅ1-y非晶質層の上部を堆積するようにできる。
下部及び上部を合わせて、ＳｉyＧｅ1-y非晶質層の全体が形成されるようにすることが好ましい。
注入工程（ａ）の後に行われる表面の洗浄は、後で行われる堆積、例えば先に述べた非晶質層の上部の追加的な堆積、を最適化し、工程（ｄ）における結晶化を向上させるために表面の混入異物又は酸素を除去できるようにすることが好ましい。洗浄は、有機成分の除去（例えば、硫酸、オゾンを含む溶液等による）、粒子の除去（例えば、アンモニアを含む溶液等による）、金属の除去（例えば、塩酸を含む溶液等による）、酸化物の除去（例えば、フッ酸溶液によるエッチングによる）、ＳｉyＧｅ1-y非晶質層の上部の堆積及び工程（ｄ）における結晶化を可能とするＳｉyＧｅ1-y非晶質層の下部表面の除去、等により行うことができる。
ある態様においては、ｘは１でありｙは１であり、基板は少なくとも表面にシリコンからなる結晶層を有し、工程（ｂ）はシード層の上に非晶質シリコン層を堆積する。
シード層が単結晶材料から形成されるように、ＳｉxＧｅ1-x層は単結晶であることが好ましい。これにより、後の工程（ｄ）において、非晶質層を単結晶材料に結晶化できる。
本開示において、本発明による結晶化により、例えば大きな結晶粒を有する多結晶材料ではなく、単結晶材料が得られることは明らかである。
第２の態様として、本発明は、１０ｎｍから２μｍの範囲の厚さを有するシード層を区画する脆弱化面を有するＳｉxＧｅ1-x結晶層を少なくとも表面に有する基板と、シード層の上に設けられ１０μｍ以上の厚さを有し、イオン種が注入された応力領域を含むＳｉyＧｅ1-y非晶質層とを有している、脆弱化複合構造体を提示する。
この脆弱化構造体は、工程（ｃ）の破断処理及び工程（ｄ）の結晶化熱処理に適している。非晶質ＳｉyＧｅ1-yの表面層に含まれるこれらのイオン種は、部分的に又は完全に工程（ａ）において基板に注入されたイオン種によって生じる応力を釣り合わせることができ、大きな変形なしに構造体を維持させるようにできる。
ＳｉxＧｅ1-xは、厚い単結晶層が得られるように、シード層と共に単結晶であることが好ましい。
第３の態様として、本発明は、数十ｎｍの厚さを有する酸化シリコンからなる非晶質材料層と、非晶質材料層の上に設けられ、１０ｎｍ〜２μｍの厚さを有する結晶化ＳｉxＧｅ1-xからなるシード層と、シード層の上に設けられ１０μｍ以上の厚さを有するＳｉyＧｅ1-y非晶質層と、ＳｉyＧｅ1-y非晶質層の上に設けられ数十ｎｍの厚さを有する酸化シリコンからなる非晶質材料膜とを有している、分離構造体を提示する。酸化シリコンからなる２つの非晶質材料膜は、例えば結晶化熱処理において大きな変形が生じないように、シード層とＳｉyＧｅ1-y非晶質層との両側における応力を釣り合わせることができるという利点を有する。ＳｉyＧｅ1-y非晶質層の上に堆積された層は、ＳｉyＧｅ1-y非晶質層の上面から結晶化が始まらないようにすることにも寄与する。
ＳｉxＧｅ1-xからなるシード層は単結晶であることが好ましい。
本発明の他の態様、目的及び利点は、添付の図面を参照して、非限定的な例である以下の種々の変形例の記載を読むことによりさらに明確になるであろう。図面は、可読性のために、全ての要素の現実の大きさを反映していない。図面において、点線は脆弱化面を表している。簡略化のため、異なる実施形態の、同一、類似又は同等の要素には同一の符号を付している。
本発明の方法の一実施形態を示す。 本発明の方法の一実施形態を示す。 本発明の方法の一実施形態を示す。 本発明の方法の一実施形態を示す。 本発明の方法の一実施形態を示す。 本発明の方法の一実施形態を示す。 本発明の方法の一変形例を示す。 本発明の方法の一変形例を示す。 本発明の方法の一変形例を示す。 本発明の方法の一変形例を示す。 本発明の方法の一変形例を示す。 本発明の方法の一変形例を示す。 本発明の方法の他の変形例を示す。 本発明の方法の他の変形例を示す。 本発明の方法の他の変形例を示す。 本発明の方法の他の変形例を示す。 本発明の方法の他の変形例を示す。 本発明の方法の他の変形例を示す。
図１は、工程（ａ）におけるイオン種の注入がなされた、少なくとも表面にＳｉxＧｅ1-x結晶層１０を有する基板１を示しており、結晶層１０は単結晶シリコンの層であることが好ましい。イオン種には例えば水素径イオンを用い、数ｋｅＶ〜２５０ｋｅＶのエネルギーで注入し、１〜数十×１０16ａｔ／ｃｍ2のドーズ量とすることができる。この他、注入する工程（ａ）にヘリウムイオンを用いることができる。さらに、工程（ａ）は水素イオンとヘリウムイオンとを共注入する構成とすることもできる。注入する工程（ａ）により、微細な空洞を有する脆弱化面２が形成され、単結晶シリコンからなるシード層３の側と基板１の残部４の側とに区分される。
図示していない変形例では、注入する工程（ａ）よりも前に、注入の際のコンタミネーションから表面を保護したり、単結晶層のダメージを回避したりするために、基板１の表面の単結晶層１０の表面に、例えば非晶質シリコンからなる保護層を堆積することができる。非晶質の保護層は、数十μｍの厚さとすることができる。注入するイオン種のエネルギーは、シリコン単結晶層１０の必要とされる深さに脆弱化面２が形成されるように、この厚さを考慮して決定する。シード層３の必要とされる厚さは、少なくとも１０ｎｍである。基板１の表面のシリコンからなる層１０内の注入ピーク位置が幾分変化するので、後のシード層３の表面の単結晶性を維持できるように、この厚さを少なくとも１００ｎｍとすることが好ましい。さらに、この非晶質材料からなる保護層は、注入によりほとんど又は全くダメージを受けない。このため、この保護層は、シード層３の上にシリコン非晶質層５を堆積する工程（ｂ）を行うために残しておくことができる。
図２には記載していないが、工程（ｂ）を行う前に、基板１又は非晶質シリコンからなる保護層の表面は、コンタミネーション又は表面の酸化物を除去するための処理がされる。洗浄は例えば、有機成分の除去（例えば、硫酸、オゾンを含む溶液等による）、粒子の除去（例えば、アンモニアを含む溶液等による）、金属の除去（例えば、塩酸を含む溶液等による）、酸化物の除去（例えば、フッ酸溶液によるエッチングによる）、シリコン非晶質層５の堆積及び工程（ｄ）における結晶化を可能とするシリコン表面の除去により行うことができる。他の洗浄方法として、例えばイオンエッチング又は表面のシラン処理を用いることができる。
図２に示すように、工程（ｂ）としてシード層３の上に、必要とされる用途に応じて１５μｍ〜３０μｍの厚さのシリコン非晶質層５が堆積される。堆積は、種々の方法により行うことができる。例えば、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）又はＰＶＤ（Physical Vapor Deposition）を用いることができる。これにより、脆弱化複合構造体６が形成される。
図３に示すように、工程（ｃ）として、例えば４００℃で１時間の熱処理を行い、破断処理が行われる。脆弱化複合構造体６の内部応力が温度上昇と共に増大し、構造体６に変形が生じる。このため、これらの応力の効果を平衡化させる工程（ｉ）が熱処理と同時に行われる。応力を平衡化させる工程は、脆弱化構造体６の主面のそれぞれに、例えばピストン７により約１００ｄａＮ／ｍ2を越える機械的圧力を加えることにより行う。
図４に示すように、脆弱化された基板１は、脆弱化面２において破断され、分離構造体８は、シリコン非晶質層５を単結晶シリコンする結晶化を実施するために回収される。薄膜３の露出面の上に表示している破線の目的は、脆弱化面が存在していたことを示すためである。また、図示していない態様として、基板１の残部４は、新しい厚いシリコンの単結晶層９の製造に用いるためにリサイクルできる。
図５に示すように、工程（ｄ）として分離構造体８に約４７０℃で数日間の結晶化熱処理が行われる。シリコン非晶質層５はシード層３の結晶構造を転写して、シード層３から徐々に結晶化される。例えば、シリコンからなる厚さ１５μｍの非晶質層５を結晶化するために５００℃では１２日間必要であり、同じ厚さで５２０℃の場合は５日間である。また、結晶化熱処理は、１２００℃とすることにより、シード層３の結晶と同じ対称性を有し、光電池用途等の要求を十分に満たす、厚いシリコンの単結晶層９（図６）を数時間で形成できる。非常に高い温度とすることにより、結晶欠陥の数も低減することができる。
変形例では、結晶化前線の前進がシード層３から非晶質層５の表面に向かって選択的に進むように、結晶化熱処理を段階的に温度を加えることにより行う。
図７〜図１２は、本発明の製造方法の変形例を示している。図７は、単結晶シリコンからなるシード層３を区画する脆弱化面２を形成するように、１００ｋｅＶのエネルギーで１０17ａｔ／ｃｍ2のドーズ量で水素イオンが注入された、全体がシリコンの結晶層、好ましくはシリコンの単結晶層１０である基板１を示している。図示していない態様においては、シリコンの基板１の表面が、厚さが１０ｎｍの非晶質の酸化シリコン（ＳｉＯ2）からなる保護層によって覆われている。この保護層は、イオン種の注入の際に単結晶シリコンの表面を保護することができる。注入の後、この層は標準的な化学的処理、例えば炭化水素を除去するための硫酸を含む溶液による処理により清浄化される。続いて、シリコンの単結晶層１０の表面を保護する、新しい正常な化学酸化膜が形成されるように、アンモニア過酸化水素系の混合溶液又はＡＰＭによる処理を行う。そして、図８に示す約２５μｍを越えるシリコン非晶質層５を堆積する工程（ｂ）を行う直前に、単結晶シリコンからなるシード層３を露出するために、フッ酸（ＨＦ）で処理して除去する。
図９に示すように、水素の注入により形成され、後に熱破断処理が行われる脆弱化複合構造体６に釣り合わせる応力を発生させる工程（ｉ）は、約５．１０14Ｓｉ／ｃｍ2のドーズ量、約１００ｋｅＶのエネルギーで、シリコン非晶質層５の表面にシリコンを注入することにより行われる。これらのシリコンイオンにより、熱処理の際に基板１に発生するのと同じ種類の応力を生じさせる応力領域１１を、シリコン非晶質層５の局所的な位置に形成することができる。また、工程（ｉ）において注入されるイオン種はシリコンなので、シリコン非晶質層５を劣化させることはない。
図１０に示すように、破断処理は、約３２０℃で２０時間の熱処理により、熱処理の際に構造体６に加わるエネルギーの突発的な変化を抑えることができるので、脆弱化複合構造体６に重大な変形を生じさせることなく行うことができる。
図示していない変形例として、破断処理は、３２０℃未満の温度で行うこともできる。また、機械的な応力を加えること、例えば基板１の脆弱化面に刃面を当てたり、ウォータージェットやエアブラストを用いたり、せん断力を加えたりすることにより実現することもできる。さらに、熱による破断は、３２０℃をいくらか越える温度で、時間を短くして行うこともできる。破断をさせるために機械的な応力を用いると、熱履歴（時間と温度）の点では完璧になる。
図１１に示すように、シード層３とシリコン非晶質層５とを含む分離構造体８は、単結晶のシード層３から非晶質シリコンが結晶化される（図１２）ように結晶化熱処理される。これにより、シリコンの厚い単結晶層９が得られる。
図１３〜図１８は、本発明の製造方法の他の変形例を示している。
図１３は、全体がシリコン結晶層、好ましくはシリコン単結晶層１０である基板１に注入する工程（ａ）を示している。
図１４は、シード層３の上にシリコン非晶質層５を堆積する工程（ｂ）を示している。
図１５は、基板１に水素イオンを注入することにより発生した応力の効果を補償し、構造体６の大きな変形を抑制するように、シリコン非晶質層５の上に非晶質シリコンからなる圧縮応力層１２を設けて脆弱化複合構造体６の内部応力と平衡化させる工程（ｉ）を示している。
図１６には、数段階に分けた熱処理を脆弱化構造体６に適用する破断処理が示されている。まず、約３２０度で数時間の処理がされ、続いて３４０℃に昇温し、最終的に３６０℃にする。これにより、高温を加える時間を短くし、破断の際における構造体６及び／又は残部４の変形及び破損のリスクを低減できる。
図１７に示すように、圧縮応力層１２は、化学的処理、例えば炭酸カリウムを含む溶液により表面から除去される。続いて、シリコンとは特性が異なる非晶質材料、例えば非晶質酸化シリコンからなる非晶質材料膜１３が、工程（ii）においてシリコン非晶質層５の上に堆積される。この、非晶質材料膜１３は、例えばＰＥＣＶＤ法により３５０℃で１００ｎｍの厚さになるように堆積する。他の温度で、他の堆積方法により堆積することもできる。この非晶質材料膜１３は、非晶質材料膜１３を設けていない露出した非晶質シリコンからの結晶化よりも、シード層３からの非晶質シリコンの結晶化を促進する効果を有している。この方法により、特に２つの結晶化前線が出会う位置において２つの異なった結晶部位に結晶欠陥が生じることを防ぐことができる。変形例として、非晶質材料膜１３は、破断処理の前にシリコン非晶質層５の上に堆積することができる。また、この非晶質材料膜１３は、異なる特性を有する複数の層の積層体とすることもできる。
なお、非晶質材料膜１３は、結晶化熱処理の際に、分離構造体８に応力を生じさせる場合がある。このため、同じ厚さで同じ特性の第２の非晶質材料膜１４を、破断後にシード層３の露出面に堆積することが好ましい。これにより、結晶化熱処理（図１７）の際に分離構造体８に発生する応力が対称となり、変形が低減される。
図１８に示すように、工程（ｄ）における結晶化熱処理は、シリコン非晶質層５を結晶化し、光電池に適したシリコンの厚い単結晶層９を形成することができる。
図示していない変形例として、結晶化熱処理の前に、分離構造体８に、工程（iii）として追加熱処理を行う。この追加熱処理により、例えば、堆積の際にその中に取り込まれた水素等を、シリコン非晶質層５から脱ガスすることができる。この追加熱処理は、シリコン非晶質層５に剥離又は発泡が生じないように脱ガスを行うために、６００℃未満の温度、好ましくは約３５０℃〜５００℃で行うことができる。また、追加熱処理による水素の外部拡散により、分離構造体８のシリコン単結晶からなるシード層３の応力を変化させることができる。分離構造体８の変形を避けるための追加の手段（機械的手段、非晶質材料膜１３の特性及び堆積厚さの変更）を、シリコン非晶質層５に含まれる初期水素濃度に応じて用いてもよい。
例えば、シリコン非晶質層５が２０μｍの場合、脱ガスは、４７０℃で２０日間行うことができる。
図示していない他の変形例においては、シリコン非晶質層５を堆積する工程（ｂ）の前又は同時に、予備加熱処理を行う。典型的な予備加熱処理は、３２０℃で１時間行う。これにより、破断における熱履歴が、例えば３２０℃で１２時間といった低い値になるように、イオン注入によって形成された結晶欠陥を成長させることができる。
以上の実施例は、シリコンについて述べたが、これら全ての実施例は、シード層３等がＳｉxＧｅ1-x（０≦ｘ≦１）で、非晶質層５がＳｉyＧｅ1-yである場合に好適である。ｙが０である場合は、ゲルマニウムからなる非晶質層５となり、堆積の際に結晶化が進まないように１００℃〜３００℃の温度、特に好ましくは１５０℃以下の温度範囲において、ゲルマニウム相からＰＥＣＶＥにより堆積することができるという利点が得られる。ゲルマニウム非晶質層５の結晶化は、厚さが２５μｍの場合、窒素気流下、６００℃で１０時間の熱処理により達成できる。
このように、本発明は、厚膜結晶層、好ましくは単結晶層９を容易に、安価で、再利用性を高くして製造する方法を提供する。
なお、本発明は例示した上述の変形例に限定されるものではなく、記載された全ての技術的等価物及び変形例、並びにそれらの組み合わせを含んでいる。

Claims (15)

  1. 基板（１）の表面がシード層（３）となるように、少なくとも表面にＳｉxＧｅ1-x結晶層（１０）（０≦ｘ≦１）を有する基板（１）の表面から、前記ＳｉxＧｅ1-x結晶層（１０）に脆弱化面（２）を形成するようにイオン種を注入する工程（ａ）と、
    脆弱化複合構造体（６）を形成するように、ＳｉyＧｅ1-y非晶質層（５）（０≦ｙ≦１、ｙとｘとは同一又は異なる値である）を前記シード層（３）の上に堆積する工程（ｂ）と、
    一方が前記シード層（３）及び前記ＳｉyＧｅ1-y非晶質層（５）を含む分離構造体（８）となり、他方が前記基板（１）の残部（４）となるように、前記脆弱化面（２）において前記基板（１）の破断が生じるように破断処理する工程（ｃ）と、
    厚さが１０μｍ以上で、前記残部（４）から分離された結晶層（９）が得られるように、前記ＳｉyＧｅ1-y非晶質層（５）の結晶化が前記シード層（３）から生じるように前記分離構造体（８）を熱処理する工程（ｄ）とを備えている、光電池用の厚膜結晶層の製造方法。
  2. 前記破断処理する工程（ｃ）において前記脆弱化複合構造体（６）に発生する内部応力を平衡化させる工程（ｉ）を備えている、請求項１に記載の製造方法。
  3. 前記内部応力を平衡化させる工程（ｉ）は、前記工程（ｃ）において破断処理を行う際に、互いに反対方向で且つ前記脆弱化複合構造体（６）に対して垂直な方向の圧力の印加を行う、請求項２に記載の製造方法。
  4. 前記圧力の印加は、１０００ｄａＮ／ｍ2以上の圧力で２つの位置（７）に行う、請求項３に記載の製造方法。
  5. 前記内部応力を平衡化させる工程（ｉ）は、応力領域（１１）を形成するように、前記ＳｉyＧｅ1-y非晶質層（５）にシリコン又はゲルマニウムのイオン種を注入する工程を含む、請求項２〜４のいずれか１項に記載の製造方法。
  6. 前記内部応力を平衡化させる工程（ｉ）は、前記ＳｉyＧｅ1-y非晶質層（５）の上に、圧縮応力層（１２）を堆積する工程を含み、前記圧縮応力層（１２）は、非晶質ＳｉyＧｅ1-y又は非晶質酸化シリコンからなる、請求項２〜５のいずれか１項に記載の製造方法。
  7. 前記破断処理する工程（ｃ）は、室温から６００℃の温度範囲における熱による破断、及び曲げ、引張、ブレードの側方からの挿入、せん断応力、ウォータージェット又はエアブラストによる前記脆弱化面（２）への機械的破断の少なくとも一方を含む、請求項１〜６のいずれか１項に記載の製造方法。
  8. 熱処理する工程（ｄ）は、４００℃から１２００℃の温度範囲で、数時間から数日の間行う、請求項１〜７のいずれか１項に記載の製造方法。
  9. 前記熱処理する工程（ｄ）よりも前に、前記ＳｉyＧｅ1-y非晶質層（５）の露出面に少なくとも１つの非晶質材料膜（１３）を堆積する工程（ii）を備えている、請求項１〜８のいずれか１項に記載の製造方法。
  10. 前記工程（ii）は、前記ＳｉyＧｅ1-y非晶質層（５）の露出面に少なくとも１つの非晶質材料膜（１３）を堆積する工程と、前記シード層（３）の露出面に同じ非晶質材料からなる少なくとも１つの非晶質材料膜（１４）を堆積する工程とを含む、請求項９に記載の製造方法。
  11. 前記非晶質材料膜（１３）は、酸化シリコンからなる、請求項９又は１０に記載の製造方法。
  12. 前記熱処理する工程（ｄ）よりも前に、前記ＳｉyＧｅ1-y非晶質層（５）の追加熱処理工程（iii）をさらに備えている、請求項１〜１１のいずれか１項に記載の製造方法。
  13. 前記ｘは１であり、前記ｙは１であり、前記基板（１）は、少なくとも表面にシリコンからなる結晶層（１０）を有し、
    前記工程（ｂ）は、前記シード層（３）の上に、非晶質シリコン層（５）を堆積する、請求項１〜１２のいずれか１項に記載の製造方法。
  14. 請求項１に記載の製造方法における前記脆弱化複合構造体（６）であって、
    １０ｎｍから２μｍの範囲の厚さを有するシード層（３）を区画する脆弱化面（２）を有するＳｉxＧｅ1-x結晶層（１０）を少なくとも表面に有する基板（１）と、前記シード層（３）の上に設けられ１０μｍ以上の厚さを有し、イオン種が注入された応力領域（１１）を含むＳｉyＧｅ1-y非晶質層（５）とを有している、脆弱化複合構造体。
  15. 請求項１に記載の製造方法における前記分離構造体（８）であって、
    数十ｎｍの厚さを有する酸化シリコンからなる非晶質材料膜（１４）と、前記非晶質材料膜（１４）の上に設けられ、１０ｎｍ〜２μｍの厚さを有する結晶化ＳｉxＧｅ1-xからなるシード層（３）と、前記シード層（３）の上に設けられ１０μｍ以上の厚さを有するＳｉyＧｅ1-y非晶質層（５）と、前記ＳｉyＧｅ1-y非晶質層（５）の上に設けられ数十ｎｍの厚さを有する酸化シリコンからなる非晶質材料膜（１３）とを有している、分離構造体。
JP2015548716A 2012-12-21 2013-12-17 厚膜結晶層の製造方法 Pending JP2016509364A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1262736A FR3000109B1 (fr) 2012-12-21 2012-12-21 Procede de fabrication d’une couche epaisse cristalline
FR1262736 2012-12-21
PCT/FR2013/053146 WO2014096690A1 (fr) 2012-12-21 2013-12-17 Procédé de fabrication d'une couche épaisse cristalline

Publications (1)

Publication Number Publication Date
JP2016509364A true JP2016509364A (ja) 2016-03-24

Family

ID=48083269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015548716A Pending JP2016509364A (ja) 2012-12-21 2013-12-17 厚膜結晶層の製造方法

Country Status (5)

Country Link
US (1) US20150349191A1 (ja)
EP (1) EP2935662A1 (ja)
JP (1) JP2016509364A (ja)
FR (1) FR3000109B1 (ja)
WO (1) WO2014096690A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020501376A (ja) * 2016-12-12 2020-01-16 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構成部材を備えた固体層を薄くするための方法
CN110767774A (zh) * 2019-10-14 2020-02-07 上海理想万里晖薄膜设备有限公司 TOPCon太阳能电池的制造方法及其非晶硅晶化的方法和设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017010284A1 (de) * 2017-11-07 2019-05-09 Siltectra Gmbh Verfahren zum Dünnen von mit Bauteilen versehenen Festkörperschichten
FR3108774B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US7863157B2 (en) * 2006-03-17 2011-01-04 Silicon Genesis Corporation Method and structure for fabricating solar cells using a layer transfer process
US8993410B2 (en) * 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7914619B2 (en) * 2008-11-03 2011-03-29 International Business Machines Corporation Thick epitaxial silicon by grain reorientation annealing and applications thereof
FR2968316B1 (fr) * 2010-12-01 2013-06-28 Commissariat Energie Atomique Procede de preparation d'une couche de silicium cristallise a gros grains

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020501376A (ja) * 2016-12-12 2020-01-16 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構成部材を備えた固体層を薄くするための方法
JP7256123B2 (ja) 2016-12-12 2023-04-11 ジルテクトラ ゲゼルシャフト ミット ベシュレンクテル ハフツング 構成部材を備えた固体層を薄くするための方法
CN110767774A (zh) * 2019-10-14 2020-02-07 上海理想万里晖薄膜设备有限公司 TOPCon太阳能电池的制造方法及其非晶硅晶化的方法和设备
CN110767774B (zh) * 2019-10-14 2021-05-11 上海理想万里晖薄膜设备有限公司 TOPCon太阳能电池的制造方法及其非晶硅晶化的方法和设备

Also Published As

Publication number Publication date
WO2014096690A1 (fr) 2014-06-26
EP2935662A1 (fr) 2015-10-28
FR3000109B1 (fr) 2015-01-16
US20150349191A1 (en) 2015-12-03
FR3000109A1 (fr) 2014-06-27

Similar Documents

Publication Publication Date Title
JP4928932B2 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP5005097B2 (ja) 複合構造上でエピタキシーによって成長する層の製造方法
JP2003506883A (ja) 低打ち込みドーズ量を用いて多層基板を製造するための劈開プロセス
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
US7285471B2 (en) Process for transfer of a thin layer formed in a substrate with vacancy clusters
US10727396B2 (en) Method for producing composite wafer having oxide single-crystal film
JP2007251129A6 (ja) 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法
JP2007251129A5 (ja)
EP1550158B1 (fr) Realisation d un substrat semiconducteur demontable et obten tion d un element semiconducteur.
JP2012084897A (ja) 共注入後に中温で薄膜を分離する方法
JPH0786289A (ja) 半導体シリコンウェハおよびその製造方法
EP2879176A1 (en) Method for producing hybrid substrates, and hybrid substrate
JP2016509364A (ja) 厚膜結晶層の製造方法
WO2004073057A1 (ja) シリコンウェーハの製造方法
CN104078407A (zh) 薄膜和制造薄膜的方法
WO2008007508A1 (fr) Procédé de réutilisation de tranche retirée
CN102543678A (zh) 用于使基片裂开的工艺
JP4817342B2 (ja) Ｓｏｉタイプのウェハの製造方法
CN111128699A (zh) 一种复合单晶压电衬底薄膜及其制备方法
EP1981064B1 (en) Process for producing a soi wafer
JP5082299B2 (ja) 半導体基板の製造方法
JP5109287B2 (ja) 半導体基板の製造方法
TWI450366B (zh) Semiconductor substrate manufacturing method
WO2005024917A1 (ja) 貼り合わせウェーハの製造方法
US9111996B2 (en) Semiconductor-on-insulator structure and method of fabricating the same