JP2016508291A5 - - Google Patents

Download PDF

Info

Publication number
JP2016508291A5
JP2016508291A5 JP2015550735A JP2015550735A JP2016508291A5 JP 2016508291 A5 JP2016508291 A5 JP 2016508291A5 JP 2015550735 A JP2015550735 A JP 2015550735A JP 2015550735 A JP2015550735 A JP 2015550735A JP 2016508291 A5 JP2016508291 A5 JP 2016508291A5
Authority
JP
Japan
Prior art keywords
single crystal
substrate
crystal silicon
average depth
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015550735A
Other languages
English (en)
Other versions
JP2016508291A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2013/077491 external-priority patent/WO2014105828A1/en
Publication of JP2016508291A publication Critical patent/JP2016508291A/ja
Publication of JP2016508291A5 publication Critical patent/JP2016508291A5/ja
Pending legal-status Critical Current

Links

Claims (13)

  1. 接合構造体を作製する方法であって、
    (a)単結晶シリコン基板の前面からヘリウムイオンを注入するステップと、
    単結晶シリコン基板は、一方がその前面で、他方がその後面である、ほぼ平行な2つの主面と、前面と後面を接続する周縁端部と、前面および後面の間にある中央面とを有し、
    ヘリウムイオンは、前面から中央面に向かって測定したときに、約0.02ミクロン〜1ミクロンの間の平均深度Dまで注入され、
    (b)水素イオンを単結晶ドナー基板の前面から注入するステップと、
    水素イオンは、単結晶ドナー基板の前面から中央面に向かって測定したときに、約0.02ミクロン〜1ミクロンの間の平均深度Dまで注入され、
    平均深度Dおよび平均深度Dは約1000オングストローム以内であり、
    (c)単結晶シリコン基板内に剥離面を形成するために、約200℃〜約350℃の温度で、約2時間〜約10時間、単結晶シリコン基板をアニール処理するステップと、
    剥離面は、平均深度D および平均深度D と等しい深度であるか、平均深度D と平均深度D との間の深度を有し、
    (d)接合構造体を形成するために、剥離面を内在する単結晶ドナー基板の前面をキャリア基板に接合するステップと、
    キャリア基板は、シリコン、サファイア、クォーツ、ガリウムヒ素、シリコンカーバイド、シリコンゲルマニウム、およびゲルマニウムからなる群から選択された材料で構成され、
    (e)約150℃〜約350℃の温度で約1時間〜約5時間、接合構造体をアニール処理するステップとを有し、
    前記ステップ(a)から前記ステップ(e)の順序で行うことを特徴とする方法。
  2. 前記ステップ(c)の前に、前記ステップ(a)から前記ステップ(b)の順序で行うことを特徴とする請求項に記載の方法。
  3. 前記ステップ(c)の前に、前記ステップ(a)および前記ステップ(b)を同時に行うことを特徴とする請求項に記載の方法。
  4. 単結晶シリコン基板は、チョクラルスキ法を用いて成長させた単結晶シリコンインゴットをスライスした単結晶シリコンウエハからなることを特徴とする請求項に記載の方法。
  5. キャリア基板は、シリコンウエハであることを特徴とする請求項に記載の方法。
  6. シリコンウエハは、二酸化シリコン(SiO)表面層を有することを特徴とする請求項に記載の方法。
  7. キャリア基板は、サファイアウエハであることを特徴とする請求項に記載の方法。
  8. キャリア基板は、クォーツウエハであることを特徴とする請求項に記載の方法。
  9. 前面層は、前記ステップ(a)および前記ステップ(b)を行う前において、酸化層を有することを特徴とする請求項に記載の方法。
  10. 前面の層は酸化層を有し、酸化層はキャリア基板に接合されることを特徴とする請求項9に記載の方法。
  11. 前記接合ステップの前に、酸化プラズマ表面活性化処理を用いて、剥離面を内在する単結晶ドナー基板を活性化させるステップを有することを特徴とする請求項に記載の方法。
  12. 多層構造体を形成するために、接合構造体を剥離面に沿って剥離させるステップを有することを特徴とする請求項に記載の方法。
  13. 前記ステップ(a)において、ヘリウムイオンは単結晶シリコン基板の前面から注入され、全体のヘリウムイオン注入量は、約0.5×10 16 個(ヘリウムイオン数)/cm 〜約2×10 16 個(ヘリウムイオン数)/cm であり、
    前記ステップ(b)において、水素イオンは単結晶シリコン基板の前面から注入され、全体の水素イオン注入量は、約0.5×10 16 個(水素イオン数)/cm 〜約3×10 16 個(水素イオン数)/cm であることを特徴とする請求項1に記載の方法。
JP2015550735A 2012-12-28 2013-12-23 多層半導体デバイス作製時の低温層転写方法 Pending JP2016508291A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261746822P 2012-12-28 2012-12-28
US61/746,822 2012-12-28
PCT/US2013/077491 WO2014105828A1 (en) 2012-12-28 2013-12-23 Method for low temperature layer transfer in the preparation of multilayer semiconductor devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018009428A Division JP2018085536A (ja) 2012-12-28 2018-01-24 多層半導体デバイス作製時の低温層転写方法

Publications (2)

Publication Number Publication Date
JP2016508291A JP2016508291A (ja) 2016-03-17
JP2016508291A5 true JP2016508291A5 (ja) 2017-02-09

Family

ID=50031514

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015550735A Pending JP2016508291A (ja) 2012-12-28 2013-12-23 多層半導体デバイス作製時の低温層転写方法
JP2018009428A Pending JP2018085536A (ja) 2012-12-28 2018-01-24 多層半導体デバイス作製時の低温層転写方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018009428A Pending JP2018085536A (ja) 2012-12-28 2018-01-24 多層半導体デバイス作製時の低温層転写方法

Country Status (6)

Country Link
US (1) US9281233B2 (ja)
JP (2) JP2016508291A (ja)
KR (1) KR102026506B1 (ja)
DE (1) DE112013006244B4 (ja)
TW (1) TWI603387B (ja)
WO (1) WO2014105828A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015210384A1 (de) 2015-06-05 2016-12-08 Soitec Verfahren zur mechanischen Trennung für eine Doppelschichtübertragung
JP6632462B2 (ja) * 2016-04-28 2020-01-22 信越化学工業株式会社 複合ウェーハの製造方法
SG11202011553SA (en) * 2018-06-08 2020-12-30 Globalwafers Co Ltd Method for transfer of a thin layer of silicon

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2774511B1 (fr) * 1998-01-30 2002-10-11 Commissariat Energie Atomique Substrat compliant en particulier pour un depot par hetero-epitaxie
JP3456521B2 (ja) * 1998-05-12 2003-10-14 三菱住友シリコン株式会社 Soi基板の製造方法
FR2797347B1 (fr) * 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US20060240275A1 (en) * 2005-04-25 2006-10-26 Gadkaree Kishor P Flexible display substrates
FR2898431B1 (fr) * 2006-03-13 2008-07-25 Soitec Silicon On Insulator Procede de fabrication de film mince
FR2914110B1 (fr) * 2007-03-20 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat hybride
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP4631946B2 (ja) * 2008-08-11 2011-02-16 住友電気工業株式会社 Iii族窒化物半導体層貼り合わせ基板の製造方法
US9257328B2 (en) 2008-11-26 2016-02-09 Corning Incorporated Glass-ceramic-based semiconductor-on-insulator structures and method for making the same
JP2010278342A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd Soi基板の製造方法
US8367519B2 (en) * 2009-12-30 2013-02-05 Memc Electronic Materials, Inc. Method for the preparation of a multi-layered crystalline structure

Similar Documents

Publication Publication Date Title
CN108493334B (zh) 一种薄膜异质结构的制备方法
JP6549054B2 (ja) 複合基板および複合基板の製造方法
US10236205B2 (en) Thin film and method for manufacturing thin film
TWI609435B (zh) Composite substrate, semiconductor device and method for manufacturing semiconductor device
US8501589B2 (en) Method in the microelectronics fields of forming a monocrystalline layer
JP2018507562A5 (ja)
JP2009117533A (ja) 炭化珪素基板の製造方法
CN102184882A (zh) 一种形成复合功能材料结构的方法
JP2017538288A5 (ja)
JPWO2014017369A1 (ja) ハイブリッド基板の製造方法及びハイブリッド基板
JP2013175787A5 (ja)
JP2015228432A (ja) Soiウェーハの製造方法及び貼り合わせsoiウェーハ
JP2017059626A (ja) SiC複合基板の製造方法
JP2016508291A5 (ja)
TW201810628A (zh) 貼合式soi晶圓的製造方法
Shi et al. Realization of wafer-scale single-crystalline GaN film on CMOS-compatible Si (100) substrate by ion-cutting technique
JP2010056311A (ja) Soiウェーハの製造方法およびsoiウェーハ
JP6246198B2 (ja) <100>シリコンからなる自立層の分離
JP2014103329A5 (ja)
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
JP2015012009A5 (ja)
KR102022504B1 (ko) 접합 웨이퍼의 제조방법
JP6111678B2 (ja) GeOIウェーハの製造方法
JP2012519372A (ja) ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法
JP2014082316A5 (ja)