JP6246198B2 - ＜１００＞シリコンからなる自立層の分離 - Google Patents
＜１００＞シリコンからなる自立層の分離 Download PDFInfo
- Publication number
- JP6246198B2 JP6246198B2 JP2015519305A JP2015519305A JP6246198B2 JP 6246198 B2 JP6246198 B2 JP 6246198B2 JP 2015519305 A JP2015519305 A JP 2015519305A JP 2015519305 A JP2015519305 A JP 2015519305A JP 6246198 B2 JP6246198 B2 JP 6246198B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- substrate
- separation
- free
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 57
- 239000010703 silicon Substances 0.000 title claims description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 55
- 238000000926 separation method Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 46
- 238000002513 implantation Methods 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 26
- 238000010438 heat treatment Methods 0.000 claims description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 2
- 125000004429 atom Chemical group 0.000 claims 3
- 238000002347 injection Methods 0.000 claims 3
- 239000007924 injection Substances 0.000 claims 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 150000002500 ions Chemical class 0.000 description 11
- 230000007547 defect Effects 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical compound CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 235000019592 roughness Nutrition 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1892—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Photovoltaic Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
本発明は、結晶方位＜１００＞のシリコンからなる自立層の分離方法に関し、特に、太陽電池分野で使用するための分離方法に関する。
結晶方位＜１００＞の単結晶シリコンは、太陽電池分野での使用が特に注目されている。このシリコンには、非常に容易に表面凹凸構造を形成することができ、また、太陽電池の製造に適したピラミッド構造を含む表面の形成に寄与する効果がある。また、 前記シリコンは容易にパッシベーション膜化することができるので、そのような基板を用いた電池は高い性能を持つ。
このため、結晶方位＜１００＞のシリコンインゴットを用いて、太陽電池を形成することを目的とする自立層（つまり、操作や把持がしやすい層）を形成するための研究が行われた。
例えば、シリコンインゴットをソーで切断する方法が知られている。この方法は、太陽電池用として、厚さが約１５０から２００マイクロメートルの基板を形成するために一般に使用される方法である。しかし、この方法では、ソーで切断することによって当初のシリコン原料の約５０パーセントに及ぶ大量の材料が切断面において無駄になる。また、この技術は、自立層の所望の厚さが１０から１００マイクロメートルの場合には適用が非常に難しい。その理由は、自立層の厚さが薄過ぎて、ソーによる切断の機械的応力に耐えられないからである。
また、イオン種を高エネルギーで注入した後に窒素中で熱アニールを行う技術も知られている。この方法は、結晶方位＜１１１＞のシリコンには好結果をもたらす。しかし、＜１１１＞シリコンは、その結晶方位により、太陽電池用として求められる表面凹凸構造を持たないため、製造歩留りの低下と、このようにして形成されたデバイスの効率の低下とを引き起こす。
以下の非特許文献１には、＜１１１＞シリコン層を転移するには、６５０ｋｅＶから２ＭｅＶの間のエネルギーを得るために、５×１０１６から８×１０１６Ｈ／ｃｍ２の間のドーズ量と、６００℃で少なくとも３０分間の熱処理とが必要であることが開示されている。
H. Hassaf et al., "Transfer of thin silicon layers by MeV hydrogen implantation", Nucl. lnstr. and Meth. in Phys. Res., B 240 (2005) 183-187
しかしながら、これらの条件では＜１００＞シリコンを転移（transfer）することはできない。＜１００＞方位の自立層を分離するにはドーズ量をさらに増やす（約１×１０１７Ｈ／ｃｍ２）必要があり、製造コストが高くなる。
このことは、微小クラックを成長させるのに最適な面が＜１１１＞面であることから説明できる。＜１１１＞面は、実際に、シリコン結晶構造中の面間結合が最も少ない面に他ならない。しかし、＜１００＞シリコンでは、＜１１１＞面は＜１００＞方位の基板表面と平行ではないため、注入によって形成された脆化面とも、もはや平行ではない。従って、熱処理が行われると、欠陥が＜１１１＞面に沿ってむしろ斜め方向に成長し、このため、破断は注入によって脆化した面に沿って広がるほうが難しい。
本発明は、前記課題の少なくとも一つを解決することを目的とする。
上記の目的を達成するため、本発明は、特に太陽電池分野での使用を目的とした、結晶方位＜１００＞のシリコンからなる自立層の分離方法を対象とし、本分離方法は、イオン種を結晶方位＜１００＞のシリコン基板を介して注入することにより、自立層と基板のネガティブとをその両側で規定する脆化面を形成する工程ａ）と、注入後の基板に３０℃／ｓを超える温度勾配で熱処理を行うことにより、シリコンからなる自立層を分離する方法ｂ）とを含む。
本願でいう「自立層」（英語の用語法では“free-standing”）とはシリコン層を指す。シリコンの機械的特性を有するこのシリコン層は十分な厚さがある。このため、層自体の硬さが十分あるので、後の工程において把持や操作がしやすく、特に太陽電池装置の製造時に層に補強基板を取り付けることを必要とせず、使用しやすい。典型的には、１０マイクロメートルよりも厚いシリコン層であってもよく、厚さが２０マイクロメートルを超えるシリコン層でさえあってもよい。
なお、イオン種の注入は基板表面を介して行った。また、自立層は脆化面と注入が行われた基板表面との間に規定される。
本願でいう「脆化面」とは、注入が行われた基板表面に平行な面のことである。脆化面では、注入されたイオン種が最高濃度を示し、結晶欠陥の成長面を自立層分離の起点に集中させる。
本願でいう「ネガティブ」とは、シリコン自立層の分離後回収される残りのシリコン＜１００＞基板のことを指し、自立基板を構成する。ネガティブは、実際、操作を可能とするために必要な厚さを有している。
従って、この急速な温度勾配を伴う分離方法では、結晶方位＜１００＞のシリコンからなる自立層を容易に且つすばやく分離することができる。このような分離が起きるのは、急速な温度勾配によって、イオン種注入によって形成された空洞の内部圧力が急速に上昇するためであると推定できる。この現象の結果、水平面に沿った欠陥の成長が、通常、斜め方向の欠陥の成長と競い合うように起きているのが主にみられる。
好適には、イオン種の注入は、注入ドーズが脆化面の全箇所において略同じになるように、結晶方位＜１００＞のシリコン基板の全面にわたって均一に行われる。
好ましくは、温度勾配は５０℃／ｓから１００℃／ｓの間に設定される。こうすることで、表面粗さを例えば約９０ｎｍ ＲＭＳのオーダに抑えつつ、＜１００＞シリコンからなる自立層を効果的に分離可能である。本明細書に記載の粗さは全て、原子間力顕微鏡を用いて視野２０×２０マイクロメートルで測定される。
ある態様では、熱処理を容易に実施するため、熱処理は、特に放射、伝導、または対流によって、注入後の基板全体に対して同時に行われる。
ある態様では、熱処理は、急速加熱アニール（ＲＴＡ）炉内でハロゲンランプによって行われる。
別の態様では、熱処理の実施は、注入後の基板を二つの加熱部材の間で浮かせる工程を含み、典型的にはレビトール（Levitor）炉内で行われる。
別の態様によると、熱処理は、高火力を付与可能で熱処理勾配に急速に達することが可能なフラッシュ炉内で行われる。
好適には、熱処理は、分離を最適化するために、５５０℃から８００℃の間に設定される温度になるまで行われる。
ある特定の実施形態によると、温度勾配は、温度上昇の期間中一定である。
別の特定の実施形態によると、温度勾配は、温度上昇の期間中変化する。
ある態様によると、この方法の工程ｂ）は、所定の最高温度に達するまで温度勾配を付与する工程ｂ１）と、シリコン自立層を分離するために、注入後の基板を最高温度に所定期間（例えば、５秒から１０分の間）保持する工程ｂ２）とを含む。
好ましくは、注入されたイオン種は水素から得られる。水素は軽イオン種の生成に寄与し、所望の脆化面深さに到達させて自立層を形成するのに必要とされる注入エネルギーを抑える。
好適には、注入されたイオン種のドーズ量は１×１０１７ａｔｏｍｓ／ｃｍ２以下、好ましくは８×１０１６ａｔｏｍｓ／ｃｍ２以下、さらに好ましくは７×１０１６ａｔｏｍｓ／ｃｍ２以下である。その結果、注入イオン種のドーズ量は、３０℃／ｓ未満の温度勾配と１０１７ａｔｏｍｓ／ｃｍ２のドーズ量とで行う分離方法と比べて３０％低減される。この方法によれば、水平面に沿う欠陥が、通常、斜め方向の欠陥と競い合うように成長するので、従来技術のような高注入ドーズ量を必要としない。注入時間は注入イオン種のドーズ量に比例するので、注入時間は同じ割合で短くなる。従って、自立層の分離に要する総コストが削減される。
好ましくは、注入工程は、分離した層の厚さが１０マイクロメートルから１００マイクロメートルの間、好ましくは１５マイクロメートルから５０マイクロメートルの間になるようなエネルギーで行われる。これは、材料の無駄を減らし、分離方法の経済的収量を最適化するために、後の工程を見据えた厚さに合わせて調整するために行われる。
ある特定の態様によると、イオン種の注入工程は、シリコン層が自立するのに十分な厚さになるように、１ＭｅＶを超えるエネルギー（例えば、１ＭｅＶから３ＭｅＶの間）で行われる。
好適には、注入工程は、７００マイクロメートル以上の厚さ、好ましくは１ミリメートルから５０ミリメートルの間に設定される厚さを持つ結晶方位＜１００＞のシリコン基板に対して行われる。こうすることで、シリコン基板を数回再利用することができ、自立層を複数形成できる。
好ましくは、本方法は工程ｂ）の後に行われる工程ｃ）を含み、工程ｃ）は、先に実施された工程ｂ）によって形成された、結晶方位＜１００＞のシリコン基板のネガティブに対して工程ａ）と工程ｂ）とを繰り返すことにより、結晶方位＜１００＞のシリコンからなる新しい自立層を分離する工程である。
ネガティブに対する工程ａ）と工程ｂ）との繰り返しは、当初の基板の再利用を可能にし、また、１つの基板から再現可能な品質の自立層を、材料の無駄を抑えながら複数形成できることから、本方法に要するコストを削減できる。
好適には、工程ｃ）は、当初の基板から得られる最大収量を最適化するために、結晶方位＜１００＞のシリコン基板のネガティブの厚さが＜１００＞シリコンからなる自立層の厚さ以下になるまで繰り返される。
好ましくは、工程ｃ）は、表面処理工程をなくすことで本方法にかかるコストを抑えるために、結晶方位＜１００＞のシリコン基板のネガティブに対して直接に繰り返して行われる。
別の態様によると、基板のネガティブは、本方法の工程ｃ）の前に、表面粗さの低減のために（例えば、２０ｎｍ ＲＭＳ ＡＦＭ未満の値になるまで）研磨され、脆化面における平坦性のむらが抑えられる。
本発明のその他の局面や目的、効果は、非限定的な例として提示されると共に添付図面を参照してなされる以下の実施形態の説明を読むことでさらに明白となる。図面は、読みやすくするために、必ずしも全要素の縮尺に従って描かれたものではない。破線は脆化面を表す。
図１は、結晶方位＜１００＞のシリコンからなる基板１を示す。基板１には、約１．５ＭｅＶのエネルギーと約７×１０１６Ｈ／ｃｍ２のドーズ量とで全体にわたって均一に水素系イオン種が注入されている。その結果、破線で示す脆化面２が基板１における約３０マイクロメートルの深さに形成される。この脆化面２は、注入後の基板１の表面３と平行であり、表面３と脆化面２との間のシリコン層４（後に自立する）と、最初の＜１００＞ドナー基板１のネガティブ５とをその両側で規定する。
別の態様（図示せず）によると、注入工程ａ）の前に、注入工程による材料混入の可能性を減らすために、酸化物または熱酸化物の堆積層が基板１の表面３に約２０ｎｍの厚さで形成される。この保護層は厚さが非常に薄いので、注入深さに殆ど影響を及ぼさない。
図２は、急速加熱アニール（ＲＴＡ）炉において４３℃／ｓの温度勾配で７００℃に達するまで行われる熱処理工程を示す。この熱処理を表面３の全面に同時に行うことによって、表面３と平行な面に沿って複数の空洞が形成される。この熱処理は、雰囲気温度を示す基板１に行ってもよく、直前の注入工程によって加熱された基板１に行ってもよい。その結果、結晶方位＜１００＞のシリコンからなる厚さ約３０マイクロメートルの自立層４が分離され、最初のドナー基板１のネガティブ５が形成される。破断によって引き起こされる自立層４とネガティブ５との表面粗さは、約９０ｎｍ ＲＭＳである。
別の態様（図示せず）によると、自立層４の上にデバイスを形成するために、予め形成されている可能性のある酸化物ＳｉＯ２からなる層を別の工程に進む前にエッチングする。
図３は、約７×１０１６Ｈ／ｃｍ２のドーズ量と約２ＭｅＶのエネルギーとで、直前の工程ｂ）で得られたネガティブ５の表面３を介して水素系イオン種を注入する工程ａ）の繰り返しからなる工程ｃ）の第１段階を示す。注入後の表面３と平行な脆化面２が、ネガティブ５における約５０マイクロメートルの深さに形成され、シリコンからなる新しい層４と最初のドナー基板１の新しいネガティブ５との境界をなす。
別の態様（図示せず）によると、ネガティブ５の表面３は、注入工程の前に平滑化を目的として、例えば化学機械研磨（ＣＭＰ）などの研磨工程および／または表面３の洗浄工程を経てもよい。用途によっては、研磨工程を自立層４の表面に対して行うことも可能である。ネガティブ５の表面３を、前述したように酸化物薄膜で覆うことも可能である。
図４は、急速加熱アニール（ＲＴＡ）炉において６０℃／ｓの温度勾配で８００℃に達するまで行われる熱処理工程ｂ）の繰り返しからなる工程ｃ）の第２段階および最終段階を示す。この急速熱処理を表面３の全面に同時に行うことによって、表面３と平行な面に沿って複数の空洞が形成される。その結果、結晶方位＜１００＞のシリコンからなる厚さ約５０マイクロメートルの新しい自立層４が分離される。破断によって引き起こされる自立層４と新しいネガティブ５との表面粗さは、約１３０ｎｍ ＲＭＳである。
別の態様（図示せず）によると、工程ｃ）は、図１と図２とに示す最初の工程ａ）とｂ）とで用いられる注入条件および熱処理条件と同様の条件で行われる。
別の実施形態（図示せず）によると、工程ｃ）は、最初のドナー基板１のネガティブ５に対して該ネガティブ５が許す限りの回数（すなわち、ネガティブ５が自立性を保てなくなるまで）繰り返し行われる。
以上のように、本発明の方法によると、３０％減のドーズ量と、同じく３０％減の注入時間と、加速された熱処理とによって、結晶方位＜１００＞のシリコン基板１から＜１００＞シリコンからなる自立層４を再現可能なやり方で形成することが可能である。このようにしてサイクルタイムが短縮されるので、実施コストの削減に繋がる。また、この方法は同じ基板１に対して数回繰り返すことができるので、特に太陽電池分野での使用が注目されている、＜１００＞シリコンからなる自立層４の製造コストも低下する。
本発明は、例示した前記の実施形態に限定されず、前記の手段の技術的等価物および変形例、ならびにそれらの組み合わせの全てを含むことはいうまでもない。
Claims (15)
- 太陽電池分野での使用を目的とした、結晶方位＜１００＞のシリコンからなる自立層の分離方法であって、
イオン種を結晶方位＜１００＞のシリコンからなる基板に注入することにより、自立層と前記基板のネガティブとをその両側で規定する脆化面を前記基板内に形成する工程ａ）と、
前記工程ａ）で注入された基板に３０℃／ｓを超える温度勾配で熱処理を行うことにより、シリコンからなる前記自立層を分離する工程ｂ）と、
を備える、分離方法。 - 請求項１に記載の方法において、
前記温度勾配は、５０℃／ｓから１００℃／ｓの間に設定される、分離方法。 - 請求項１に記載の方法において、
前記熱処理は、前記工程ａ）で注入された基板の全体に対して同時に行われる、分離方法。 - 請求項１に記載の方法において、
前記熱処理は、放射、伝導、または対流のいずれかによって、前記工程ａ）で注入された基板の全体に対して同時に行われる、分離方法。 - 請求項１に記載の方法において、
前記熱処理は、５５０℃から８００℃の間に設定される温度になるまで行われる、分離方法。 - 請求項１に記載の方法において、
注入された前記イオン種は水素から得られる、分離方法。 - 請求項１に記載の方法において、
注入された前記イオン種のドーズ量は１×１０１７ａｔｏｍｓ／ｃｍ２以下である、分離方法。 - 請求項１に記載の方法において、
注入された前記イオン種のドーズ量は８×１０ １６ ａｔｏｍｓ／ｃｍ ２ 以下である、分離方法。 - 請求項１に記載の方法において、
注入された前記イオン種のドーズ量は７×１０ １６ ａｔｏｍｓ／ｃｍ ２ 以下である、分離方法。 - 請求項１に記載の方法において、
前記注入工程は、分離した前記自立層の厚さが１０マイクロメートルから１００マイクロメートルの間になるようなエネルギーで行われる、分離方法。 - 請求項１に記載の方法において、
前記注入工程は、分離した前記自立層の厚さが１５マイクロメートルから５０マイクロメートルの間になるようなエネルギーで行われる、分離方法。 - 請求項１に記載の方法において、
前記イオン種の前記注入工程は、１ＭｅＶを超えるエネルギーで行われる、分離方法。 - 請求項１に記載の方法において、
前記注入工程は、７００マイクロメートル以上の厚さを持つ結晶方位＜１００＞のシリコン基板に対して行われる、分離方法。 - 請求項１に記載の方法において、
前記注入工程は、１ミリメートルから５０ミリメートルの間の厚さを持つ結晶方位＜１００＞のシリコン基板に対して行われる、分離方法。 - 請求項１に記載の方法において、
前記方法は、工程ｂ）の後に行われる工程ｃ）を含み、
前記工程ｃ）は、先に実施された前記工程ｂ）によって形成された、結晶方位＜１００＞の前記シリコン基板の前記ネガティブに対して前記工程ａ）と前記工程ｂ）とを繰り返すことにより、シリコンからなる新しい自立層を分離する工程である、分離方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR12/56340 | 2012-07-03 | ||
| FR1256340A FR2993095B1 (fr) | 2012-07-03 | 2012-07-03 | Detachement d’une couche autoportee de silicium <100> |
| PCT/FR2013/051544 WO2014006316A1 (fr) | 2012-07-03 | 2013-07-01 | Détachement d'une couche autoportée de silicium <100> |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015522511A JP2015522511A (ja) | 2015-08-06 |
| JP6246198B2 true JP6246198B2 (ja) | 2017-12-13 |
Family
ID=47022797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015519305A Expired - Fee Related JP6246198B2 (ja) | 2012-07-03 | 2013-07-01 | ＜１００＞シリコンからなる自立層の分離 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US9698289B2 (ja) |
| EP (1) | EP2870627B1 (ja) |
| JP (1) | JP6246198B2 (ja) |
| KR (1) | KR20150030740A (ja) |
| CN (1) | CN104428886B (ja) |
| FR (1) | FR2993095B1 (ja) |
| SG (1) | SG11201500009PA (ja) |
| WO (1) | WO2014006316A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2993095B1 (fr) * | 2012-07-03 | 2014-08-08 | Commissariat Energie Atomique | Detachement d’une couche autoportee de silicium <100> |
| US10756668B2 (en) | 2015-03-11 | 2020-08-25 | Ecouni, Llc | Universal sloped roof solar panel mounting system |
| US10312853B2 (en) * | 2015-03-11 | 2019-06-04 | Ecolibrium Solar, Inc | Sloped roof solar panel mounting system |
| JP2018511721A (ja) | 2015-03-11 | 2018-04-26 | エコリブリウム ソーラー，インコーポレイテッドＥｃｏｌｉｂｒｉｕｍ Ｓｏｌａｒ，Ｉｎｃ． | 傾斜屋根用太陽光パネル装着システム |
| CN105895576B (zh) * | 2016-07-06 | 2020-04-03 | 中国科学院上海微系统与信息技术研究所 | 一种离子注入剥离制备半导体材料厚膜的方法 |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2738671B1 (fr) * | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| US6162705A (en) * | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US6150239A (en) * | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| US5877070A (en) * | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| JPH114008A (ja) * | 1997-06-11 | 1999-01-06 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜太陽電池の製造方法 |
| FR2774510B1 (fr) * | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| CA2246084A1 (en) * | 1998-08-28 | 2000-02-28 | Todd William Simpson | Method of patterning semiconductor materials and other brittle materials |
| CN100337319C (zh) * | 2000-04-14 | 2007-09-12 | S.O.I.Tec绝缘体上硅技术公司 | 在基体或坯料元件特别是由半导体材料制成的基体或坯料元件中切制出至少一个薄层的方法 |
| JP2003347176A (ja) * | 2002-03-20 | 2003-12-05 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| JP2004235274A (ja) * | 2003-01-28 | 2004-08-19 | Kyocera Corp | 多結晶シリコン基板およびその粗面化法 |
| FR2855910B1 (fr) * | 2003-06-06 | 2005-07-15 | Commissariat Energie Atomique | Procede d'obtention d'une couche tres mince par amincissement par auto-portage provoque |
| US6911376B2 (en) * | 2003-10-01 | 2005-06-28 | Wafermasters | Selective heating using flash anneal |
| FR2878535B1 (fr) * | 2004-11-29 | 2007-01-05 | Commissariat Energie Atomique | Procede de realisation d'un substrat demontable |
| US20080188011A1 (en) * | 2007-01-26 | 2008-08-07 | Silicon Genesis Corporation | Apparatus and method of temperature conrol during cleaving processes of thick film materials |
| SG144883A1 (en) * | 2007-01-29 | 2008-08-28 | Silicon Genesis Corp | Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials |
| US20090061593A1 (en) * | 2007-08-28 | 2009-03-05 | Kishor Purushottam Gadkaree | Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment |
| JP2009135448A (ja) * | 2007-11-01 | 2009-06-18 | Semiconductor Energy Lab Co Ltd | 半導体基板の作製方法及び半導体装置の作製方法 |
| US7811901B1 (en) * | 2007-12-03 | 2010-10-12 | Silicon Genesis Corporation | Method and edge region structure using co-implanted particles for layer transfer processes |
| US20090242010A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element |
| EP2105972A3 (en) * | 2008-03-28 | 2015-06-10 | Semiconductor Energy Laboratory Co, Ltd. | Photoelectric conversion device and method for manufacturing the same |
| FR2929446B1 (fr) * | 2008-03-28 | 2011-08-05 | Soitec Silicon On Insulator | Implantation a temperature controlee |
| FR2929758B1 (fr) * | 2008-04-07 | 2011-02-11 | Commissariat Energie Atomique | Procede de transfert a l'aide d'un substrat ferroelectrique |
| US8871610B2 (en) * | 2008-10-02 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing SOI substrate |
| FR2949606B1 (fr) * | 2009-08-26 | 2011-10-28 | Commissariat Energie Atomique | Procede de detachement par fracture d'un film mince de silicium mettant en oeuvre une triple implantation |
| US8435804B2 (en) * | 2010-12-29 | 2013-05-07 | Gtat Corporation | Method and apparatus for forming a thin lamina |
| FR2980916B1 (fr) * | 2011-10-03 | 2014-03-28 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type silicium sur isolant |
| FR2993095B1 (fr) * | 2012-07-03 | 2014-08-08 | Commissariat Energie Atomique | Detachement d’une couche autoportee de silicium <100> |
-
2012
- 2012-07-03 FR FR1256340A patent/FR2993095B1/fr not_active Expired - Fee Related
-
2013
- 2013-07-01 US US14/412,874 patent/US9698289B2/en not_active Expired - Fee Related
- 2013-07-01 SG SG11201500009PA patent/SG11201500009PA/en unknown
- 2013-07-01 KR KR20157001816A patent/KR20150030740A/ko not_active Application Discontinuation
- 2013-07-01 JP JP2015519305A patent/JP6246198B2/ja not_active Expired - Fee Related
- 2013-07-01 CN CN201380035973.2A patent/CN104428886B/zh not_active Expired - Fee Related
- 2013-07-01 EP EP13739766.7A patent/EP2870627B1/fr not_active Not-in-force
- 2013-07-01 WO PCT/FR2013/051544 patent/WO2014006316A1/fr active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| SG11201500009PA (en) | 2015-02-27 |
| CN104428886A (zh) | 2015-03-18 |
| FR2993095A1 (fr) | 2014-01-10 |
| EP2870627A1 (fr) | 2015-05-13 |
| KR20150030740A (ko) | 2015-03-20 |
| EP2870627B1 (fr) | 2017-11-08 |
| JP2015522511A (ja) | 2015-08-06 |
| US20150194550A1 (en) | 2015-07-09 |
| WO2014006316A1 (fr) | 2014-01-09 |
| US9698289B2 (en) | 2017-07-04 |
| CN104428886B (zh) | 2018-04-27 |
| FR2993095B1 (fr) | 2014-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6246198B2 (ja) | ＜１００＞シリコンからなる自立層の分離 | |
| US7910458B2 (en) | Method and structure using selected implant angles using a linear accelerator process for manufacture of free standing films of materials | |
| JP6371761B2 (ja) | 光電子工学デバイスを形成するための技術 | |
| CN101286537B (zh) | 单晶硅太阳能电池的制造方法及单晶硅太阳能电池 | |
| KR101154133B1 (ko) | 캐리어 수명을 갖는 독립적 단결정 재료 및 그 제조 방법 | |
| JP2020010020A5 (ja) | ||
| JP6248060B2 (ja) | β−Ｇａ２Ｏ３系単結晶体に局所的な導電性領域を形成する方法、及び局所的な導電性領域を備えたβ−Ｇａ２Ｏ３系単結晶体 | |
| TW201203358A (en) | Method for finishing silicon on insulator substrates | |
| JP2010103488A (ja) | 制御伝搬を利用する膜のレイヤトランスファ | |
| CN104488080A (zh) | 混合基板的制造方法和混合基板 | |
| TW200836356A (en) | Fabrication method of single crystal silicon solar battery and single crystal silicon solar battery | |
| CN105957831A (zh) | 一种用于制造支撑衬底上的单晶材料薄层结构的方法 | |
| TW200931507A (en) | Semiconductor wafer re-use in an exfoliation process using heat treatment | |
| JP2008244435A (ja) | 選択された注入角度を用いて線形加速器工程を使用した材料の自立膜の製造方法および構造 | |
| TWI609434B (zh) | SOS substrate manufacturing method and SOS substrate | |
| JP2013175787A5 (ja) | ||
| TWI497742B (zh) | 使用硼摻雜的矽鍺層的層轉移技術 | |
| JP6250979B2 (ja) | ＩｎＰ膜の硬化基板上への移転方法 | |
| Henley et al. | Beam-induced wafering technology for kerf-free thin PV manufacturing | |
| JP2016508291A5 (ja) | ||
| CN106981451B (zh) | 一种去除tm-soi顶层硅缺陷的方法 | |
| TW201546953A (zh) | 製備功率電子裝置的方法 | |
| CN104637812B (zh) | 成长高可靠性igbt终端保护环的方法 | |
| Mazen et al. | Trapping of implanted hydrogen for ultrathin layer transfer | |
| RU2013126847A (ru) | Способ изготовления структуры кремний-на-сапфире |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150520 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160603 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170314 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20170602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6246198 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |