CN106981451B - 一种去除tm-soi顶层硅缺陷的方法 - Google Patents

一种去除tm-soi顶层硅缺陷的方法 Download PDF

Info

Publication number
CN106981451B
CN106981451B CN201610025528.3A CN201610025528A CN106981451B CN 106981451 B CN106981451 B CN 106981451B CN 201610025528 A CN201610025528 A CN 201610025528A CN 106981451 B CN106981451 B CN 106981451B
Authority
CN
China
Prior art keywords
soi
silicon wafer
silicon
layer
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610025528.3A
Other languages
English (en)
Other versions
CN106981451A (zh
Inventor
高文琳
柳清超
孙伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENYANG SILICON TECHNOLOGY CO LTD
Original Assignee
SHENYANG SILICON TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENYANG SILICON TECHNOLOGY CO LTD filed Critical SHENYANG SILICON TECHNOLOGY CO LTD
Priority to CN201610025528.3A priority Critical patent/CN106981451B/zh
Publication of CN106981451A publication Critical patent/CN106981451A/zh
Application granted granted Critical
Publication of CN106981451B publication Critical patent/CN106981451B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种去除TM‑SOI顶层硅缺陷的方法,属于SOI制备技术领域。该方法是将TM‑SOI形成的SOI硅片,采用HCl化学腐蚀除去薄膜SOI硅片表面的损伤层,与此同时在高温低压的环境下,对薄膜SOI顶层硅层中因注入造成的缺陷进行了修复,获得高质量的SOI硅片。应用此方法制备的SOI,不仅可以改善表面粗糙度,最重要的是可以修复SOI的缺陷,制备电特性极佳的SOI材料。

Description

一种去除TM-SOI顶层硅缺陷的方法
技术领域
本发明涉及SOI技术领域,具体涉及一种去除TM-SOI(Silicon on Insulator,绝缘体上硅)顶层硅缺陷的方法。
背景技术
TM-SOI是一种基于离子注入剥离法(smart-cut法)的SOI技术,“TM-SOI智能切割法”在中国申报了发明专利,申请号200310123080.1,并获得中国专利局发明专利授权。具体方法:在两硅片之中,至少在其中一方形成氧化膜,并利用离子注入法,以于其中一方的硅片薄膜内形成一层离子分离层,使该已注入离子的面隔着氧化膜在室温下贴合另一方硅片,形成键合体。接着加以退火,使键合面牢固。然后升高温度至转变温度点以上,待温度平衡稳定后,激活高频交替电场或磁场照射该薄膜,使该离子分离层中的注入离子聚合为气体分子,形成一层分离膜,分离该薄膜,完成薄膜剥离,形成SOI。
这种TM-SOI方式,有效的提高了微波吸收率,加速了薄膜分离。利用此方法,剥离面为良好的镜面,可以得到顶层的膜厚均匀性较高的SOI硅片。但是,
剥离面存在很多剥离坑和砂眼,表面粗糙度大,难以满足客户要求。为解决这个问题,通常采用CMP(chemical mechanical polishing,化学机械抛光)的方法。将剥离面进行研磨抛光,研磨至损伤层去除干净,抛光有效改善了表面的粗糙度。
从表面的平整度来看,CMP工艺有效的改善了SOI剥离面的粗糙度,也去除了表层的损伤层,但是在离子注入时,离子不可避免地与材料中的晶格原子发生碰撞,产生原子位移,导致大量的缺陷。当离子注入的剂量很大时,这些缺陷还会重叠并发生相互作用,产生更为复杂的缺陷。这些缺陷对电学特性产生重要的影响,严重影响SOI质量。而这些单纯依靠CMP工艺是无法得到解决的。
因此,利用TM-SOI技术,以及CMP工艺,要达到完全去除裂片后损伤层,修复TM-SOI顶层硅中的缺陷,减小粗糙度,存在很大的工艺问题和技术难度。
发明内容
本发明的目的在于克服现有技术的不足之处,提供一种去除TM-SOI顶层硅缺陷的方法,该方法既可以去除TM-SOI工艺后SOI顶层硅表面的损伤层及粗糙现象,同时能够修复TM-SOI顶层硅中的缺陷,得到高质量的SOI硅片。
为实现上述目的,本发明采用的技术方案是:
一种去除TM-SOI顶层硅缺陷的方法,该方法是针对TM-SOI制备的SOI硅片,在高温低压的环境下,利用无水HCl气体修复其顶层硅缺陷,同时改善表面粗糙度,从而获得高质量的SOI硅片。该方法包括如下步骤:
(1)将TM-SOI形成的SOI硅片送入密封反应腔;
(2)反应腔中通入H2,在常压及1000~1100℃条件下加热10~60秒,原位去除硅片表面自然氧化层及其杂质,相关反应式为:2H2+SiO2—>Si+2H2O;
(3)降低反应腔压力,经过步骤(2)处理的SOI硅片置于无水HCl气氛中腐蚀其表面的硅层;其中,腐蚀温度600~1100℃,腐蚀时间10~600秒,腐蚀压力20~100torr;SOI表面相关反应式为:
4HCl+Si—>SiCl4+2H2
3HCl+Si—>SiHCl3+H2
2HCl+Si—>SiCl2+H2
同时,在此过程中,随着温度升高,压力降低,SOI顶层硅中原来与注入损伤区的硅原子的悬挂键结合的氢原子,与另外的Si-H键进行结合,生成了H2,获取能量逸出硅片表面,缺陷开始恢复。相关反应式为:
Si-H+H-Si—>Si-Si+H2
(4)反应腔回充H2,恢复反应腔压力为常压状态,除去反应腔中的杂质及残余HCl后,冷却至装载SOI硅片温度,将其送至传送腔;
(5)充入氮气,吹走氢气,降至室温取出,即得到高质量的SOI硅片。
上述步骤(1)中,将SOI硅片送入密封反应腔前进行清洗,在硅片表面获得较好的颗粒及金属状态。
上述步骤(2)及步骤(4)中,H2流速为20~80升/分钟,H2纯度为>99.99999%。
上述步骤(3)中无水HCl纯度为>99.999%,无水HCL气体流速为0.2~1升/分钟。
上述步骤(3)中无水HCl在特定条件(温度、气压、流量、时间等)下可达到不同的腐蚀效果。硅片表面可腐蚀掉10nm~200nm的硅层。
本发明方法针对利用TM-SOI制备的SOI硅片进行处理,所述TM-SOI工艺是在要成为支撑衬底的基底硅片和要成为SOI层的结合硅片至少其中之一的表面形成氧化膜,然后将氢离子从上述其中之一的硅片表面注入,形成离子注入层,然后隔着上述氧化膜使两片硅片贴合,并加以退火使贴合面牢固,然后施加微波处理使上述离子注入层进行裂片,形成SOI层。但SOI层有因离子注入而造成损伤层,表面粗糙,以及SOI顶层硅中有缺陷的问题,经过CMP工艺处理后,可以去除损伤层,改善表面粗糙度,但是很难去除顶层硅内缺陷。为解决此问题本发明采用HCL在高温低压环境下进行腐蚀,在去除损伤层,达到良好粗糙度的同时,还可以修复SOI顶层硅的缺陷。因此,这种工艺改进有很大的技术优势,为实现优质的SOI材料提供了质量保障。
本发明具有以下优点:
1、本发明方法针对利用TM-SOI制备的SOI硅片,为达到完整去除裂片后损伤层,修复SOI缺陷的目的,利用HCl在高温低压的环境下,对SOI顶层硅进行腐蚀,高温提供了反应能量,低压促进彻底反应。在修复晶格缺陷的同时,腐蚀硅表层,去除了粗糙面。相比于CMP工艺处理,不仅去除了损伤层,改善了粗糙度,同时修复了SOI顶层硅的缺陷,制备了高质量的SOI硅片。
2、本发明方法中采用低压的方式,有利于将不同深度分布的氢元素进行彻底反应,促使H2排出,修复缺陷。
3、本发明方法中采用低压的方式,可以有效的清除反应腔内的反应剂、副产物及杂质,保障了硅片表面状态。
4、本发明方法中经过短暂的高温的反应后,直接快速降至室温,有助于缺陷修复。
5、本发明方法可以实现低速率的腐蚀,能有效去除粒径小于0.1μm的缺陷,在相同去除量的情况下,CMP工艺是无法做到的。
6、本发明在密封的腔体中进行,避免了与外界接触,减少了硅片表面的颗粒,提高了硅片的洁净度。
7、本发明在腐蚀前对硅片表面进行了H2高温烘烤,有效的去除了SOI表层的自然氧化层,使得后续的HCl腐蚀速率有较为准确的把握。
8、本发明方法中硅片不与过多的化学品接触,降低了受污染的风险。
附图说明
图1为利用TM-SOI技术制备SOI硅片工艺流程示意图;其中:(a)表示通过离子注入法,将离子或分子离子对着原始硅晶圆片的正表面注入,形成薄膜层和余质层;(b)表示将原始硅晶圆片与目标硅晶圆片键合形成键合结构体;(c)表示用加热装置加热形成键合结构体;(d)表示对键合结构体施以高频交替电场或磁场照射处理;(e)表示将薄膜层转移到目标硅晶圆片上,实现薄膜剥离。
图2表示将剥离的薄膜表面进行HCl高温低压腐蚀,形成低缺陷,粗糙度良好的顶层硅。
图2中:01-原始硅圆片;02-薄膜层;03-注入离子分离层;04-余质层;05-原始硅圆片正表面;06-离子或分子离子;07-目标硅圆片;08-高频交替电场或磁场照射;09-加热装置;10-键合结构体;11-顶层硅薄膜。
图3为实施例2中编号7样品颗粒图。
图4为实施例2中编号8样品颗粒图。
图5为对比例2中编号9样品颗粒图。
图6为对比例2中编号10样品颗粒图。
具体实施方式
下面结合附图及实施例对本发明详细说明。
图1(a)-(e)为利用TM-SOI技术制备SOI硅片工艺流程示意图。如图1(a)所示,先利用离子注入法,将离子或分子离子06对着原始硅圆片正表面05注入,形成注入离子分离层03。注入离子分离层03将原始硅圆片01上、下分隔为两区:一个为含有注入离子或分子离子06的注入区域,此为薄膜层02;一个为不含注入离子或分子离子06的区域,其定义为余质层04。
如图1(b)所示,利用晶圆键合法,并配合适当的表面等离子体处理,使原始硅圆片01与目标硅圆片07的键合面能够获得足够的键合强度,以将原始硅圆片01与目标硅圆片07相接合成一个键合结构体10。
如图1(c)所示,此薄膜分离效应重点在注入离子分离层03的吸收能量能力,故在未激活非热量,如微波,照射时,先将键合结构体10的温度利用加热装置09升温至转变温度,增高注入离子分离层03的微波吸收效率,同时也增高原始硅晶圆片01对微波的吸收,以利转移能量至注入离子分离层03,造成大面积且均匀有效率的薄膜转移。
如图1(d)所示,随后将在稳定转变温度下的原始硅圆片01与目标硅圆片07的键合结构体10,施以高频交替电场或磁场照射08处理。由于注入的离子、分子离子06或经撞击后分裂产生的离子,会与原始硅圆片01原子产生微弱键结生成的原子键结对,因具有阴电性差,产生电偶极,故能对高频交替电场或磁场照射08感应,并且其可与由其他处分裂出来的相同的原子相结合,再度形成气体分子,在该处形成充满气体分子的核种。以这种核种为基地,捕捉在晶格间游移的原子,聚合成气泡。
如图1(e)所示,原始硅圆片01通过介电常数和损耗因子增加,有效使掺杂源子所产生的载流子在高频交替电场或磁场中感应成伴随电流,快速流动,而产生大量的热能,以非弹性碰撞方式直接转移该热量至周围环绕的注入离子气体分子,快速提升该气体分子动能,将原有气泡造成的体积应变急剧加大。最后形成气泡层,裂片。
图2为经HCl高温低压腐蚀后效果图。在薄膜层02表面状态不佳,需进行表面腐蚀处理,通过HCl在高温低压环境下,有效的去除了SOI的损伤层,大大改善了表面粗糙度,同时修复了内部的缺陷,得到低缺陷密度晶格结构的顶层硅薄膜11。
实施例1
利用TM-SOI技术制备了直径200mm裂片后的SOI晶圆材料3片,将其置于外延炉反应腔体中进行腐蚀及缺陷修复,具体步骤如下:
(1)反应腔中通入H2(流速50升/分钟,纯度>99.99999%),1050℃下加热30秒,原位去除硅片表面自然氧化层及其杂质;
(2)降低反应腔压力,抽压达到40torr,经过步骤(1)处理的SOI硅片置于无水HCl气氛中腐蚀其表面的硅层腐蚀60秒,;
(3)反应腔回充H2(流速20升/分钟,纯度>99.99999%),恢复反应腔压力为常压状态,除去反应腔中的杂质及残余HCl后,冷却至装载温度850℃,将其送至传送腔;
(4)充入氮气,吹走氢气,降至室温取出硅片。
表1为片内腐蚀顶层硅膜厚、均方根微粗糙度(RMS Microroughness)的测试数据:
表1
Figure BDA0000907266790000061
对比例1
取与实施例1同批次的相同SOI晶圆材料3片,经过CMP处理,测试各参数结果如表2所示:
表2
Figure BDA0000907266790000062
通过实施例1和对比例1这两组数据的对比,可看出去除相同膜厚基础上,本发明采用的方法RMS参数明显优于CMP方式。
实施例2
取与实施例1同批次的相同的SOI晶圆材料2片,将其置于外延炉反应室,进行HCl腐蚀及缺陷修复。与实施例1不同的条件是腐蚀温度为850℃,抽压达到20torr,腐蚀120秒。表3为测试数据:
表3
Figure BDA0000907266790000063
Figure BDA0000907266790000071
经过此条件处理后,测量的颗粒结果如表4所示,颗粒图如图3、图4所示。
表4
Figure BDA0000907266790000072
对比例2
取与实施例1同批次的相同SOI晶圆材料2片,经过CMP处理,测试各参数结果如表5所示:
表5
Figure BDA0000907266790000073
经过此条件处理后,测量的颗粒结果如表6所示,颗粒图如图5、图6所示。
表6
Figure BDA0000907266790000074
通过实施例2和对比例2这两组数据的对比,可看出去除相同膜厚基础上,本发明采用的方法RMS参数优于CMP方式。颗粒情况明显好于CMP方式。SOI硅片表面存在的缺陷由于粒径特别小,在显微镜下无法观察到,通过使用SP1颗粒测试仪检测,选择小粒径(0.09μm)可以明显的看到这些微缺陷的存在,而这些微缺陷是CMP方式是无法去除,通过本发明采用的方法完整的去除了。
实施例3
将实施例1、实施例2、对比实例1和对比实例2中的SOI片10片,进行SECCO腐蚀(纯水、49%HF、重铬酸钾)20s,然后在光学显微镜下观察,得到的结果如表7所示:
表7
编号 缺陷数(ea/cm<sup>2</sup>)
1 0.1
2 0.1
3 0
7 0.1
8 0
4 0.5
5 0.6
6 0.5
9 1
10 1
通过表7的数据对比,可看出,本发明采用的方法缺陷去除方面明显优于CMP工艺。
以上所述仅为说明本发明的优选实施例,并非用以限定本发明的保护范围;凡其它未脱离发明所公开的精神下所完成的等效改变或修饰,均应包含在所述的专利申请和权利要求范围内。

Claims (2)

1.一种去除TM-SOI顶层硅缺陷的方法,其特征在于:该方法是针对TM-SOI制备的SOI硅片,在高温低压的环境下,利用无水HCl气体修复其顶层硅缺陷,同时改善表面粗糙度,从而获得高质量的SOI硅片;该方法具体包括如下步骤:
(1)将TM-SOI形成的SOI硅片送入密封反应腔;
(2)反应腔中通入H2,在常压及1000~1100℃条件下加热10~60秒,原位去除硅片表面自然氧化层及其杂质;
(3)降低反应腔压力,经过步骤(2)处理的SOI硅片置于无水HCl气氛中腐蚀掉硅片表面10nm~200nm的硅层;其中,腐蚀温度850~1100℃,腐蚀时间10~600秒,腐蚀压力20~40torr;随着温度升高,压力降低,SOI顶层硅中原来与氢离子注入损伤区的硅原子的悬挂键结合的氢原子,与另外的Si-H键进行结合,生成了H2,缺陷开始恢复;相关反应式为:Si-H+H-Si—>Si-Si+H2
(4)反应腔回充H2,恢复反应腔压力为常压状态,除去反应腔中的杂质及残余HCl后,冷却至装载SOI硅片温度,将其送至传送腔;
(5)充入氮气,吹走氢气,降至室温取出,即得到高质量的SOI硅片;
步骤(2)及步骤(4)中,H2流速为20~80升/分钟,H2纯度为>99.99999%;
步骤(3)中,无水HCl流速为0.2~1升/分钟,无水HCl纯度为>99.999%。
2.根据权利要求1所述去除TM-SOI顶层硅缺陷的方法,其特征在于:步骤(1)中,将SOI硅片送入密封反应腔前进行清洗,在硅片表面获得较好的颗粒及金属状态。
CN201610025528.3A 2016-01-15 2016-01-15 一种去除tm-soi顶层硅缺陷的方法 Active CN106981451B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610025528.3A CN106981451B (zh) 2016-01-15 2016-01-15 一种去除tm-soi顶层硅缺陷的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610025528.3A CN106981451B (zh) 2016-01-15 2016-01-15 一种去除tm-soi顶层硅缺陷的方法

Publications (2)

Publication Number Publication Date
CN106981451A CN106981451A (zh) 2017-07-25
CN106981451B true CN106981451B (zh) 2021-05-07

Family

ID=59340110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610025528.3A Active CN106981451B (zh) 2016-01-15 2016-01-15 一种去除tm-soi顶层硅缺陷的方法

Country Status (1)

Country Link
CN (1) CN106981451B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085509B (zh) * 2018-01-26 2022-10-11 沈阳硅基科技有限公司 一种均匀性厚膜soi硅片的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064417A (ko) * 1999-12-29 2001-07-09 박종섭 반도체장치의 하부전극 형성방법
CN102790007A (zh) * 2012-07-24 2012-11-21 沈阳硅基科技有限公司 一种厚膜tm-soi硅片的制备方法
CN103646856A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 一种改善应变层界面缺陷的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010064417A (ko) * 1999-12-29 2001-07-09 박종섭 반도체장치의 하부전극 형성방법
CN102790007A (zh) * 2012-07-24 2012-11-21 沈阳硅基科技有限公司 一种厚膜tm-soi硅片的制备方法
CN103646856A (zh) * 2013-11-08 2014-03-19 上海华力微电子有限公司 一种改善应变层界面缺陷的方法

Also Published As

Publication number Publication date
CN106981451A (zh) 2017-07-25

Similar Documents

Publication Publication Date Title
JP4103391B2 (ja) Soiウエーハの製造方法及びsoiウエーハ
TW452866B (en) Manufacturing method of thin film on a substrate
CN101118845B (zh) 用于制造键合晶片的方法
US9076840B2 (en) Method for manufacturing a bonded SOI wafer
JP5673572B2 (ja) 貼り合わせsoiウェーハの製造方法
JP6036732B2 (ja) 貼り合わせウェーハの製造方法
JP2006210899A (ja) Soiウエーハの製造方法及びsoiウェーハ
CN104488080A (zh) 混合基板的制造方法和混合基板
WO2013039200A1 (ja) 複合ウェーハの製造方法
CN1107254A (zh) 制造半导体集成电路的方法和设备
TWI609434B (zh) SOS substrate manufacturing method and SOS substrate
JP2008016534A (ja) 貼り合わせウェーハの製造方法
CN102832160B (zh) 一种soi硅片的制备方法
CN106992142A (zh) 一种纳米级超薄膜tm-soi硅片的制备方法
JP2006303089A (ja) シリコン基板の洗浄方法
JP4624812B2 (ja) Soiウエーハの製造方法
CN106981451B (zh) 一种去除tm-soi顶层硅缺陷的方法
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
CN110400773B (zh) 一种采用快速热处理工艺制备soi硅片的方法
JP5865057B2 (ja) 半導体基板の再生方法、及びsoi基板の作製方法
CN110085509B (zh) 一种均匀性厚膜soi硅片的制备方法
CN111033719B (zh) 绝缘体上半导体结构的制造方法
JP2021082828A (ja) 基板の表面の金属汚染物を減少させるための方法
TWI275139B (en) Pre-cleaning method of substrate for semiconductor device
JP2009295667A (ja) 貼り合わせウェーハの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant