CN106992142A - 一种纳米级超薄膜tm-soi硅片的制备方法 - Google Patents
一种纳米级超薄膜tm-soi硅片的制备方法 Download PDFInfo
- Publication number
- CN106992142A CN106992142A CN201610037431.4A CN201610037431A CN106992142A CN 106992142 A CN106992142 A CN 106992142A CN 201610037431 A CN201610037431 A CN 201610037431A CN 106992142 A CN106992142 A CN 106992142A
- Authority
- CN
- China
- Prior art keywords
- soi
- silicon
- ultrathin membrane
- preparation
- silicon chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 120
- 239000012528 membrane Substances 0.000 title claims abstract description 25
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 104
- 239000010703 silicon Substances 0.000 claims abstract description 104
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 238000003486 chemical etching Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 34
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 150000002431 hydrogen Chemical class 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 230000003746 surface roughness Effects 0.000 claims 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 10
- 235000012431 wafers Nutrition 0.000 description 38
- 150000002500 ions Chemical class 0.000 description 16
- 238000012545 processing Methods 0.000 description 14
- 230000000052 comparative effect Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 12
- 238000002347 injection Methods 0.000 description 12
- 239000007924 injection Substances 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- 239000002253 acid Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000010792 warming Methods 0.000 description 2
- 229910003910 SiCl4 Inorganic materials 0.000 description 1
- 229910003822 SiHCl3 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 150000001793 charged compounds Chemical class 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- -1 hydrogen molecular ion Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种纳米级超薄膜TM-SOI硅片的制备方法，属于SOI制备技术领域。该方法将TM-SOI形成的SOI硅片，采用无水HCl气体进行化学刻蚀，通过控制反应温度、时间、流速分布、H2流量、无水HCL气体流量和硅片转速，获得顶层硅厚度10-100nm、总厚度变化<2nm、粗糙度<0.2nm的超薄膜SOI硅片；采用本发明方法，既可以优化TM-SOI工艺后总厚度变化和粗糙度，同时能够简洁高效的实现顶层硅厚度小于100nm SOI的制备。
Description
技术领域
本发明涉及SOI(Silicon on Insulator，绝缘体上硅)的制备技术领域，具体涉及一种纳米级超薄膜TM-SOI硅片的制备方法。
背景技术
SOI是一种具有独特的“Si/绝缘层/Si”三层结构的新型硅基半导体材料。它通过绝缘埋层(通常为SiO2)实现了器件和衬底的全介质隔离，具有寄生电容小，运行速度快，漏电小，功耗低的优点，同时，其消除了闩锁效应，抑制了衬底的脉冲电流的干扰，减少了软错误的发生。因此，SOI得到了广泛地应用。
FDSOI技术即全耗尽型SOI技术，有些文献上也写成ETSOI即超薄型SOI，具有非常强的竞争力，适合20nm及更高级别制程的移动/消费电子产品使用。很多高性能应用中需要使用FD-SOI技术。
对于FD-SOI，SOI中位于顶层的硅层厚度会减薄至5-20nm，这样器件工作时栅极下面沟道位置下方的耗尽层便可充满整个硅薄膜层，如此便可消除在其它SOI中常见的浮体效应。
作为制造SOI的方法，TM-SOI是一种基于离子注入剥离法(smart-cut法)的SOI技术，“TM-SOI智能切割法”在中国申报了发明专利，申请号200310123080.1，并获得中国专利局发明专利授权。这种TM-SOI方式，有效的提高了微波吸收率，加速了薄膜分离。利用此方法，剥离面为良好的镜面，可以得到顶层的总厚度变化较高的SOI硅片。但是，在剥离后的SOI硅片膜厚一般在100nm以上，表面粗糙现象会比通常硅片的镜面大，无法达到FD-SOI的客户要求。
如果要完整去除粗糙层和减少膜厚，研磨的厚度需要控制得当。若研磨厚度不当，有可能会导致顶层硅膜厚达不到客户膜厚的要求。同时，CMP的粗糙度和总厚度变化控制能力差，会产生SOI顶层硅表面粗糙和膜厚不均匀的现象。
因此，利用TM-SOI技术，加上CMP方法来制备顶层硅膜厚小于100nm的超薄膜SOI材料，要达到减小粗糙度，控制总厚度变化良好的效果，存在很大的工艺问题和技术难度。
发明内容
本发明的目的在于克服现有技术的不足之处，提供一种纳米级超薄膜TM-SOI硅片的制备方法，该方法既可以改善TM-SOI工艺后SOI顶层硅表面的粗糙度(<0.2nm)，同时能够简洁高效的实现顶层硅厚度小于100nm，总厚度变化<2nm的SOI的制备。
为实现上述目的，本发明采用的技术方案是：
一种纳米级超薄膜TM-SOI硅片的制备方法，该方法是针对TM-SOI制备的SOI硅片，采用无水HCl气体对其进行化学刻蚀，从而获得纳米级超薄膜TM-SOI硅片；所得纳米级超薄膜TM-SOI硅片的顶层硅厚度为10-100nm，顶层硅表面粗糙度小于0.2nm。该方法具体包括如下步骤：
(1)将TM-SOI制备的SOI硅片装入密封反应室；
(2)反应室中通入氢气(氢气流速30～100升/分钟)，1000～1200℃条件下处理10～60秒，原位去除硅片表面自然氧化层及杂质；相关反应式为：2H2+SiO2—>Si+2H2O；
(3)经步骤(2)处理的硅片置于无水HCl气体和氢气的混合气氛中刻蚀其表面的硅层；其中，刻蚀温度800～1200℃，刻蚀时间30-300s；相关反应式为：
4HCl+Si—>SiCl4+2H2；
3HCl+Si—>SiHCl3+H2；
2HCl+Si—>SiCl2+H2；
(4)反应室中通入氢气，除去反应室中的杂质及残余无水HCl气体后，冷却至室温；
(5)反应室中充入氮气，吹走氢气，即获得所述超薄膜SOI硅片。
步骤(3)刻蚀过程中，H2气体流速为10-200升/分钟，无水HCl气体总流速为0.1-20升/分钟；所述无水HCl气体在硅片表面边缘位置与中心位置的流速分布比为(1-5)：1。
步骤(3)刻蚀过程中，硅片转速(绕硅片中心旋转)为30-120转/分钟。
所述无水HCl气体的纯度>99.999％。
本发明设计原理如下：
本发明方法针对利用TM-SOI制备的SOI硅片进行处理，所述TM-SOI工艺是在要成为支撑衬底的基底硅片和要成为SOI层的结合硅片至少其中之一的表面形成氧化膜，然后将氢离子从上述其中之一的硅片表面注入，形成离子注入层，然后隔着上述氧化膜使两片硅片贴合，并加以退火使贴合面牢固，然后施加微波处理使上述离子注入层进行裂片，形成SOI层。但SOI层因表面粗糙，存在总厚度变化和粗糙度未达到要求的缺点，为解决此问题本发明采用无水HCl的干法刻蚀工艺，通过控制反应温度、时间、流速分布、H2流量、无水HCl气体流量，硅片转速，可以对SOI的顶层硅进行所需厚度的减薄，对总厚度变化和粗糙度能够实施良好控制(顶层硅厚度10-100nm，总厚度变化<2nm，粗糙度<0.2nm的超薄膜SOI硅片)。这种工艺改进有很大的技术优势，为实现优质的超薄膜SOI材料提供了质量保障。
本发明具有以下优点：
1、本发明方法针对利用TM-SOI制备的SOI硅片，为达到所需的厚度，用无水HCl气体刻蚀方法对硅膜进行减薄。相比于只进行CMP处理，实现了顶层硅膜厚10-100nm的SOI材料的制备，同时改善顶层硅的粗糙度和总厚度变化(粗糙度可以控制在0.2nm以内；总厚度变化可以控制在3nm以内)。
2、本发明具有可重复性，当需要再次减薄顶层硅厚度时，最终顶层硅膜厚10-100nm范围内，可在原SOI硅片基础上继续进行刻蚀，且保证顶层硅质量。
3、本发明针对利用TM-SOI制备的SOI硅片，利用无水HCl气体对其表面进行化学刻蚀，相比于机械抛光，节约抛光时间，大幅度提高了生产效率。同时腐蚀在密封腔体进行，避免与外界接触，减少了硅片表面的颗粒，提高了硅片的洁净度。
4、由于本发明针对利用TM-SOI制备的SOI层进行化学腐蚀，其表面特征不同于普通的SOI表面，因此在化学刻蚀中采用优化的工艺参数对其进行改善。
附图说明
图1为利用TM-SOI技术制备SOI硅片工艺流程示意图；其中：(a)表示通过离子注入法，将离子或分子离子对着原始硅晶圆片的正表面注入，形成薄膜层和余质层；(b)表示将原始硅晶圆片与目标硅晶圆片键合形成键合结构体；(c)表示用加热装置加热形成键合结构体；(d)表示对键合结构体施以高频交替电场或磁场照射处理；(e)表示将薄膜层转移到目标硅晶圆片上，实现薄膜剥离；(f)表示剥离后的薄膜表面。
图2表示经无水HCl气体刻蚀后的薄膜表面。
图3为反应室内无水HCl气体在硅片边缘和中心的流速分布示意图。
图中：01-原始硅圆片；02-薄膜层；03-注入离子分离层；04-余质层；05-原始硅晶圆片正表面；06-离子或分子离子；07-目标硅圆片；08-高频交替电场或磁场照射；09-加热装置；10-键合结构体；11-顶层硅薄膜；12-刻蚀减薄的顶层硅薄膜。
具体实施方式
下面结合附图及实施例对本发明详细说明。
图1(a)-(f)为利用TM-SOI技术制备SOI硅片工艺流程示意图。如图1(a)所示，先利用离子注入法，将离子或分子离子06对着原始硅圆片01的正表面05注入，形成注入离子分离层03。注入离子分离层03将原始硅圆片01上、下分隔为两区：一个为含有注入离子或分子离子06的注入区域，此为薄膜层02；一个为不含注入离子或分子离子06的区域，其定义为余质层04。
如图1(b)所示，利用晶圆键合法，并配合适当的表面等离子体处理，是原始硅圆片01与目标硅圆片07的键合面能够获得足够的键合强度，以将原始硅圆片01与目标硅圆片07相接合成一个键合结构体10。
如图1(c)所示，此薄膜分离效应重点在注入离子分离层03的吸收能量能力，故在未激活非热量，如微波，照射时，先将键合结构体10的温度利用加热装置09升温至转变温度，增高注入离子分离层03的微波吸收效率，同时也增高原始硅圆片01对微波的吸收，以利于转移能量至注入离子分离层03，造成大面积且均匀有效率的薄膜转移。
如图1(d)所示，随后将在稳定转变温度下的原始硅圆片01与目标硅圆片07的键合结构体10，施以高频交替电场或磁场照射08处理。由于注入的离子或分子离子06或经撞击后分裂产生的离子，会与原始硅圆片01原子产生微弱键结生成的原子键结对，因具有阴电性差，产生电偶极，故能对高频交替电场或磁场照射08感应，并且其可与由其他处分裂出来的相同的原子相结合，再度形成气体分子，在该处形成充满气体分子的核种。以这种核种为基地，捕捉在晶格间游移的原子，聚合成气泡。
如图1(e)所示，原始硅原片01通过介电常数和损耗因子增加，有效使掺杂源子所产生的载流子在高频交替电场或磁场中感应成伴随电流，快速流动，而产生大量的热能，以非弹性碰撞方式直接转移该热量至周围环绕的注入离子气体分子，快速提升该气体分子动能，将原有气泡造成的体积应变急剧加大。最后形成气泡层，裂片，如图1(f)所示。
图2为薄膜减薄图。利用干法刻蚀法，在均匀的顶层硅薄膜11上使用无水HCl气体刻蚀，通入无水HCl气体和H2气体(H2作为稀释气体)，通过无水HCl气体与顶层硅的化学反应，控制反应温度、反应时间、H2流速、无水HCl气体的流速、无水HCl气体流速分布(硅片中心和边缘的无水HCl气体流速比)、以及硅片转速(硅片在反应时的旋转速度)，形成粗糙度小、总厚度变化值小，膜厚达到要求的刻蚀减薄的顶层硅薄膜12，即纳米级超薄膜TM-SOI。
实施例1
原始硅片为P型，晶格方向(100)，电阻率为10-50ohm/cm，表面覆盖二氧化硅(SiO2)，单面抛光，8”硅晶圆片8片，经过剂量为4.0×1016/cm2，注入能量为200KeV，氢分子离子(H2 +)注入。衬底硅片为P型，晶格方向(100)，电阻率为0.010-0.020ohm-cm，单面抛光硅晶圆片。两硅晶圆片于室温经等离子体加强键合法键合为键合结构体，置于商用可调温度微波炉内，以转变温度设定为200℃退火处理15分钟，然后紧接在此温度下以2.45GHz频率，1000W输出功率，15分钟的微波辐射后，平均厚度为0.2132μm的薄膜剥离出来，形成SOI晶圆材料。
取上述制备的SOI晶圆材料5片，取其中3片将其置于外延炉反应室，具体步骤为：
(1)通入氢气，氢气流速30～100升/分钟，升温至1100℃，加热60秒，烘烤表面，以去除氧化层。
(2)再加热到1050℃，引入80升/分钟的H2和1升/分钟的无水HCl气体进行化学气相抛光，基座旋转速度为50转/分钟(硅片固定在反应室内基座上)，通入的无水HCl气体在硅片边缘和中心的流速分布比为1.5：1(如图3所示)。
(3)抛光120s后，吹氢气去除杂质及无水HCl气体后，冷却至室温。
(4)重新冲入氮气，吹走氢气，取出硅片。
表1为片内平均顶层硅膜厚、片内顶层总厚度变化(nm)、均方根微粗糙度(RMS Microroughness)的测试数据：
表1
对比例1
与实施例1不同之处在于：
取实施例1制备的未经CMP处理的剩余两片SOI晶圆材料，只对其进行CMP处理，具体采用粗抛+精抛方式，得到2个裂片后的SOI硅片，然后测试各参数结果如表2所示：
表2
通过实施例1和对比例1这两组数据的对比，可看出本发明采用的方法总厚度变化和RMS等参数明显优于只进行CMP的方式。
实施例2
与实施例1不同之处在于：
步骤(2)中，将硅片置于80升/分钟的H2和流速2升/分钟无水HCl气氛中刻蚀其表面硅层。
处理后，顶层硅膜厚为19.7nm，量测其总厚度变化和均方根微粗糙度平均值分别为2.4nm，0.285nm，均比对比例1中的数值小，因而与对比例1相比能够得到更高品质的SOI硅片。
实施例3
与实施例1不同之处在于：
步骤(2)中，刻蚀温度为1100℃，刻蚀其表面硅层。
处理后，顶层硅膜厚为20.5nm，量测其总厚度变化和均方根微粗糙度平均值分别为2.12nm，0.192nm，均比对比例1中的数值小，因而与对比例1相比能够得到更高品质的SOI硅片。
实施例4
与实施例1不同之处在于：
步骤(2)中，将硅片置于H2和无水HCl中，通入的无水HCl气体在硅片边缘和中心的流速分布比为2，刻蚀其表面硅层。
处理后，顶层硅膜厚为20.3nm，量测其总厚度变化和均方根微粗糙度平均值分别为2.43nm，0.212nm，均比对比例1中的数值小，因而与对比例1相比能够得到更高品质的SOI硅片。
对比例2
与实施例1不同之处在于：
步骤(2)中，将硅片置于H2和无水HCl中，通入的无水HCl气体在硅片边缘和中心的流速分布比为0.5，刻蚀其表面硅层。
处理后，顶层硅膜厚为18.5nm，量测其总厚度变化和均方根微粗糙度平均值分别为6.2nm，0.395nm，均比实施例1中的数值大，因而可看出本发明采用的方法需要控制通入的无水HCl气体在硅片边缘和中心的流速分布比在合适范围内。
对比例3
与实施例1不同之处在于：
步骤(2)中，将硅片置于H2和无水HCl中，加热温度为1300℃，刻蚀其表面硅层。
处理后，顶层硅膜厚为17.3nm，量测其总厚度变化和均方根微粗糙度平均值分别为7.4nm，0.387nm，均比实施例1中的数值大，因而可看出本发明采用的方法需要控制加热温度为800-1200℃。
对比例4
与实施例1不同之处在于：
步骤(2)中，将硅片置于H2和无水HCl中，硅片不旋转(转速＝0转/分钟)，刻蚀其表面硅层。
处理后，顶层硅膜厚为18.9nm，量测其总厚度变化和均方根微粗糙度平均值分别为9.1nm，0.379nm，均比实施例1中的数值大，因而可看出本发明采用的方法需要控制硅片转速为30-120转/分。
对比例5
与实施例1不同之处在于：
步骤(2)中，将硅片置于H2和无水HCl中，H2流速为5升/分钟，刻蚀其表面硅层。
处理后，顶层硅膜厚为18.5nm，量测其总厚度变化和均方根微粗糙度平均值分别为6.6nm，0.327nm，均比实施例1中的数值大，因而可看出本发明采用的方法需要控制H2流速为10-200升/分钟。
以上所述仅为说明本发明的优选实施例，并非用以限定本发明的保护范围；凡其它未脱离发明所公开的精神下所完成的等效改变或修饰，均应包含在所述的专利申请和权利要求范围内。
Claims (7)
1.一种纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：该方法是针对TM-SOI制备的SOI硅片，采用无水HCl气体对其进行化学刻蚀，从而获得纳米级超薄膜TM-SOI硅片；所得纳米级超薄膜TM-SOI硅片的顶层硅厚度为10-100nm，顶层硅表面粗糙度小于0.2nm。
2.根据权利要求1所述的纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：该方法具体包括如下步骤：
(1)将TM-SOI制备的SOI硅片装入密封反应室；
(2)反应室中通入氢气，1000～1200℃条件下处理10～60秒，原位去除硅片表面自然氧化层及杂质；
(3)经步骤(2)处理的硅片置于无水HCl气体和氢气的混合气氛中刻蚀其表面的硅层；其中，刻蚀温度800～1200℃，刻蚀时间30-300s；
(4)反应室中通入氢气，除去反应室中的杂质及残余无水HCl气体后，冷却至室温；
(5)反应室中充入氮气，吹走氢气，即获得所述超薄膜SOI硅片。
3.根据权利要求2所述的纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：步骤(2)中，氢气流速30～100升/分钟。
4.根据权利要求2所述的纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：步骤(3)刻蚀过程中，H2气体流速为10-200升/分钟，无水HCl气体总流速为0.1-20升/分钟。
5.根据权利要求4所述的纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：步骤(3)刻蚀过程中：所述无水HCl气体在硅片表面边缘位置与中心位置的流速分布比为(1-5)：1。
6.根据权利要求2所述的纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：步骤(3)刻蚀过程中，硅片转速为30-120转/分钟。
7.根据权利要求2所述的纳米级超薄膜TM-SOI硅片的制备方法，其特征在于：所述无水HCl气体的纯度>99.999％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610037431.4A CN106992142A (zh) | 2016-01-21 | 2016-01-21 | 一种纳米级超薄膜tm-soi硅片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610037431.4A CN106992142A (zh) | 2016-01-21 | 2016-01-21 | 一种纳米级超薄膜tm-soi硅片的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106992142A true CN106992142A (zh) | 2017-07-28 |
Family
ID=59413542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610037431.4A Pending CN106992142A (zh) | 2016-01-21 | 2016-01-21 | 一种纳米级超薄膜tm-soi硅片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992142A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545683A (zh) * | 2018-11-27 | 2019-03-29 | 上海新傲科技股份有限公司 | 晶圆表面的平坦化方法 |
| CN109742023A (zh) * | 2018-11-27 | 2019-05-10 | 上海新傲科技股份有限公司 | 晶圆表面的平坦化方法 |
| CN110085509A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种均匀性厚膜soi硅片的制备方法 |
| CN110189991A (zh) * | 2019-04-30 | 2019-08-30 | 上海新昇半导体科技有限公司 | 一种外延片的制造方法 |
| CN114242647A (zh) * | 2021-12-08 | 2022-03-25 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020090818A1 (en) * | 1999-09-17 | 2002-07-11 | Anna Lena Thilderkvist | Apparatus and method for surface finishing a silicon film |
| CN102832160A (zh) * | 2012-07-24 | 2012-12-19 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
-
2016
- 2016-01-21 CN CN201610037431.4A patent/CN106992142A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020090818A1 (en) * | 1999-09-17 | 2002-07-11 | Anna Lena Thilderkvist | Apparatus and method for surface finishing a silicon film |
| CN102832160A (zh) * | 2012-07-24 | 2012-12-19 | 沈阳硅基科技有限公司 | 一种soi硅片的制备方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085509A (zh) * | 2018-01-26 | 2019-08-02 | 沈阳硅基科技有限公司 | 一种均匀性厚膜soi硅片的制备方法 |
| CN109545683A (zh) * | 2018-11-27 | 2019-03-29 | 上海新傲科技股份有限公司 | 晶圆表面的平坦化方法 |
| CN109742023A (zh) * | 2018-11-27 | 2019-05-10 | 上海新傲科技股份有限公司 | 晶圆表面的平坦化方法 |
| CN110189991A (zh) * | 2019-04-30 | 2019-08-30 | 上海新昇半导体科技有限公司 | 一种外延片的制造方法 |
| CN114242647A (zh) * | 2021-12-08 | 2022-03-25 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
| CN114242647B (zh) * | 2021-12-08 | 2022-11-18 | 中环领先半导体材料有限公司 | 一种改善绝缘体上硅晶圆的器件硅层厚度均匀性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106992142A (zh) | 一种纳米级超薄膜tm-soi硅片的制备方法 | |
| EP2343729B1 (en) | Method for manufacturing silicon thin film transfer insulating wafer | |
| US7446019B2 (en) | Method of reducing roughness of a thick insulating layer | |
| JP4828230B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| KR100709689B1 (ko) | 에피택셜 공정을 사용한 ｓｏｉ 기판의 표면 마무리 방법 | |
| US6461939B1 (en) | SOI wafers and methods for producing SOI wafer | |
| US7776719B2 (en) | Method for manufacturing bonded wafer | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| CA2220600C (en) | Method of manufacturing semiconductor article | |
| TW200913128A (en) | Method for manufacturing SOI wafer | |
| JP2006066913A (ja) | 低いＷａｒｐ及びＢｏｗを示す層構造を有する半導体ウェハ並びにその製造方法 | |
| JP2007142229A (ja) | 貼合せ基板の製造方法及びその方法で製造された貼合せ基板 | |
| WO2009116664A1 (ja) | Ｓｏｉウェーハの製造方法 | |
| WO2009017622A1 (en) | Ultra thin single crystalline semiconductor tft and process for making same | |
| TW200822241A (en) | Methods for surface activation by plasma immersion ion implantation process utilized in silicon-on-insulator structure | |
| CN102832160B (zh) | 一种soi硅片的制备方法 | |
| EP1981064B1 (en) | Process for producing a soi wafer | |
| WO2015136834A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| CN108695147A (zh) | Soi键合硅片的制备方法 | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| US9082819B2 (en) | Process for thinning the active silicon layer of a substrate of “silicon on insulator” (SOI) type | |
| JP5168990B2 (ja) | 半導体基板の製造方法 | |
| Chu et al. | Applications of plasma immersion ion implantation in microelectronics—A brief review | |
| CN110085509B (zh) | 一种均匀性厚膜soi硅片的制备方法 | |
| JP3488383B2 (ja) | ドライエッチング用石英ガラス部材およびそれを装着したドライエッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170728 |
|
| RJ01 | Rejection of invention patent application after publication |