JP2016500877A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016500877A5 JP2016500877A5 JP2015537735A JP2015537735A JP2016500877A5 JP 2016500877 A5 JP2016500877 A5 JP 2016500877A5 JP 2015537735 A JP2015537735 A JP 2015537735A JP 2015537735 A JP2015537735 A JP 2015537735A JP 2016500877 A5 JP2016500877 A5 JP 2016500877A5
- Authority
- JP
- Japan
- Prior art keywords
- address
- hardware element
- address line
- address lines
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001808 coupling Effects 0.000 claims 13
- 238000010168 coupling process Methods 0.000 claims 13
- 238000005859 coupling reaction Methods 0.000 claims 13
- 230000000875 corresponding Effects 0.000 claims 12
Claims (33)
- 複数のハードウェア素子バンクを含むベクトルレジスタファイルと、
アドレスラインの複数のセットであって、アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、
第1のアドレスを受信するように構成された第1のアドレスラインと、
第2のアドレスを受信するように構成された第2のアドレスラインとを含む、アドレスラインの複数のセットと、
複数のアドレスラインセレクタであって、前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成される、複数のアドレスラインセレクタと、
前記複数のハードウェア素子バンクの中に記憶されたデータにアクセスするように構成された単一の読取りポートであって、
前記複数のハードウェア素子バンクの各ハードウェア素子バンクが、前記第1のアドレスまたは前記第2のアドレスのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクのうちの第1のハードウェア素子バンクが、第1のアドレスラインセレクタに結合されたアドレスラインの第1のセットのうちの特定の第1のアドレスラインに、前記第1のアドレスラインセレクタの第1の出力を介して、選択的に結合されるように構成される、単一の読取りポートと
を備える、装置。 - アドレスラインの前記第1のセットが、前記第1のアドレスラインセレクタに結合された前記特定の第1のアドレスラインと特定の第2のアドレスラインとを備え、アドレスラインの第2のセットが、第2のアドレスラインセレクタに結合された第3のアドレスラインと、前記第2のアドレスラインセレクタに結合された第4のアドレスラインとを備え、前記特定の第1のアドレスラインと前記特定の第2のアドレスラインの各々が、前記第1のハードウェア素子バンクに、前記第1のアドレスラインセレクタの前記第1の出力を介して、選択的に結合されるように構成され、前記第3のアドレスラインと前記第4のアドレスラインの各々が、前記複数のハードウェア素子バンクのうちの第2のハードウェア素子バンクに、前記第2のアドレスラインセレクタの第2の出力を介して、選択的に結合されるように構成される、請求項1に記載の装置。
- 前記複数のアドレスラインセレクタが、複数のマルチプレクサを備え、
前記複数のマルチプレクサのうちのいくつかのマルチプレクサが、前記複数のハードウェア素子バンクのうちのいくつかのハードウェア素子バンクに対応する、請求項1に記載の装置。 - 前記複数のマルチプレクサのうちの特定のマルチプレクサが、前記複数のハードウェア素子バンクのうちの特定のハードウェア素子バンクに結合され、複数のデータラインが、前記複数のハードウェア素子バンクを前記単一の読取りポートに結合し、
前記複数のハードウェア素子バンクのうちの各ハードウェア素子バンクが、前記複数のデータラインのうちの個別のデータラインを介して前記単一の読取りポートに結合される、請求項3に記載の装置。 - アドレスラインの前記第1のセットが、前記特定の第1のアドレスラインと特定の第2のアドレスラインとを備え、アドレスラインの第2のセットが、第3のアドレスラインと第4のアドレスラインとを備え、
前記第1のハードウェア素子バンクが、前記特定の第1のアドレスラインまたは前記特定の第2のアドレスラインのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクのうちの第2のハードウェア素子バンクが、前記第3のアドレスラインまたは前記第4のアドレスラインのうちの1つによって選択的にアドレス指定されるように構成される、請求項1に記載の装置。 - 前記複数のアドレスラインセレクタが、複数のマルチプレクサを備えるとともに、前記複数のマルチプレクサに前記複数のハードウェア素子バンクを結合する複数の接続をさらに備え、
前記複数のマルチプレクサが共通データセレクタに接続され、
前記共通データセレクタが、前記複数のハードウェア素子バンクのうちの各ハードウェア素子バンクに対応する選択パターンを受信するように構成される、請求項1に記載の装置。 - 前記複数のハードウェア素子バンクのうちの各ハードウェア素子バンクの中にデータを記憶するように構成された単一の書込みポートをさらに備え、前記ベクトルレジスタファイルがプロセッサに統合され、前記プロセッサが、単一の命令の間、
読取りデータとして前記データにアクセスするように、前記単一の読取りポートに命令することと、
前記読取りデータを修正することと、
前記修正された読取りデータで前記ベクトルレジスタファイルを更新するように、前記単一の書込みポートに命令することと
を行うように構成される、請求項1に記載の装置。 - 複数のアドレスラインセレクタを使用して、ベクトルレジスタファイルの複数のハードウェア素子バンクに、アドレスラインの複数のセットのうちのアドレスラインを選択的に結合するステップであって、
アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、
第1のアドレスを受信するように構成された第1のアドレスラインと、
第2のアドレスを受信するように構成された第2のアドレスラインとを含み、
前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成され、
アドレスラインの前記複数のセットのうちのアドレスラインの第1のセットの前記第1のアドレスラインと、アドレスラインの前記第1のセットの前記第2のアドレスラインとが、前記複数のハードウェア素子バンクの第1のハードウェア素子バンクに選択的に結合され、
アドレスラインの前記第1のセットの前記第1のアドレスラインと、アドレスラインの前記第1のセットの前記第2のアドレスラインとが、選択パターンに従って選択的に結合され、
前記ベクトルレジスタファイルが、単一の読取りポートに結合される、ステップと、
特定の選択パターンに従って、アドレスラインの前記第1のセットのうちの前記第1のアドレスラインを前記第1のハードウェア素子バンクに結合するステップと、
アドレスラインの前記第1のセットのうちの前記第1のアドレスラインを使用して、前記第1のハードウェア素子バンクを選択的にアドレス指定するステップと、
前記単一の読取りポートを介して、前記第1のハードウェア素子バンクの中に記憶されたデータにアクセスするステップと
を含む、方法。 - 前記選択パターンに従って、前記複数のハードウェア素子バンクのうちの第2のハードウェア素子バンクに、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第1のアドレスラインを結合するステップをさらに含み、前記第1のハードウェア素子バンクと前記第2のハードウェア素子バンクが共通のアドレスラインに結合された、請求項8に記載の方法。
- 前記選択パターンに従って、前記複数のハードウェア素子バンクのうちの第2のハードウェア素子バンクに、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第2のアドレスラインを結合するステップをさらに含み、前記第1のハードウェア素子バンクと前記第2のハードウェア素子バンクが異なるアドレスラインに結合された、請求項8に記載の方法。
- 単一の読取りポートに結合されるとともに複数のハードウェア素子バンクを含む、ベクトルデータを記憶するための手段と、
前記複数のハードウェア素子バンクに、アドレスラインの複数のセットのうちのアドレスラインを選択的に結合するための手段であって、アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、第1のアドレスを受信するように構成された第1のアドレスラインと、第2のアドレスを受信するように構成された第2のアドレスラインとを含み、選択的に結合するための前記手段が、
複数のアドレスラインセレクタを備え、前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成される、手段と、
単一の読取りポートを介して、前記複数のハードウェア素子バンクの中に記憶されたデータにアクセスするための手段であって、
前記複数のハードウェア素子バンクの各ハードウェア素子バンクが、前記第1のアドレスまたは前記第2のアドレスのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクの第1のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第1のセットの第1のアドレスラインに、第1のアドレスラインセレクタの第1の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第1のセットが前記第1のアドレスラインセレクタに結合され、
前記複数のハードウェア素子バンクの第2のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第2のアドレスラインに、第2のアドレスラインセレクタの第2の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第2のセットが前記第2のアドレスラインセレクタに結合される、手段と
を備える、装置。 - 前記選択的に結合するための手段が選択パターンに応答する、請求項11に記載の装置。
- プロセッサによって実行されたとき、
複数のアドレスラインセレクタを使用して、ベクトルレジスタファイルの複数のハードウェア素子バンクに、アドレスラインの複数のセットのうちのアドレスラインを選択的に結合するために、選択パターンを生成することであって、
アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、
第1のアドレスを受信するように構成された第1のアドレスラインと、
第2のアドレスを受信するように構成された第2のアドレスラインとを含み、
前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成され、
前記ベクトルレジスタファイルが単一の読取りポートに結合される、生成することと、
前記複数のハードウェア素子バンクの中に記憶されたデータにアクセスすることであって、
前記複数のハードウェア素子バンクの各ハードウェア素子バンクが、前記単一の読取りポートを介して前記第1のアドレスまたは前記第2のアドレスのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクの第1のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第1のセットの第1のアドレスラインに、第1のアドレスラインセレクタの第1の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第1のセットが前記第1のアドレスラインセレクタに結合され、
前記複数のハードウェア素子バンクの第2のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第2のアドレスラインに、第2のアドレスラインセレクタの第2の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第2のセットが前記第2のアドレスラインセレクタに結合される、アクセスすることと
を前記プロセッサに行わせるプロセッサ実行可能命令を含む、非一時的コンピュータ可読記録媒体。 - アドレスラインの前記複数のセットのうちの特定の第1のアドレスラインと、アドレスラインの前記複数のセットのうちの特定の第2のアドレスラインとが、複数のマルチプレクサのうちのそれぞれのマルチプレクサを介して、前記複数のハードウェア素子バンクに選択的に結合されるように構成される、請求項13に記載の非一時的コンピュータ可読記録媒体。
- 複数のハードウェア素子バンクを含むベクトルレジスタファイルと、
アドレスラインの複数のセットであって、アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、
第1のアドレスを受信するように構成された第1のアドレスラインと、
第2のアドレスを受信するように構成された第2のアドレスラインとを含む、アドレスラインの複数のセットと、
複数のアドレスラインセレクタであって、前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成される、複数のアドレスラインセレクタと、
前記複数のハードウェア素子バンクの中にデータを記憶するように構成された単一の書込みポートであって、
前記複数のハードウェア素子バンクの各ハードウェア素子バンクが、前記第1のアドレスまたは前記第2のアドレスのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクの第1のハードウェア素子バンクが、第1のアドレスラインセレクタに結合されたアドレスラインの第1のセットのうちの前記第1のアドレスラインに、前記第1のアドレスラインセレクタの第1の出力を介して、選択的に結合されるように構成される、単一の書込みポートと
を備える、装置。 - 前記ベクトルレジスタファイルが複数のベクトルレジスタを含み、
前記複数のベクトルレジスタの各ベクトルレジスタが、それぞれのベクトルレジスタ名を参照する命令によってアクセス可能である、請求項15に記載の装置。 - 前記複数のハードウェア素子バンクのうちの2つの隣接するハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの2つの対応するセットの中の2つの第2のアドレスラインに選択的に結合される、請求項15に記載の装置。
- 前記複数のハードウェア素子バンクの各ハードウェア素子バンクの中に記憶されたデータにアクセスするように構成された単一の読取りポートをさらに備え、前記ベクトルレジスタファイルがプロセッサに統合され、前記プロセッサが、単一の命令を実行する間、
読取りデータとして前記データにアクセスするように、前記単一の読取りポートに命令することと、
前記読取りデータを修正することと、
前記修正された読取りデータで前記ベクトルレジスタファイルを更新するように、前記単一の書込みポートに命令することと
を行うように構成される、請求項15に記載の装置。 - 前記複数のハードウェア素子バンクのうちの特定のハードウェア素子バンクが、アドレスラインの前記第1のセットの前記第1のアドレスラインまたは前記第2のアドレスラインのうちの1つを選択するための制御を受信するように構成される、複数のマルチプレクサのうちの1つのマルチプレクサに結合され、前記特定のハードウェア素子バンクが書込みデータラインを有する、請求項15に記載の装置。
- 前記複数のマルチプレクサが共通データセレクタに接続され、
前記共通データセレクタが、前記複数のハードウェア素子バンクの各ハードウェア素子バンクに対応する選択パターンを受信するように構成される、請求項19に記載の装置。 - 複数のアドレスラインセレクタを使用して、ベクトルレジスタファイルの複数のハードウェア素子バンクに、アドレスラインの複数のセットのうちのアドレスラインを選択的に結合するステップであって、
アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、
第1のアドレスを受信するように構成された第1のアドレスラインと、
第2のアドレスを受信するように構成された第2のアドレスラインとを含み、
前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成され、
アドレスラインの前記複数のセットのうちのアドレスラインの第1のセットの前記第1のアドレスラインと、アドレスラインの前記第1のセットの前記第2のアドレスラインとが、前記複数のハードウェア素子バンクの第1のハードウェア素子バンクに選択的に結合され、
前記ベクトルレジスタファイルが、単一の書込みポートに結合される、ステップと、
特定の選択パターンに従って、アドレスラインの前記第1のセットのうちの前記第1のアドレスラインを前記第1のハードウェア素子バンクに結合するステップと、
アドレスラインの前記第1のセットの前記第1のアドレスラインを使用して、前記第1のハードウェア素子バンクを選択的にアドレス指定するステップと、
前記単一の書込みポートを介して、前記第1のハードウェア素子バンクの中にデータを記憶するステップと
を含む、方法。 - 前記特定の選択パターンに従って、前記複数のハードウェア素子バンクのうちの第2のハードウェア素子バンクに、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第1のアドレスラインを結合するステップをさらに含み、前記第1のハードウェア素子バンクと前記第2のハードウェア素子バンクが共通のアドレスラインに結合された、請求項21に記載の方法。
- 前記特定の選択パターンに従って、前記複数のハードウェア素子バンクのうちの第2のハードウェア素子バンクに、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第2のアドレスラインを結合するステップをさらに含み、前記第1のハードウェア素子バンクと前記第2のハードウェア素子バンクが異なるアドレスラインに結合された、請求項21に記載の方法。
- 単一の書込みポートに結合されるとともに複数のハードウェア素子バンクを含む、ベクトルデータを記憶するための手段と、
前記複数のハードウェア素子バンクに、アドレスラインの複数のセットのうちのアドレスラインを選択的に結合するための手段であって、アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、第1のアドレスを受信するように構成された第1のアドレスラインと、第2のアドレスを受信するように構成された第2のアドレスラインとを含み、選択的に結合するための前記手段が、
複数のアドレスラインセレクタを備え、前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成される、手段と、
前記単一の書込みポートを介して、前記複数のハードウェア素子バンクにデータを書き込むための手段であって、
前記複数のハードウェア素子バンクの各ハードウェア素子バンクが、前記第1のアドレスまたは前記第2のアドレスのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクの第1のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第1のセットの第1のアドレスラインに、第1のアドレスラインセレクタの第1の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第1のセットが前記第1のアドレスラインセレクタに結合され、
前記複数のハードウェア素子バンクの第2のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第2のアドレスラインに、第2のアドレスラインセレクタの第2の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第2のセットが前記第2のアドレスラインセレクタに結合される、手段と
を備える、装置。 - 前記選択的に結合するための手段が選択パターンに応答する、請求項24に記載の装置。
- プロセッサによって実行されたとき、
複数のアドレスラインセレクタを使用して、ベクトルレジスタファイルの複数のハードウェア素子バンクに、アドレスラインの複数のセットのうちのアドレスラインを選択的に結合するために、選択パターンを生成することであって、
アドレスラインの前記複数のセットのうちのアドレスラインの各セットが、第1のアドレスを受信するように構成された第1のアドレスラインと、第2のアドレスを受信するように構成された第2のアドレスラインとを含み、
前記複数のアドレスラインセレクタの各アドレスラインセレクタが、アドレスラインの前記複数のセットのうちのアドレスラインの対応するセットに結合されるとともに、前記アドレスラインセレクタに結合されたアドレスラインの前記セットのうちの前記第1のアドレスラインまたは前記第2のアドレスラインを選択することによって、出力を生成するように構成され、
前記ベクトルレジスタファイルが単一の書込みポートに結合される、生成することと、
前記複数のハードウェア素子バンクの中にデータを記憶することであって、
前記複数のハードウェア素子バンクの各ハードウェア素子バンクが、前記単一の書込みポートを介して、前記第1のアドレスまたは前記第2のアドレスのうちの1つによって選択的にアドレス指定されるように構成され、
前記複数のハードウェア素子バンクの第1のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第1のセットの第1のアドレスラインに、第1のアドレスラインセレクタの第1の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第1のセットが前記第1のアドレスラインセレクタに結合され、
前記複数のハードウェア素子バンクの第2のハードウェア素子バンクが、アドレスラインの前記複数のセットのうちのアドレスラインの第2のセットの第2のアドレスラインに、第2のアドレスラインセレクタの第2の出力を介して、選択的に結合されるように構成され、アドレスラインの前記第2のセットが前記第2のアドレスラインセレクタに結合される、記憶することと
を前記プロセッサに行わせるプロセッサ実行可能命令を含む、非一時的コンピュータ可読記録媒体。 - アドレスラインの前記複数のセットのうちの特定の第1のアドレスラインと、アドレスラインの前記複数のセットのうちの特定の第2のアドレスラインとが、複数のマルチプレクサのうちのそれぞれのマルチプレクサを介して、前記複数のハードウェア素子バンクに選択的に結合されるように構成される、請求項26に記載の非一時的コンピュータ可読記録媒体。
- 前記複数のハードウェア素子バンクのうちのすべてのハードウェア素子バンクが、選択パターンに従って選択的にアドレス指定されるように構成される、請求項1に記載の装置。
- 前記複数のアドレスラインセレクタが、複数のマルチプレクサを備え、前記複数のマルチプレクサの各マルチプレクサが、前記複数のハードウェア素子バンクのうちのそれぞれのハードウェア素子バンクに、アドレスラインの前記複数のセットのうちのアドレスラインの1つのセットを選択的に結合するように構成されるとともに、前記複数のハードウェア素子バンクのうちのすべてのハードウェア素子バンクが、選択パターンに基づいて前記複数のマルチプレクサを介して、選択的にアドレス指定される、請求項1に記載の装置。
- 前記第1のアドレスラインセレクタが、第1のマルチプレクサを備え、前記第1のマルチプレクサの入力が、アドレスラインの前記第1のセットのうちの対応するアドレスラインに結合される、請求項1に記載の装置。
- 前記特定の選択パターンに従って、前記複数のハードウェア素子バンクのすべてのハードウェア素子バンクを選択的にアドレス指定するステップをさらに含む、請求項8に記載の方法。
- 前記複数のハードウェア素子バンクのうちのすべてのハードウェア素子バンクが、選択パターンに従って選択的にアドレス指定されるように構成される、請求項15に記載の装置。
- 前記特定の選択パターンに従って、前記複数のハードウェア素子バンクのすべてのハードウェア素子バンクを選択的にアドレス指定するステップとさらに含む、請求項21に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/654,730 | 2012-10-18 | ||
US13/654,730 US9268571B2 (en) | 2012-10-18 | 2012-10-18 | Selective coupling of an address line to an element bank of a vector register file |
PCT/US2013/064063 WO2014062445A1 (en) | 2012-10-18 | 2013-10-09 | Selective coupling of an address line to an element bank of a vector register file |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016500877A JP2016500877A (ja) | 2016-01-14 |
JP2016500877A5 true JP2016500877A5 (ja) | 2016-06-02 |
JP6058806B2 JP6058806B2 (ja) | 2017-01-11 |
Family
ID=49484456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015537735A Expired - Fee Related JP6058806B2 (ja) | 2012-10-18 | 2013-10-09 | ベクトルレジスタファイルの素子バンクに対するアドレスラインの選択的な結合 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9268571B2 (ja) |
EP (1) | EP2909713B1 (ja) |
JP (1) | JP6058806B2 (ja) |
KR (1) | KR101635116B1 (ja) |
CN (1) | CN104685465B (ja) |
WO (1) | WO2014062445A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9136842B2 (en) * | 2013-06-07 | 2015-09-15 | Altera Corporation | Integrated circuit device with embedded programmable logic |
US10236043B2 (en) * | 2016-06-06 | 2019-03-19 | Altera Corporation | Emulated multiport memory element circuitry with exclusive-OR based control circuitry |
GB2552154B (en) * | 2016-07-08 | 2019-03-06 | Advanced Risc Mach Ltd | Vector register access |
US10162752B2 (en) * | 2016-09-22 | 2018-12-25 | Qualcomm Incorporated | Data storage at contiguous memory addresses |
US11048509B2 (en) * | 2018-06-05 | 2021-06-29 | Qualcomm Incorporated | Providing multi-element multi-vector (MEMV) register file access in vector-processor-based devices |
US10930366B2 (en) | 2019-07-17 | 2021-02-23 | Micron Technology, Inc. | Storage device with test interface |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61241870A (ja) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | ベクトルプロセツサ |
US4980817A (en) | 1987-08-31 | 1990-12-25 | Digital Equipment | Vector register system for executing plural read/write commands concurrently and independently routing data to plural read/write ports |
EP0346031B1 (en) * | 1988-06-07 | 1997-12-29 | Fujitsu Limited | Vector data processing apparatus |
JP2941817B2 (ja) | 1988-09-14 | 1999-08-30 | 株式会社日立製作所 | ベクトル処理装置 |
JPH0452760A (ja) * | 1990-06-14 | 1992-02-20 | Koufu Nippon Denki Kk | ベクトル処理装置 |
JP2625277B2 (ja) * | 1991-05-20 | 1997-07-02 | 富士通株式会社 | メモリアクセス装置 |
JPH06274528A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | ベクトル演算処理装置 |
US5832290A (en) * | 1994-06-13 | 1998-11-03 | Hewlett-Packard Co. | Apparatus, systems and method for improving memory bandwidth utilization in vector processing systems |
US5922066A (en) * | 1997-02-24 | 1999-07-13 | Samsung Electronics Co., Ltd. | Multifunction data aligner in wide data width processor |
JPH11184674A (ja) | 1997-12-24 | 1999-07-09 | Fujitsu Ltd | レジスタファイル |
US6665790B1 (en) * | 2000-02-29 | 2003-12-16 | International Business Machines Corporation | Vector register file with arbitrary vector addressing |
JP3779540B2 (ja) | 2000-11-08 | 2006-05-31 | 株式会社ルネサステクノロジ | 複数レジスタ指定が可能なsimd演算方式 |
US20110087859A1 (en) * | 2002-02-04 | 2011-04-14 | Mimar Tibet | System cycle loading and storing of misaligned vector elements in a simd processor |
US7937559B1 (en) | 2002-05-13 | 2011-05-03 | Tensilica, Inc. | System and method for generating a configurable processor supporting a user-defined plurality of instruction sizes |
US7284113B2 (en) * | 2003-01-29 | 2007-10-16 | Via Technologies, Inc. | Synchronous periodical orthogonal data converter |
GB2409065B (en) * | 2003-12-09 | 2006-10-25 | Advanced Risc Mach Ltd | Multiplexing operations in SIMD processing |
US9557994B2 (en) * | 2004-07-13 | 2017-01-31 | Arm Limited | Data processing apparatus and method for performing N-way interleaving and de-interleaving operations where N is an odd plural number |
US20060259737A1 (en) * | 2005-05-10 | 2006-11-16 | Telairity Semiconductor, Inc. | Vector processor with special purpose registers and high speed memory access |
US20070150697A1 (en) * | 2005-05-10 | 2007-06-28 | Telairity Semiconductor, Inc. | Vector processor with multi-pipe vector block matching |
US7750915B1 (en) | 2005-12-19 | 2010-07-06 | Nvidia Corporation | Concurrent access of data elements stored across multiple banks in a shared memory resource |
EP2027539B1 (en) | 2006-05-16 | 2011-01-05 | Nxp B.V. | Memory architecture |
US20080291208A1 (en) | 2007-05-24 | 2008-11-27 | Gary Keall | Method and system for processing data via a 3d pipeline coupled to a generic video processing unit |
US8108652B1 (en) * | 2007-09-13 | 2012-01-31 | Ronald Chi-Chun Hui | Vector processing with high execution throughput |
US20110320765A1 (en) | 2010-06-28 | 2011-12-29 | International Business Machines Corporation | Variable width vector instruction processor |
US20120110037A1 (en) | 2010-11-01 | 2012-05-03 | Qualcomm Incorporated | Methods and Apparatus for a Read, Merge and Write Register File |
-
2012
- 2012-10-18 US US13/654,730 patent/US9268571B2/en active Active
-
2013
- 2013-10-09 JP JP2015537735A patent/JP6058806B2/ja not_active Expired - Fee Related
- 2013-10-09 KR KR1020157012568A patent/KR101635116B1/ko active IP Right Grant
- 2013-10-09 WO PCT/US2013/064063 patent/WO2014062445A1/en active Application Filing
- 2013-10-09 CN CN201380051548.2A patent/CN104685465B/zh active Active
- 2013-10-09 EP EP13780470.4A patent/EP2909713B1/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016500877A5 (ja) | ||
CN110770701B (zh) | 基于寄存器的矩阵乘法 | |
JP6869885B2 (ja) | メモリの異なるメモリプレーンに同時にアクセスするための装置および方法 | |
TW201947587A (zh) | 在矩陣向量處理器中之排列 | |
JP2016526220A5 (ja) | ||
JP2013175036A5 (ja) | ||
WO2018093439A3 (en) | Processors, methods, systems, and instructions to load multiple data elements to destination storage locations other than packed data registers | |
PH12020551746A1 (en) | Matrix vector multiplier with a vector register file comprising a multi-port memory | |
JP2016530631A5 (ja) | ||
JP2016093980A5 (ja) | 近距離無線通信部を備える画像形成装置、その制御方法、及びプログラム | |
JP2015534169A5 (ja) | ||
CN105940381A (zh) | 存储器访问期间的数据重排序 | |
JP2017515228A5 (ja) | ||
JP2016511470A5 (ja) | ||
RU2013138164A (ru) | Способ и устройство выбора рациональной стратегии в боевых действиях группировок сторон с однородными боевыми средствами | |
JP2013179378A5 (ja) | ||
RU2016152187A (ru) | Представление составного приложения в множественных устройствах | |
GB2571218A (en) | Memory cell structure | |
JP2016172397A5 (ja) | 情報処理装置とその制御方法、及びプログラム | |
JP2017097633A5 (ja) | ||
CN104391799B (zh) | 内存装置中的内存访问控制 | |
JP2019074635A5 (ja) | ||
JP2019525294A5 (ja) | ||
JP2018202183A5 (ja) | ||
JP2017184049A5 (ja) | 画像処理装置、その制御方法、及びプログラム |