JPS61241870A

JPS61241870A - ベクトルプロセツサ

Info

Publication number: JPS61241870A
Application number: JP8232885A
Authority: JP
Inventors: Takayuki Nakagawa; 貴之中川; Yasuhiro Inagami; 稲上　泰弘
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-04-19
Filing date: 1985-04-19
Publication date: 1986-10-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明はベクトルプロセッサに関する。

〔発明の背景〕

従来のベクトルプロセッサは、ベクトル命令で指定する
ベクトルレジスタとベクトルプロセッサが実際に有する
ベクトルレジスタとが１対１の関係で対応付けられてい
る。これを静的レジスタの割付けということにする。こ
のようなベクトルプロセッサの例として特開昭５８−１
１４２７４号公報に示されるものがある。

しかし、従来の静的レジスタの割付けにおいては、処理
の高速化において限界があった。このことをベクトル演
算の簡単な例を挙げて説明する。

１　、　Ｖｅｃｔｏｒ　Ｌｏａｄ　　ＶＲ“Ｏｎ←Ａ２
、　Ｖｅｃｔｏｒ　Ｌｏａｄ　　ＶＲ”１”←Ｂ３　、
　Ｖｅｃｔｏｒ　Ａｄｄ　　Ｖ　Ｒ“２”←ＶＲ“０″
＋ＶＲ“１″４　、　Ｖｅｃｔｏｒ　５ｔｏｒｅ　Ｖ　
Ｒ”　２　”　４−ｃ５　、　Ｖｅｃｔｏｒ　Ｌｏａｄ
　　ＶＲ“３”←Ｄ６゜Ｖｅｃｔｏｒ　Ｌｏａｄ　　Ｖ
Ｒ”Ｏ”←Ｅ７　、　Ｖｅｃｔｏｒ　Ａｄｄ　　Ｖ　Ｒ
“１”←ＶＲ”３”＋ＶＲ“Ｏ”８　、　Ｖｅｃｔｏｒ
　５ｔｏｒｅ　Ｖ　Ｒ”　１”←Ｆ各ベクトル命令は、
演算、データ転送を、エレメント数分、繰返して実行す
る。

上側では、ベクトルＡとベクトルＢとの加算結果である
ベクトルＣと、ベクトルＤとベクトルＥとの加算結果で
あるベクトルＦとを夫々主記憶に記憶する。

ここにおいて、第６の命令ではベクトルレジスタＶＲ“
０”内にベクトルＤを格納しているが、ベクトルレジス
タＶＲ“０”は第１の命令によって使用されており、第
６の命令の実行の為にベクトルレジスタＶＲ“０”が使
用できないことがある。

ベクトルレジスタが使用できない場合とは、あるベクト
ルレジスタが書き込み中又は続出中に他のベクトルエレ
メントを書き込む場合、およびあるベクトルレジスタが
続出中であるときに、他の命令でさらに読出そうとする
場合をいう、上側においては、第１の命令が実行されベ
クトルＡのエレメントをベクトルレジスタＶＲ“０”に
全部書き込み終了していないときは、第１の命令の実行
終了まで第６の命令の実行を開始できないことになる。

このようなベクトル命令実行待ちを避けるためには、■
ベクトル命令で指定できるベクトルレジスタ数を増やす
こと、■コンパイラの性能を上げることが考えられる。

しかし、上記のについては命令仕様を変更することにな
りソフトウェアの互換性が失なわれること、上記■につ
いてはベクトルプロセッサにおいてはどの命令が最初に
処理を終えるのか現実の処理実行時にしか決まらずコン
パイラの性能を上げるには限界があること等問題点があ
る。

〔発明の目的〕

本発明の目的は、ベクトルレジスタが使用可能な状態に
なるまでベクトル命令の実行待ちを避け、処理の高速化
を図るベクトルプロセッサを提供するにある。

他の目的は、ベクトルレジスタのインプリメント上の制
約や、機能上の制約を命令仕様及び性能に関与しないも
のとし、コンパイラの負担を軽減したベクトルプロセッ
サを提供するにある。

〔発明の概要〕

本発明においては、命令で指定するベクトルレジスタ（
以下論現レジスタという）と金物として用意されたベク
トルレジスタ（以下物理レジスタという）の対応を、１
対１に固定せず、新しく用意したハードウェアによって
動的に管理することとした。

〔発明の実施例〕

以下、本発明を実施例を参照して詳細に説明する。

第１図において、本実施例におけるベクトルプロセッサ
は、主記憶制御ユニットＵｌ、命令読出しユニットＵ２
．命令制御ユニットＵ３．ベクトル処理ユニットＵ４お
よび論理・物理レジスタ変換ユニットＵ５から構成され
る。

（１）主記憶制御ユニットＵ１主記憶制御ユニットＵ１は命令読出しユニットＵ２．ベ
クトル処理ユニットＵ４からのメモリ要求（ベクトルデ
ータの続出しまたは格納およびべクトル命令の読出し）
に応じて所定の動作を行なう。

（２）命令読出しユニットＵ２命令読出しユニットＵ２は、主記憶制御ユニットＵ１に
対し、信号線Ｑ１で命令読出し要求を、信号線ｊ１２で
命令アドレスを送出する。主記憶制御ユニットＵ１はこ
れに応答して、この命令アドレスで指定される複数の命
令を読出し、読出した命令を信号線Ｑ３に送出すると共
に信号線Ｑ３上の信号が有効であることを示す信号を信
号線Ω４に乗せて返す。

命令読出しユニットＵ２は、読出された命令を命令バッ
ファ（図示せず）に入れ、これらの命令を一つずつ命令
制御ユニットＵ３に送る。信号線ａ６には命令がのせら
れる。命令読出しユニットＵ２は、命令制御ユニットＵ
３から信号線Ω７によって、命令送出の停止が要求され
ない限り、次次と命令を読出しては、命令制御ユニット
Ｕ３に送り込む。

命令制御ユニットＵ３は、命令を解読し、命令に応じて
、ベクトル処理ユニットＵ４に起動信号他を信号線α１
０に送り込む。

（３）・命令制御ユニットＵ３命令制御ユニットＵ３は、前述の特開昭５８−１１４２
７４号公報に記載された（第３図）命令制御ユニットＵ
３とほぼ同じ構成となっている０本願の命令制御ユニッ
トとの相違はベクトルレジスタの使用可否をチェックす
る部分のみ異なる。

命令制御ユニットＵ３は、ベクトル処理ユニットＵ４の
リソース（ロードリクエスタ２１０〜２４０、演算器７
１０，７２０およびストアリクエスタ８１０，８２０）
の使用可否をチェックし。

使用可能なリソースに対して、ベクトル命令で指定され
た処理を行なうように指示する。

（４）ベクトル処理ユニットＵ４ベクトル処理ユニットＵ４は、４つのロードリクエスタ
２１０〜２４０、書き込みスイッチマトリクス３１０．
６つのベクトルレジスタＶＲＯ〜ＶＲ５，４１０〜４６
０．読出しスイッチマトリクス６１０．２つの演算器７
１０，７２０および２つのストアリクエスタ８１０，８
２０を有している。

ベクトル処理ユニットＵ４のリソース（ロードリクエス
タ２１０〜２４０、演算器７１０　、７２０゜ストアリ
クエスタ８１０，８２０）は、命令制御ユニットＵ３に
よって空きとなったものについて起動がかけられる。一
度起動がかけられると１つのベクトルエレメントを１マ
シンサイクル毎に処理し、所定のエレメント数に達する
まで続ける。

ベクトル処理ユニットＵ４は、上記処理の結果ベクトル
の書き込みが終了し、又は読出しが終了したベクトルレ
ジスタの番号（物理レジスタ番号）を夫々信号線８１５
．　ｎ１６に送出する。

（５）論理、物理レジスタ変換ユニットＵ５論理・物理
レジスタ変換ユニットＵ５は、命令読出しユニットＵ２
からの命令を信号線ｎ６を介して取込み、命令に記述さ
れた論理レジスタ番号を物理レジスタ番号に変換して命
令制御ユニットＵ３へ信号線ａ３０７を介して送り込む
、又、物理レジスタの使用可否をチェックして線Ω３１
３に送出する。ここにおいて、論理・物理レジスタ変換
ユニットＵ５は、ベクトル処理ユニットＵ４から信号線
１１５およびΩ１６から夫々与えられる物理レジスタの
書き込み終了信号および読出し終了信号に基づいて、上
記論理・物理レジスタ番号の変換を行なう。

第２図は論理・物理レジスタ変換ユニットＵ５の詳細回
路である。

デコーダ２１は、信号線８６を介して命令がセットされ
る命令レジスタ２０のフィールドＲ１（ｉ＝１〜３）の
内容をデコードレジスタ２２のＧ＊　　（ｚ＝１〜３）
フィールドに入力する。又、デコーダ２１は、命令レジ
スタ２０のＯＰフィールドの内容を解読し、デコードレ
ジスタ２２のＷ、、ＧＮ、フィールドに有効なデータが
あるか否かを、Ｖ、（ｉ＝１〜３）フィールドに入力す
る。有効な場合は、Ｖｔ　フィールドには“１”、そう
でない場合はｕ　Ｏ”が入力される。又、デコーダ２１
は、命令レジスタ２０のＯＰフィールドの内容を解読し
た際に、ＯＮ□フィールドで指定されるベクトルレジス
タが書き込みに使用されるか、続出に使用されるかをも
判定し、Ｗフィールドに入力する。書き込みに使用され
る場合はＷフィールドには“１”が、読出しに使用され
る場合は“Ｏ”が入力される。

本実施例ではＧＮｌ、ＯＮ、フィールドに対してはＷフ
ィールドはなく、ＧＮ、　、　ＧＮ、　フィールドで指
定されるベクトルレジスタはすべて読出しに使用される
のみであるとする。これは、説明を簡略化するためのも
ので、汎用的には、ＧＮ、。

ＧＮ、　フィールドに対して夫々Ｗフィールドを設ける
。

さて、ＧＮ１フィールドの内容は、信号線ｊ１２２を介
してセレクタ２３に与えられる。セレクタ２３は、信号
線Ｑ２１を介して与えられるＷフィールドの内容が“１
”　（書き込み）を示すとき。

信号線Ω２２の内容を信号線Ω２７へ接続し。

０”　（読出し）を示すときは、信号線ｊ１２８へ接続
する。

状態レジスタ３０，３１．３２は、物理レジスタ４１０
〜４６０に対応して設けられ、各物理レジスタの使用状
態を記憶しておくものである（図中、状態レジスタの３
つのみを示した）、夫々の状態レジスタは、第３図に示
すように、対応する物理レジスタが書き込み中であるこ
とを示すＷフィールド３０１．読出し中であることを示
すＲフィールド、物理レジスタがどの論理レジスタに対
応付けられているか論理レジスタ番号を記憶するための
Ｌ−Ｎｏフィールド、および物理レジスタが読出しに用
いるのに有効であるか否かを示すＶフィールドを有する
。

各状態レジスタのＷフィールドは、信号線Ｑ１５を介し
て与えられる。対応する物理レジスタの書き込みが終了
したことを示す信号によってリセットされる。又、各状
態レジスタのＷフィールドは、信号線慮３１を介して与
えられる。対応する物理レジスタが書き込みの使用に供
されることを示す信号によってセットされる。

各状態レジスタのＲフィールドは、信号線ｆｆ１１６を
介して与えられる、対応する物理レジスタの読出しが終
了したことを示す信号によってリセットされる。又、各
状態レジスタのＲフィールドは。

信号線Ω４３を介して与えられる、対応する物理レジス
タが続出の使用に供されることを示す信号によってセッ
トされる。

各状態レジスタのＬ−Ｎｏフィールドは、信号線Ｑ２７
を介して与えられる論理レジスタ番号を。

信号線１３１を介して与えられる信号によって保持する
。

各状態レジスタのＶフィールドは、信号線Ｑ３１の信号
によりセットされる。又、信号線１３３を介して与えら
れる。対応する物理レジスタの論理レジスタを他の物理
レジスタに割り当てたことを示す信号によってリセット
される。

チェック回路２４は、各状態レジスタのＷフィールドお
よびＲフィールドの内容を信号線１２９を介して取込み
、ＷフィールドおよびＲフィールドの両方がリセット状
態である状態レジスタを検出し、各状態レジスタに対応
して設けられた信号線Ｑ５０の、対応する線に１“を出
力する。これによって、書き込みに使用可能な物理レジ
スタを捜すことができる。一方、ＷフィールドおよびＲ
フィールドの両方がリセットされている状態レジスタが
存在しないときには、チェック回路２４は信号線ｎ３９
に＃１”を出力する。ただし、信号線１１２０の内容が
１′０”のときは、Ｗフィールド、Ｒフィールドの状態
にかかわらず、信号線１３９に′０”を出力する。

エンコーダ２５は、信号線Ｑ５０上の信号をエンコーダ
して、使用可能な物理レジスタの番号を信号線Ｑ３０に
出力する。使用可能な物理レジスタが複数ある場合には
、適当な優先順位により、１つの物理レジスタ番号を選
んで出力する。

デコーダ２６は、物理レジスタの番号を信号線Ｑ３０を
介して入力し、物理レジスタに対応する状態レジスタに
対し、対応する物理レジスタが書込み使用に供されるこ
とを信号線Ｑ３１を介して送出する。

比較器４１は、信号線Ｑ３２を介して与えられる各状態
レジスタのＬ−Ｎｏフィールドの内容と、信号線８２７
を介して与えられる論理レジスタ番号とを比較し、比較
結果を対応する状態レジスタへ信号線Ｑ３３を介して送
出する。

選択回路２３は、デコードレジスタ２２のＷフィールド
が“１”の時、信号線１２２を信号線Ｑ２７に接続し、
Ｗフィールドが０”の時、信号線Ｑ２２を信号線ｆｉ２
８に接続する。

比較回路４２は、信号線Ｑ２Ｂを介して与えられるＯＮ
、フィールドの内容と、信号線ｆ１３２を介して与えら
れる各状態レジスタのＬ−Ｎｏフィールドの内容とを比
較し、夫々の状態レジスタに対する比較結果（一致＝“
１″、不一致＝“０”）をＡＮＤ回路に送出する。

ＡＮＤ回路４３は、夫々の状態レジスタに対する比較結
果と、信号線Ｑ３４を介して入力される対応する状態レ
ジスタのＶフィールドの内容との論理積を求める。

チェック回路４６は、アンド回路４３により出力された
物理レジスタ番号に対応する状態レジスタのＲフィール
ドの内容を、信号線Ω３８を介して取込み、Ｒフィール
ドがセットされている状態ならば、信号線Ｑ４０を“１
”とする、これは。

読出すべき物理レジスタが、他の命令により現在続出中
であるため、使用不可能であることを指示するものであ
る。

一方、Ｒフィールドがリセットされている状態ならば、
チェック回路４５は、信号線ｆ１５１に物理レジスタ番
号をそのまま出力する。

エンコーダ４５は、チェック回路４３からの出力信号を
エンコードし、読出すべき物理レジスタの番号を信号線
α３５に出力する。

又、信号線Ω２０上の信号を取込み（図示せず）、“Ｏ
ｎのときはＲフィールドの状態にかかわらず。

信号線Ｑ４０を“０”とし、信号線４１３５への出力を
止める。

デコード回路４６は、信号線α５１を介して与えられる
物理レジスタ番号をデコードして信号線Ｑ５４に出力す
る。

比較器５０，６０．ＡＮＤ回路５１，６１．エンコーダ
５２，６２、チェック回路５２．６２およびデコーダ５
４．６４は、前述の比較回路４２、ＡＮＤ回路４３．チ
ェック回路４４およびデコーダ４５に夫々対応するもの
である。比較回路４２等の回路は、ＧＮエフイールドの
論理レジスタ番号についての物理レジスタの使用状態チ
ェックおよび物理レジスタ番号の検出を行なうものであ
るのに対し、比較回路５０等および比較回路６０等は、
夫々ＧＮ、　フィールド、ＧＮ、フィールドの論理レジ
スタ番号についての物理レジスタの使用状態チェックお
よび物理レジスタ番号の検出を行なうものである点で異
なる。ＧＮ、、ＧＮ３フィールドで指定される論理レジ
スタ番号に対応する物理レジスタが使用可能か否かを信
号線Ω４１゜Ｑ４２に夫々出力し、使用可能である場合
には信号線Ｑ３６，０３７に夫々物理レジスタ番号を出
力する。

ＯＲ回路６５は、信号線Ｑ３９．Ｑ４０．Ω４１および
Ｑ４２の信号を論理和する。

選択回路２７は、信号線Ｑ２１上の信号が１１１Ｈのと
き信号線１２３０を信号線Ｑ５７に接続し、“０”のと
きは信号線ｎ３５を信号線Ｑ５７に接続する。

ＯＲ回路６７は、信号線Ｑ５４．ｆｉ５５および１１５
６に含まれる各状態レジスタに対応する信号線上の信号
について、対応する信号線間で論理和を求める。各状態
レジスタについて求められた論理和結果は、信号線Ｑ４
３を介して、対応する状態レジスタのＲフィールドへの
セット信号として夫々出力される。

次に、論理・物理レジスタ変換ユニットＵ５の動作を第
２図、第３図を用いて説明する。

第３図は、第３頁に示した命令を実行した場合における
状態レジスタの内容の変化を示した図である。尚、状態
レジスタには論理レジスタとの区別をつける便宜上、夫
々ａ、ｂ、・・・、ｆなる名前を付すことにする。

■第１命令（Ｖｅｃｔｏｒ　Ｌｏａｄ　　Ｖ　Ｒ”　Ｏ
”４−　Ａ　）本命令はまず命令レジスタ２０にセット
される。

Ｒ１フィールドにはベクトルレジスタ名ＶＲ”Ｏ”が格
納される。

デコーダ２１は、本命令を解析する。その結果。

ＯＮ、フィルドにはＶＲ“０”が格納され、対応するｖ
、Ｗフィールドには“１”がセットされる。

他のＯＮフィールドに対応するＶフィールドには“０”
がセットされる。

一方、チェック回路２４は、すべての状態レジスタのＷ
、Ｒフィールドをチェックする。現段階′　では、すべ
ての物理レジスタは未使用であるので（Ｗ、Ｒフィール
ドとも“０”）、いずれも使用可能である。

エンコーダ２５は、優先順位の最も高い状態レジスタを
選択する。その結果、物理レジスタＶＲｕａ”に対応し
た状態レジスタが選ばれたとする。

線Ｑ３０，１５７には、物理レジスタＶＲ”ａ”の名前
が出力される。

デコーダ２６は、選ばれた物理レジスタＶＲ１１８Ｎに
対応した状態レジスタのみを線Ω３１を介し、書き込み
許可すると共に、そのｗ、■フィールドを“１”とする
。

セレクタ３３は、線ｆｆ１２１が“１”であるので。

ＧＮエフイールドの内容を線慮２７へ出力する。

物理レジスタＶＲ”Ｏ”に対応した状態レジスタのみが
書き込み可となっているので、それのみにＧＮ１フィー
ルドの内容が、Ｌ−Ｎｏフィールドに書き込まれる。

以上のようにして論理レジスタＶＲ”Ｏ”に対して物理
レジスタＶＲ”ａ”が割り当てられる。

■第２命令（Ｖａｃｔｏｒ　Ｌｏａｄ　　Ｖ　Ｒ“１”
←Ｂ）本命令も、第１命令と同様、命令レジスタ２゜に
セットされ、デコーダ２１により解析され、解析結果は
デコードレジスタ２２にセットされる。

一方、チェック回路２４は、物理レジスタＶＲｕａ”の
みが使用中であって、他の物理レジスタは使用可能であ
ることを出力する。

エンコーダ２５は、使用可能な物理レジスタのち優先度
の高いレジスタＶＲ”ｂ“を選び、線Ｑ３０．Ｑ５７へ
その名前を出力する。そして、該物理レジスタに対応す
る状態レジスタに、　ＧＮ。

フィールドの内容（ＶＲ”１”）が書込まれる。

■第３命令（Ｖａｃｔｏｒ　Ａｄｄ　　Ｖ　Ｒ“２”←
ＶＲ”Ｏ”＋ＶＲ”１”）本命令も命令レジスタ２０にまずセットされる。

このとき、Ｒ１フィールドにはＶＲ“２”、Ｒｓフィー
ルドにはＶＲ“０”、Ｒ，フィールドにはＶＲ“１”が
夫々セットされる。

デコーダ２１により解析されると、ＧＮ、フィールドに
はＶＲ“２”がセットされ、対応するＶ。

Ｗフィールドには夫々“１”がセットされる。

ＯＮ、　フィールドにはＶＲ“０”がセットされ、対応
するＶフィールドには“１”がセットされる。

又、ＧＮ、　フィールドにはＶＲ“ｌ”がセットされ、
対応するＶフィールドには“１”がセットされる。

一方、チェック回路２４．エンコーダ２５により、使用
可能（Ｗ、Ｒフィールド“０”）な物理レジスタで、優
先順位の最も高いレジスタＶＲ″ｃ”が選ばれる。線８
５７にはＶ　Ｒ１１ｃ＃ｌの名が出力される。又、Ｖ　
Ｒ”　ｃ”に対応する状態レジスタのＬ−Ｎｏフィール
ドには、ＶＲ”２”が格納される。

比較器５０は、ＧＮ、フィールドの内容と各状態レジス
タのＬ−Ｎｏフィールドの内容とを比較する。

アンド回路５１は、上記比較の結果一致した状態レジス
タのＶフィールドに“１”が格納されているか否かを判
断する。第３図においては、物理レジスタＶＲ“Ｏ”に
対応する状態レジスタのＶフィールドは“１”であるの
で、本状態レジスタが選ばれる。

チェック回路５２は、選ばれたレジスタのＷフィールド
を調べ、読出しに使用中であるが否かをチェックする。

書込み中であるが否かはチェックしない。

エンコーダ５３は、チェックの結果読出しに使用中でな
い場合に、その物理レジスタの名前ＶＲ“０“を線Ｑ３
６に出力する。

同様にして、ＧＮ３　フィールドの内容ＶＲ”１”も、
比較［１６０，アンド回路６１．チェック回路６２、エ
ンコーダ６３により、物理レジスタ名ＶＲ“１”に変換
されて、線Ｑ３７に出力される。

デコーダ５４．６４は、夫々物理レジスＶＲ“０”、Ｖ
Ｒ“１”が読出しに使用されることを夫々線Ω５５．巴
５６に出力する。

ＯＲ回路６７は、線Ｑ５５．Ｑ５６（１）信号を統合し
て対応する状態レジスタのＲフィールドの内容を“１”
にセットする。

■第４命令（Ｖｅｃｔｏｒ　５ｔｏｒｅ　　Ｖ　Ｒ“２
”→Ｃ）本命令も第１命令と同様、命令レジスタ２０に
セットされ、デコーダ２１により解析され、デコードレ
ジスタ２２にセットされる。ただし、本命令ではＯＮ□
　フィールドに対応するＷフィールドには“０”がセッ
トされる。

セレクタ２３は、線Ｑ２１の内容が“０”であるので、
ＯＮ、フィールドの内容を線円２８に出力する。

比較器４２．ＡＮＤ回路４３．チェック回路４４および
エンコーダ４５は、先に述べた比較器５０、ＡＮＤ回路
５１．チェック回路５２およびエンコーダ５３と同様に
機能することによって。

ＧＮ１フィールドの内容ＶＲ”２”をＶＲ”ｃ”に変換
する。

変換結果は線Ｑ５７に出力される。又、デコーダ４６．
ＯＲ回路６７によってＶＲ”ｃ”に対応する状態レジス
タのＲフィールドは“１”にセットされる。

■第５命令（Ｖｅｃｔｏｒ　Ｌｏａｄ　　Ｖ　Ｒ“３”
←Ｄ）本命令も第１命令と同様にして、物理レジスタが
割当てられる。その結果、物理レジスタＶＲ“ｄ”に対
応する状態レジスタのＬ−ＮｏフィールドにＶＲ“３”
が格納される。

■第６命令（Ｖｅｃｔｏｒ　Ｌｏａｄ　　ＶＲ’Ｏ”←
Ｅ）本命令も第１命令と同様にして、物理レジスタが割
当てられる。その結果、物理レジスタＶＲ何ｅ”に対応
する状態レジスタのＬ−ＮｏフィールドにＶＲ“０”が
格納される。

この結果、論理レジスタＶＲ”Ｏ“に対応する物理レジ
スタはＶＲ“ａ”とＶＲ”ｅ“の２つとなる。

一方、比較器４１は、線Ωを介してＯＮ、フィールドの
内容を入力し、各状態レジスタのＬ−Ｎｏフィールドの
内容と比較する。このときは。

まだ物理レジスタＶＲ”ｅ”に対応する状態レジスタの
Ｌ−Ｎｏフィールドには、ＶＲ“０”は書込まれていな
いものとする。

比較の結果、物理レジスタＶＲ”ａ”に対応する状態レ
ジスタのみがＶＲ“Ｏ”に対応していることがわかる。

比較器４１は、一致を検出したその状態レジスタのＶフ
ィールドに“０”をセットする。

ここで、２つの物理レジスタＶＲ“ａ”とＶＲ＃ｅ”と
は、互いに独立であるので、別々の命令実行に使用可能
である。

したがって、論理レジスタＶＲ“０”に対応する物理レ
ジスタＶＲ”ａ”が、第１命令の寒行にまで使用中であ
っても、同じ論理レジスタＶＲ１ｇ　０　Ｉｔを用いた
第６命令の実行が、物理レジスタＶ　Ｒ”　ｅ”を用い
ることによって可能となるのである。

■第７命令（ＶＲ“１　ｕ　、　ｙ　Ｒｇｔ　３”＋Ｖ
Ｒ“０”）−本命令も基本的には、第３命令の実行と同
じである。しかし、論理レジスタＶＲ”１”に対応する
物理レジスタが既にＶＲ“ｂ”に割り当てられている点
、および読出しに用いる論理レジスタＶＲ“Ｏ”に対応
する物理レジスタがＶ　Ｒａ”とＶＲ″ｅ”の２つある
点で、命令実行がやや異なる。

論理レジスタＶＲ“１”に対応する物理レジスタが既に
割当てられている点に関しては、先に述べた第６命令の
実行と同じようにして、まず物理レジスタＶＲ“ｂ”に
対応する状態レジスタのＶフィールドを“０”とし、物
理レジスタＶＲ“ｆ”に対応する状態レジスタのＬ−Ｎ
ｏフィールドにＶＲ“１”を書き込む。

一方、比較器６０は、ＧＮ、フィールドの内容に一致す
るＬ−Ｎｏフィールドの内容を有する状態レジスタを２
つ検出する。

アンド回路６１は、比較器６０により検出した２つの状
態レジスタのうち、対応するＶフィールドが′０″でな
いものを選択する。物理レジスタＶ　Ｒ”　ａ”に対応
する状態レジスタは、■フィールドが“０”であるので
、選択されない、一方、物理レジスタＶＲ”ｅ″に対応
する状態レジスタは、■フィールドが“１”であるので
、選択されることになる。

チェック回路６２は、選択された状態レジスタのＲフィ
ールドが“１”でなければ、読出しに使用可能であると
して、エンコーダ６３に通知する。

エンコーダ６３は、通知された状態レジスタに対応する
物理レジスタの名前ＶＲ“ｅ”を線慮３７に出力する。

以上のように１本命令では、論理レジスタＶＲ“１”と
してＶＲ“ｆ”が割当てられ、論理レジスタＶＲ“０”
としてＶＲ”ｅ”が選ばれたことになる。

したがって、第１命令、第２命令によって既に同じ論理
レジスタ名が割当てられている物理レジスタＶＲ”ａ”
、ＶＲ“ｂ″に対して独立である物理レジスタＶ　Ｒ”
　ｅ”、ＶＲ“ｆ”が第７命令の実行に用いられる。

これによって、第７命令は第１命令等の実行に並行して
実行可能になる。

■第８命令（Ｖｅｃｔｏｒ　５ｔｏｒｅ　　Ｖ　Ｒ“１
”→Ｆ）本命令も第４命令の実行とほぼ同じである。た
だ、論理レジスタＶＲ“１”が物理レジスタＶＲ“ｂ”
およびＶＲ“ｆ”の２つに割当てであるために、どちら
の物理レジスタを選ぶかの制御が異なる。

この制御は、比較器４２．アンド回路４３．チェック回
路４４およびエンコーダ４５によりなされる。つまり、
２つの物理レジスタに対応する状態レジスタ内のＶフィ
ールドが１”のもののみを選んで線１５７に出力する。

これによって、物理レジスタＶＲ“ｆ”の名前が出力さ
れることになる。

以上各命令についての動作を説明した。

以上のように、論理・物理レジスタ変換ユニットＵ５に
よって、命令内の論理レジスタが、物理レジスタに変換
されて、命令制御ユニットＵ３に与えられることになる
。

（６）本実施例による命令実行の説明第４図に本実施例による命令実行のタイムチャートを示
す、一つのベクトルは、１〜Ｎのエレメントから成って
いる。一つのエレメントは−マシンサイクルで実行され
る。

第１命令では、ベクトルＡを主記憶から読み出し、論理
レジスタＶＲ“Ｏｎに格納する。論理・物理レジスタ変
換ユニットＵ５は、論理レジスタＶＲ”Ｏ”に対して物
理レジスタＶ　ＲＫｌ　ａｌｔを割当てる。命令制御ユ
ニットは、使用可能なロードリクエスタ２１０〜２４０
のいずれか一つを選択し、書き込みスイッチマトリック
ス３１０により。

該選択したロードリクエスタと物理レジスタＶＲｕ　ａ
”とを接続する。ロードリクエスタに起動をかけると、
−マシンサイクル毎に、主記憶から物理レジスタＶ　Ｒ
ＩＩ　ａＩＩにベクトルＡの一エレメントずつ格納され
る。

次のマシンサイクルで第２命令の実行が開始される。第
１命令と同様、論理レジスタＶＲ“１”に対して物理レ
ジスタＶＲ”ｂ”が選ばれ、又適当なロードリクエスタ
を介してベクトルＢの格納が行なわれる。

第３命令では、論理レジスタＶＲ”Ｏ”、ＶＲ“１”お
よびＶＲ“２”に対して、論理レジスタＶＲ“ａ”、Ｖ
Ｒ”ｂ”およびＶＲ″ｃ″が選ばれる。又、使用可能な
演算器７１０，７２０のいずれかが選ばれる。読出しス
イッチマトリックス６１０および書き込みスイッチマト
リックス３１０により、物理レジスタＶ　Ｒ”　ａ“、
ＶＲ”ｂ”およびＶ　Ｒ”　ｃ”と選ばれた演算器が接
続される。

その後演算器に起動がかけられると、−マシンサイクル
に一エレメントずつ加算がなされる。

第４命令では、論理レジスタＶＲ”２”に対応する物理
レジスタＶＲ”ｃ”が選ばれ、又、使用可能なストアリ
クエスタ８１０，８２０のいずれか一つが選ばれる。そ
の後書き込みスイッチマトリックスを介して−マシンサ
イクル毎に物理レジスタＶＲ“Ｃ”から主記憶ヘーエレ
メントずつ書込まれる。

第５命令では、第１命令と同様、論理レジスタＶＲ“３
”に対して物理レジスタＶＲ”ｄ”が選ばれ、又適当な
ロードリクエスタを介してベクトルＤの格納が行なわれ
る。

第６命令も、同様に論理レジスタＶＲ“０”に対して物
理レジスタＶＲ”ａ”が選ばれ、ペクト４しＥの格納が
行なわれる。

第６命令は、既に第１命令が指定したのと同じ論理レジ
スタを指定しているが、先に述べた論理・物理レジスタ
変換ユニットＵ５により相異なる物理レジスタが割り当
てられるため、ただちに実行が開始されることになる。

第７命令、第８命令にうぃても第３命令、第４命令と同
様にただちに実行が開始される。

本実施例においては、物理レジスタの本数が多い方が使
用可能の状態になっている物理レジスタは多くなる０例
えば、同一の論理レジスタが何回も出てくるような場合
にも、物理レジスタを多く用意することによりベクトル
命令の実行待機の状態をなくすことができる。

一般には、ベクトル命令で指定可能な論理レジスタ数よ
りも多く物理レジスタを用意すればよい。

〔発明の効果〕

本発明によれば、同じ論理レジスタを複数のベクトル命
令で指定したとしても、相異なる物理レジスタを割当て
るため、ベクトル命令の実行が待たされることはない。

また、ベクトルレジスタ本数などのベクトルプロセッサ
の実装上の相違を、コンパイラ等のソフトウェアから見
えなくすることができるため、扱い易く最適なベクトル
レジスタ割付けを実現できる６例えば１本発明によれば
、物理レジスタを３２本持つベクトルプロセッサも、１
６本しか持たないベクトルプロセッサも同一の命令によ
り制御可能であって、２種以上のコンパイラを作る必要
がなくなる。

【図面の簡単な説明】

第１図は本発明の実施例の全体構成図、第２図は本実施
例で用いる論理・物理レジスタ変換ユニットの構成図、
第３図は命令実行と状態レジスタの関係を示す図、第４
Ｖ！ｉは本実施例のより命令列を処理する場合のタイム
チャートである。Ｕｌ・・・、主記憶制御ユニット、Ｕ２・・・命令読出
しユニット、Ｕ３・・・命令制御ユニット、Ｕ４・・・
命令処理ユニット、Ｕ５・・・論理・物理レジスタ変換
ユニット。

Claims

【特許請求の範囲】１、複数の第１のベクトルレジスタと、第１のベクトルレジスタと主記憶との間で、複数のベク
トルエレメントの連続的授受を制御する複数のリクエス
タと、第１のベクトルレジスタに格納された複数のベクトルエ
レメントを、各エレメント毎に連続的に演算し、各エレ
メントについての演算結果を他の第１のベクトルレジス
タに格納する複数の演算手段と、主記憶に記憶されたベクトル命令を読出す手段と、前記読出したベクトル命令が、該ベクトル命令内で指定
する第２のベクトルレジスタにベクトルエレメントを書
き込む命令であるときは、前記第１のベクトルレジスタ
の中から使用可能なものを選択して前記第２のベクトル
レジスタとして割り当てその名称を出力すると共に、以
前同じ第２のベクトルレジスタとして割り当てた第１の
ベクトルレジスタの名称を、以降のベクトル命令で第２
のベクトルレジスタの読出しを指定したときに出力しな
いよう制御し、前記読出したベクトル命令が、該ベクト
ル命令内で指定する第２のベクトルレジスタの読出しを
行なう命令であるときは、前記第２のベクトルレジスタ
として新たに割り当てられた第１のベクトルレジスタの
名称を出力する手段と、前記複数のリクエスタ又は前記複数の演算手段の中から
使用可能なものを選び、前記選んだリクエスタ又は演算
手段を制御し、前記出力手段により割り当てられた第１
のベクトルレジスタに対して、前記ベクトル命令で指示
される処理を行なう手段を有するベクトルプロセッサ。２、前記第１のベクトルレジスタは、前記第２のベクト
ルレジスタの数よりも多く設けられる第１項記載のベク
トルプロセッサ。