JP2013179378A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013179378A5 JP2013179378A5 JP2010225403A JP2010225403A JP2013179378A5 JP 2013179378 A5 JP2013179378 A5 JP 2013179378A5 JP 2010225403 A JP2010225403 A JP 2010225403A JP 2010225403 A JP2010225403 A JP 2010225403A JP 2013179378 A5 JP2013179378 A5 JP 2013179378A5
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- correction processing
- data
- unit
- barrel shifter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Claims (10)
- 複数のデータ格納部と、
前記複数のデータ格納部からデータを受け、データ列のデータ順を変換するデータ列変換手段と、
前記データ列変換手段からデータを受け、外部パラメータ格納手段に格納されたパラメータデータに基いて、所定の誤り訂正処理を実行する複数の誤り訂正処理手段と、を含み、
前記データ列変換手段は、制御情報を基に、シフト処理に基くローテーション動作を含むバレルシフタ動作によるデータ列変換を行ない、
前記バレルシフタ動作は、出力すべき前記複数の誤り訂正処理手段のグループをまとめて指示するか、又は、前記複数の誤り訂正処理手段を個別に指示することを特徴とするマルチコア型誤り訂正処理システム。 - 前記データ列変換手段には、前記制御情報として、前記誤り訂正処理手段からのデータ列変換制御情報と、前記外部パラメータ格納手段に格納されたデータ列変換構成情報が与えられ、
前記データ列変換手段は、前記出力すべき複数の誤り訂正処理手段のグループをまとめて指示するか、又は、前記複数の誤り訂正処理手段を個別に指示する前記バレルシフタ動作を実行するバレルシフタを含むことを特徴とする請求項1に記載のマルチコア型誤り訂正処理システム。 - 前記データ列変換手段には、前記制御情報として、前記誤り訂正処理手段からデータ列変換制御情報が与えられ、
前記データ列変換手段は、前記出力すべき複数の誤り訂正処理手段のグループをまとめて指示するか、又は、前記複数の誤り訂正処理手段を個別に指示する前記バレルシフタ動作を実行するバレルシフタを含むことを特徴とする請求項1に記載のマルチコア型誤り訂正処理システム。 - 前記データ列変換手段は、前記制御情報を受け、
前記データ列変換手段は、前記出力すべき複数の誤り訂正処理手段のグループをまとめて指示するか、又は、前記複数の誤り訂正処理手段を個別に指示する前記バレルシフタ動作を実行するバレルシフタと、
前記複数のデータ格納部と前記バレルシフタとの間に設けられ、前記制御情報に応答して、前記データ列を各データ格納部から前記バレルシフタに出力するクロスバーと、を含むことを特徴とする請求項1に記載のマルチコア型誤り訂正処理システム。 - 複数のメモリバンク部と、
前記複数のメモリバンク部からデータを受け、該データのデータ列をシフトさせることによりデータ順を変換し、出力データを生成するバレルシフタを含むインタコネクト部と、
外部からの制御パラメータを受ける外部インタフェースと、
前記外部インタフェースから受けた制御パラメータ情報を格納する外部パラメータ保持部と、
前記インタコネクト部から前記出力データを受け取り、前記外部パラメータ保持部に格納された前記制御パラメータ情報を基に所定の誤り訂正処理を行う複数の誤り訂正処理部と、を含み、
前記複数の誤り訂正処理部はそれぞれ、誤り訂正演算部と、前記外部パラメータ保持部に格納された前記制御パラメータ情報を基に前記所定の誤り訂正処理を行うように前記誤り訂正演算部を制御する誤り訂正処理制御部と、を含み、
前記インタコネクト部は、前記制御パラメータ情報に応答して、シフト処理に基くローテーション動作を含むバレルシフタ動作によるデータ列変換を実行し、
前記バレルシフタ動作は、出力すべき前記複数の誤り訂正処理部のグループをまとめて指示するか、又は、前記複数の誤り訂正処理部を個別に指示することを特徴とするマルチコア型誤り訂正処理装置。 - 前記インタコネクト部には、前記制御パラメータ情報として、前記誤り訂正処理部に含まれている前記誤り訂正処理制御部からのインタコネクト制御情報と、前記外部パラメータ保持部に格納されているインタコネクト構成情報が与えられ、
前記インタコネクト部は、前記インタコネクト制御情報と前記インタコネクト構成情報の双方を用いて前記データ列変換を、前記バレルシフタ動作により行ない、
前記バレルシフタ動作は、前記シフト処理に基くローテーション動作を含み、出力すべき前記複数の誤り訂正処理部のグループをまとめて指示するか、又は、前記複数の誤り訂正処理部を個別に指示することを特徴とする請求項5に記載のマルチコア型誤り訂正処理装置。 - 前記インタコネクト部には、前記制御パラメータ情報として、前記誤り訂正処理部に含まれている前記誤り訂正処理制御部からのインタコネクト制御情報が与えられ、
前記インタコネクト部は、出力すべき前記複数の誤り訂正処理部のグループをまとめて指示するか、又は、前記複数の誤り訂正処理部を個別に指示する前記バレルシフタ動作によって、前記データ列変換を実行することを特徴とする請求項5に記載のマルチコア型誤り訂正処理装置。 - 前記インタコネクト部には、前記制御パラメータ情報として、前記外部パラメータ保持部に格納されているインタコネクト構成情報が与えられ、
前記インタコネクト部は、出力すべき前記複数の誤り訂正処理部のグループをまとめて指示するか、又は、前記複数の誤り訂正処理部を個別に指示する前記バレルシフタ動作によって、前記データ列変換を実行することを特徴とする請求項5に記載のマルチコア型誤り訂正処理装置。 - データ列と、当該データ列に関する制御情報を受信し、
前記制御情報に応答して、複数の出力装置のグループをまとめて指示するか、又は、前記複数の出力装置を個別に指示して、前記データ列のバレルシフタ動作を行ない、
前記複数の出力装置のグループ或いは個別の前記出力装置によって、前記バレルシフタ動作を受けた前記データ列を選択的に処理することを特徴とする処理方法。 - マルチコア型誤り訂正処理システムに使用される請求項9に記載された処理方法であって、前記マルチコア型誤り訂正処理システムは、
複数のデータ格納部と、
前記複数のデータ格納部からデータを受け、データ列のデータ順を変換するデータ列変換部と、
前記制御情報を受ける外部入力レジスタと、
前記出力装置としての複数の誤り訂正処理部と、を含み、
前記複数の誤り訂正処理部は、前記データ列変換部からのデータを受信し、前記制御情報に基いて所定の誤り訂正処理を実行するものであり、
前記バレルシフタ動作の実行は、
前記制御情報を受信し、
前記制御情報に応答して、シフト処理に基くローテーション動作を含むバレルシフタ動作であって、前記複数の出力装置としての前記複数の誤り訂正処理部のグループをまとめて指示するか、又は、前記複数の出力装置としての前記複数の誤り訂正処理部を個別に指示するバレルシフタ動作を行なうことを含むことを特徴とする処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010225403A JP5692780B2 (ja) | 2010-10-05 | 2010-10-05 | マルチコア型誤り訂正処理システムおよび誤り訂正処理装置 |
US13/877,650 US9250996B2 (en) | 2010-10-05 | 2011-10-04 | Multicore type error correction processing system and error correction processing apparatus |
PCT/JP2011/073281 WO2012046864A2 (en) | 2010-10-05 | 2011-10-04 | Multicore type error correction processing system and error correction processing apparatus |
EP11773571.2A EP2625787A2 (en) | 2010-10-05 | 2011-10-04 | Multicore type error correction processing system and error correction processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010225403A JP5692780B2 (ja) | 2010-10-05 | 2010-10-05 | マルチコア型誤り訂正処理システムおよび誤り訂正処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013179378A JP2013179378A (ja) | 2013-09-09 |
JP2013179378A5 true JP2013179378A5 (ja) | 2013-11-28 |
JP5692780B2 JP5692780B2 (ja) | 2015-04-01 |
Family
ID=44860484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010225403A Expired - Fee Related JP5692780B2 (ja) | 2010-10-05 | 2010-10-05 | マルチコア型誤り訂正処理システムおよび誤り訂正処理装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9250996B2 (ja) |
EP (1) | EP2625787A2 (ja) |
JP (1) | JP5692780B2 (ja) |
WO (1) | WO2012046864A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9459956B2 (en) * | 2013-07-19 | 2016-10-04 | Seagate Technology Llc | Data decoder with trapping set flip bit mapper |
JP5768100B2 (ja) * | 2013-09-10 | 2015-08-26 | 株式会社東芝 | メモリ装置、サーバ装置、及びメモリ制御方法 |
US9317361B2 (en) | 2013-11-27 | 2016-04-19 | Seagate Technology Llc | Bit-line defect detection using unsatisfied parity code checks |
US11170294B2 (en) | 2016-01-07 | 2021-11-09 | Intel Corporation | Hardware accelerated machine learning |
US10817802B2 (en) | 2016-05-07 | 2020-10-27 | Intel Corporation | Apparatus for hardware accelerated machine learning |
US11120329B2 (en) | 2016-05-07 | 2021-09-14 | Intel Corporation | Multicast network and memory transfer optimizations for neural network hardware acceleration |
US11157037B1 (en) * | 2020-11-13 | 2021-10-26 | Marvell Asia Pte, Ltd. | Method and device for clock generation and synchronization for time interleaved networks |
US11750166B2 (en) | 2021-01-13 | 2023-09-05 | Marvell Asia Pte. Ltd. | Method and device for high bandwidth receiver for high baud-rate communications |
US11309904B1 (en) | 2021-02-24 | 2022-04-19 | Marvell Asia Pte Ltd. | Method and device for synchronization of large-scale systems with multiple time interleaving sub-systems |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5369652A (en) * | 1993-06-14 | 1994-11-29 | International Business Machines Corporation | Error detection and correction having one data format recordable on record media using a diverse number of concurrently recorded tracks |
US6304927B1 (en) * | 1998-11-13 | 2001-10-16 | Ricoh Company, Ltd. | Digital copier with scalable architecture |
US6330374B1 (en) * | 1998-11-13 | 2001-12-11 | Ricoh Company, Ltd. | Image manipulation for a digital copier which operates on a block basis |
JP2000196467A (ja) * | 1998-12-28 | 2000-07-14 | Nec Corp | 誤り訂正符号化器および誤り訂正復号器 |
KR100357126B1 (ko) * | 1999-07-30 | 2002-10-18 | 엘지전자 주식회사 | 메모리 주소 발생 장치 및 그를 이용한 무선 단말기 |
US6865710B2 (en) * | 2000-09-18 | 2005-03-08 | Lucent Technologies Inc. | Butterfly processor for telecommunications |
US7020214B2 (en) | 2000-09-18 | 2006-03-28 | Lucent Technologies Inc. | Method and apparatus for path metric processing in telecommunications systems |
US7127664B2 (en) | 2000-09-18 | 2006-10-24 | Lucent Technologies Inc. | Reconfigurable architecture for decoding telecommunications signals |
CA2447204C (en) * | 2002-11-29 | 2010-03-23 | Memory Management Services Ltd. | Error correction scheme for memory |
US9495241B2 (en) * | 2006-12-06 | 2016-11-15 | Longitude Enterprise Flash S.A.R.L. | Systems and methods for adaptive data storage |
WO2008069231A1 (ja) * | 2006-12-07 | 2008-06-12 | Nec Corporation | 復号装置、復号方法 |
US8489962B2 (en) * | 2007-07-04 | 2013-07-16 | St-Ericsson Sa | Shuffled LDPC decoding |
JP4874312B2 (ja) * | 2007-09-20 | 2012-02-15 | 三菱電機株式会社 | ターボ符号復号装置、ターボ符号復号方法及び通信システム |
KR101504101B1 (ko) * | 2007-10-02 | 2015-03-19 | 삼성전자주식회사 | 적어도 두 개의 디코딩 매소드를 디코딩하기 위한 asip 아키텍처 |
WO2009140700A1 (en) * | 2008-05-16 | 2009-11-19 | Fusion Multisystems, Inc. | Apparatus, system, and method for detecting and replacing failed data storage |
US8035537B2 (en) * | 2008-06-13 | 2011-10-11 | Lsi Corporation | Methods and apparatus for programmable decoding of a plurality of code types |
US8090896B2 (en) * | 2008-07-03 | 2012-01-03 | Nokia Corporation | Address generation for multiple access of memory |
US8281214B2 (en) * | 2008-10-17 | 2012-10-02 | Lsi Corporation | Programmable quasi-cyclic low-density parity check (QC LDPC) encoder for read channel |
US8121285B2 (en) * | 2008-10-28 | 2012-02-21 | International Business Machines Corporation | Data processing for coding |
JP5293322B2 (ja) | 2009-03-24 | 2013-09-18 | 凸版印刷株式会社 | 有機elパネル及びその製造方法 |
US8281227B2 (en) * | 2009-05-18 | 2012-10-02 | Fusion-10, Inc. | Apparatus, system, and method to increase data integrity in a redundant storage system |
US8307258B2 (en) * | 2009-05-18 | 2012-11-06 | Fusion-10, Inc | Apparatus, system, and method for reconfiguring an array to operate with less storage elements |
US9544090B2 (en) * | 2010-03-31 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Hard input low density parity check decoder |
US20130027416A1 (en) * | 2011-07-25 | 2013-01-31 | Karthikeyan Vaithianathan | Gather method and apparatus for media processing accelerators |
US8707123B2 (en) * | 2011-12-30 | 2014-04-22 | Lsi Corporation | Variable barrel shifter |
-
2010
- 2010-10-05 JP JP2010225403A patent/JP5692780B2/ja not_active Expired - Fee Related
-
2011
- 2011-10-04 EP EP11773571.2A patent/EP2625787A2/en not_active Withdrawn
- 2011-10-04 WO PCT/JP2011/073281 patent/WO2012046864A2/en active Application Filing
- 2011-10-04 US US13/877,650 patent/US9250996B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013179378A5 (ja) | ||
JP2012113809A5 (ja) | フラッシュメモリ装置のメモリセルを読み出す方法 | |
JP2016502689A5 (ja) | ||
JP2006107451A5 (ja) | ||
GB2456775B (en) | Apparatus and method for performing permutation operations on data | |
JP2015505086A5 (ja) | ||
JP2009510568A5 (ja) | ||
US9250996B2 (en) | Multicore type error correction processing system and error correction processing apparatus | |
JP2012181916A5 (ja) | ||
JP2015136016A5 (ja) | ||
RU2013142993A (ru) | Устройство обработки шифрования, способ обработки шифрования и программа | |
JP6745389B2 (ja) | 低減された配線複雑度を有するシフトレジスタ | |
JP2017515228A5 (ja) | ||
JP2016500877A5 (ja) | ||
WO2012024087A3 (en) | Methods and apparatuses for re-ordering data | |
US9002919B2 (en) | Data rearranging circuit, variable delay circuit, fast fourier transform circuit, and data rearranging method | |
JP2013527541A5 (ja) | ||
JP5146449B2 (ja) | アレイプロセッサ型データ処理装置 | |
CN102253925A (zh) | 一种矩阵转置的方法 | |
JP5630798B1 (ja) | プロセッサーおよび方法 | |
JP2011028543A5 (ja) | 情報処理システム | |
JP2012198487A5 (ja) | ||
TWI456542B (zh) | 密碼處理裝置、密碼處理方法及程式 | |
JP2011076595A5 (ja) | ||
WO2018207883A1 (ja) | データ処理装置 |