KR100357126B1 - 메모리 주소 발생 장치 및 그를 이용한 무선 단말기 - Google Patents

메모리 주소 발생 장치 및 그를 이용한 무선 단말기 Download PDF

Info

Publication number
KR100357126B1
KR100357126B1 KR1019990031445A KR19990031445A KR100357126B1 KR 100357126 B1 KR100357126 B1 KR 100357126B1 KR 1019990031445 A KR1019990031445 A KR 1019990031445A KR 19990031445 A KR19990031445 A KR 19990031445A KR 100357126 B1 KR100357126 B1 KR 100357126B1
Authority
KR
South Korea
Prior art keywords
address
row
memory
column
output
Prior art date
Application number
KR1019990031445A
Other languages
English (en)
Other versions
KR20010011874A (ko
Inventor
이주흥
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1019990031445A priority Critical patent/KR100357126B1/ko
Priority to DE10036446A priority patent/DE10036446B4/de
Priority to US09/628,500 priority patent/US6788617B1/en
Priority to CN001211501A priority patent/CN1217266C/zh
Publication of KR20010011874A publication Critical patent/KR20010011874A/ko
Application granted granted Critical
Publication of KR100357126B1 publication Critical patent/KR100357126B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

본 발명은 전치 메모리에 관한 것으로, 특히 저장된 데이터에 대하여 행/열 방향으로 전치된 메모리 주소를 순차적으로 발생하는데 적당하도록 한 메모리 주소 발생 장치 및 그를 이용한 무선 단말기에 관한 것이다. 이와 같은 본 발명에 따른 메모리 주소 발생 장치는 임의의 데이터를 행 주소에 따라 입력하고 열 주소에 따라 출력하는 메모리에 있어서, 순차적인 비트열을 발생하는 카운터와, 상기 발생된 비트열의 각 비트값의 위치를 상기 전치 메모리에서 행 또는 열주소로 입력하는 한 주기의 입력이 종료되면 상기 열 또는 행 주소로 입력을 시작하고, 상기 출력은 일정시간 동안 열 또는 행 주소로 발생하다가 한 주기의 출력이 종료되면 행 또는 열 주소로 출력되도록 배럴 쉬프팅하는 쉬프터로 구성되므로서 무선 단말기에 구비되는 영상 부호화기 또는 이동 통신 시스템의 인터리버에 있어서 하드웨어의 구성이 보다 간단해지며, 또한 동작 속도가 빨라지고 메모리를 해석함에 우수한 성능을 가질 수 있는 효과가 있다.

Description

메모리 주소 발생 장치 및 그를 이용한 무선 단말기{Generation Apparatus for memory address and Wireless telephone using the same}
본 발명은 전치 메모리에 관한 것으로, 특히 저장된 데이터에 대하여 행/열 방향으로 전치된 메모리 주소를 순차적으로 발생하는데 적당하도록 한 메모리 주소 발생 장치 및 그를 이용한 무선 단말기에 관한 것이다.
일반적으로 전치 메모리는 영상 데이터를 처리하는 부호화기(Encoder), 복호화기(Decoder) 또는 이동 통신 시스템의 인터리버(Interleaver)등에서 사용되고 있다.
이때, 부호화기 및 복호화기는 영상 전송 기능을 갖는 무선 단말기에 구비되는 것으로서, 부호화기는 영상을 상대방으로 전송하기 위하여 해당 영상 데이터를 부호화하고, 복호화기는 부호화되어 입력되는 영상 데이터를 복호하여 원영상으로 복원하는 기능을 수행한다. 한편, 인터리버는 코드 분할 다중 접속(CDMA) 방식의 통신 시스템에서 전송되는 데이터의 버스트(Burst) 에러를 최소화하기 위해 구비된다.
이하, 무선 단말기의 부호화기 및 복호화기에 대하여 보다 상세히 설명한다.
도 1은 종래 부호화기의 일부를 나타낸 블록 구성도이다.
도 1을 참조하면, 종래 부호화기는 입력된 영상 데이터를 이산 여현 변환(Discrete Cosine Transform, DCT)하는 2D DCT부(100)와, 2D DCT부(100)에서 변환되어 출력되는 영상 데이터를 양자화 하는 양자화부(110)와, 양자화된 영상 데이터의 직류(DC) 성분과 교류(AC) 성분을 부호화하기 위해 지그재그 형태로 스캐닝하는 지그재그 스캐닝부(121)와, 가변 길이 부호화기(130)와, 채널 버퍼(140)와, 양자화부(110)에서 출력되는 DCT 데이터를 역양자화 하는 역양자화부(150)와, 역양자화부(150)로부터 출력되는 DCT 데이터를 역이산 여현 변환(IDCT)하는 2D IDCT(160)를 포함하여 구성된다.
여기서, 2D DCT부(100)는 제 1 DCT(101), 변환된 영상 데이터를 임시 저장하는 전치 메모리(102), 제 2 DCT(103)와, 전치 메모리(102)에 입/출력되는 데이터의 주소를 각각 발생하는 행/열방향 주소 발생기(104)(105)로 구성되며, 2D IDCT부(160)는 제 1 IDCT(163), 전치 메모리(162), 제 2 IDCT(161)와, 전치 메모리(162)에 입/출력되는 데이터의 주소를 각각 발생하는 행/열방향 주소 발생기(164)(165)로 구성된다. 또한, 지그재그 스캐닝 블록(120)은 지그 재그 스캐닝부(121)와, 열방향 주소 발생기(122) 및 지그재그 주소 발생기(123)로 구성된다.
한편, 복호화기는 부호화기의 역구조를 가지므로 설명을 생략한다.
이와 같이 구성되는 부호화기에 있어서 영상 데이터는 인접하는 데이터간에 높은 상관성을 가진다. 따라서, 이산 여현 변환(DCT)과 같은 2차원 데이터 연산은직교 변환(Orthogonal Transform)의 특성을 이용하여 두 번의 1차원 연산으로 처리한다.
보다 상세하게 설명하면, 제 1 DCT(101)에서 첫 번째 1차원 연산 과정을 거쳐 출력된 데이터는 행방향 주소 발생기(104)에서 행방향으로 발생된 쓰기 주소에 따라 전치 메모리(102)에 입력되고, 전치 메모리(102)에 행방향으로 입력된 데이터는 열방향 주소 발생기(105)에서 열방향으로 발생된 읽기 주소에 따라 정열되어 출력된 후 제 2 DCT(103)에서 두 번째의 1차원 연산 과정을 거친다.
또한, 상기 과정은 역이산 여현 변환(IDCT) 과정에서도 동일하게 적용되지만 2D IDCT부(160)의 전치 메모리(162)에서는 열방향으로 발생된 쓰기 주소에 따라 데이터를 저장하고 행방향으로 발생된 읽기 주소에 따라 행방향으로 데이터를 출 력한다.
한편, 지그재그 스캐닝부(121)에 입력되는 데이터는 열방향 주소 발생기(122)에서 제공하는 열방향 쓰기 주소에 따라 입력된다.
이와 같은 전치 메모리를 도 2a 및 도 2b에 나타내었다.
도 3은 도 1에 보인 행/열 방향 주소 발생기를 나타낸 도면이다.
도 3을 참조하면, 전치 메모리(102)(163)는 데이터의 입/출력시 전치 행렬 형태를 가져야 하므로 주소 발생기는 전치 메모리(102)(163)에 저장된 데이터를 출력하기 위한 읽기 주소를 불규칙적으로 발생해야 한다.
따라서, 열방향 주소 발생기는 제 1 카운터(300), 제 2 카운터(330) 및 누산기(Accumulator)(320)로 구성된다.
이러한 열방향 주소 발생기의 동작은 우선, 각 전치 메모리(102)(163)가 도 4에 나타낸 바와 같이 2n× 2n의 정방형이라고 가정하면, 초기값(310)(즉, '0'부터 시작한 값)과 2n의 스텝 사이즈(Step size)(340)가 2n번 동안 누산기(320)에서 반복하여 더해지면서 전치 메모리(102)의 첫 번째 열 주소를 발생하고, 이어 반복 횟수를 제공하는 제 2 카운터(330)에서 캐리 아웃(Carry Out)을 발생하면, 제 1 카운터(300)는 초기값(310)을 '1' 증가시키고 이를 다시 2n의 스텝 사이즈(340)가 2n번 동안 누산기(320)에서 반복하여 더해지면서 전치 메모리(102)의 두 번째 열 주소를 발생한다.
이때, 열방향 메모리 주소 발생기는 2N번까지 반복 수행하므로 2N× 2n의 크기를 갖는 전치 메모리의 모든 열에 대한 열방향 읽기 주소를 발생한다.
그러나, 이와 같은 종래 메모리 주소 발생기는 카운터, 누산기등을 사용하여 구성되므로 하드웨어가 복잡해져서 구현하기에 용이하지 않다.
또한, 행 또는 열 방향의 주소를 발생하기 위한 다양한 제어 신호가 존재하므로 영상 데이터의 부호화 또는 복호화 속도가 느려지는 문제점이 있다.
따라서, 본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 전치 메모리에 대한 열방향 주소를 보다 빠르고 효율적으로 발생할 수 있는 메모리 주소 발생 장치를 제공하기 위한 것이다.
또한, 본 발명의 다른 목적은 전치 메모리에 대한 열방향 주소와 행방향 주소를 병렬로 처리하여 번갈아 가며 함께 발생할 수 있는 메모리 주소 발생 장치를 제공하기 위한 것이다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 메모리 주소 발생 장치는 임의의 데이터를 행 또는 열 주소에 따라 입력하고 열 또는 행 주소에 따라 출력하는 전치 메모리에 있어서, 순차적인 비트열을 발생하는 카운터와, 상기 발생된 비트열의 각 비트값의 위치를 상기 전치 메모리에서 행 또는 열주소로 입력하는 한 주기의 입력이 종료되면 상기 열 또는 행 주소로 입력을 시작하고, 상기 출력은 일정시간 동안 열 또는 행 주소로 발생하다가 한 주기의 출력이 종료되면 행 또는 열 주소로 출력되도록 배럴 쉬프팅하는 쉬프터로 구성된다.
이상과 같은 다른 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 메모리 주소 발생 장치는 임의의 데이터를 행 또는 열 주소에 따라 입력하고 열 또는 행 주소에 따라 출력하는 메모리에 있어서, 상기 메모리의 행 주소를 지정하기 위한 제 1 비트열과 열 주소를 지정하기 위해 상기 발생된 제 1 비트열을 소정 비트 쉬프트한 제 2 비트열을 각각 발생하는 카운터와, 상기 행주소 또는 열주소를 전환하여 지정하도록 상기 발생된 제 1 비트열과 제 2 비트열을 입력받아 상기 전치 메모리에서 행 또는 열주소로 입력하는 한 주기의 입력이 종료되면 상기 열 또는 행 주소로 입력을 시작하고, 상기 출력은 일정시간 동안 열 또는 행 주소로 발생하다가 한 주기의 출력이 종료되면 행 또는 열 주소로 출력되도록 제어 신호에 따라 선택하는 먹스(MUX)로 구성된다.
도 1은 종래 영상 데이터를 부호화하는 부호화기의 일부를 나타낸 블록 구성도.
도 2a 및 도 2b는 도 1에 보인 전치 메모리에서 데이터의 입/출력을 설명하기 위한 도면.
도 3은 도 1에 보인 행/열 방향 주소 발생기를 나타낸 도면.
도 4는 종래 2n× 2n의 크기를 갖는 전치 메모리의 주소를 나타낸 도면.
도 5a는 본 발명에 따른 메모리 주소 발생 장치를 나타낸 블록구성도.
도 5b는 도 5a에 보인 메모리 주소 발생 장치를 구현한 실 예를 보인 도면.
도 6은 종래 도 5에 보인 메모리 주소 발생 장치에서 2n× 2n의 크기를 갖는 전치 메모리에 대한 병렬 처리를 설명하기 위한 도면.
도 7a 및 도 7b는 본 발명에 따른 메모리 주소 발생 장치가 n = 3인 정방형 전치 메모리에 적용될 경우의 동작을 설명하기 위한 도면.
도 8은 본 발명의 제 1 실시예에 따른 이동 단말기의 부호화기 일부를 나타낸 도면.
도 9는 본 발명의 제 2 실시예에 따른 이동 통신 시스템의 인터리버를 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명*
500 : 22n카운터 510 : 배럴 쉬프터(Barrel Shifter)
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.
본 발명에서는 전치 메모리에 대한 열방향 읽기 주소를 보다 빠르고 효율적으로 발생할 수 있는 메모리 주소 발생 장치를 제안한다.
즉, 본 발명에 따른 메모리 주소 발생 장치는 카운터로부터 제공되는 소정비트열을 단지 배럴 쉬프트함으로써 원하는 방향 즉, 열방향의 읽기 주소를 발생하며, 또한 행방향의 쓰기 주소와 열방향의 읽기 주소를 병렬로 처리하여 동시에 번갈아 가며 발생한다.
본 발명을 설명하기 앞서 우선, 지금부터 언급하는 모든 전치 메모리는 2n× 2n의 정방형 크기를 갖는다고 가정한다.
도 5a는 본 발명에 따른 메모리 주소 발생 장치를 나타낸 블록 구성도이다.
도 5를 참조하면, 본 발명에 따른 메모리 주소 발생 장치는 22n가지 수의 2n 비트열을 제공하는 카운터(500)와, 카운터(500)로부터 제공되는 2n 비트열을 소정 비트(n 비트) 쉬트프하여 출력하는 배럴 쉬프터(Barrel Shifter)(510)로 구성된다.
이와 같이 구성된 메모리 주소 발생 장치는 다음 식에 따라 메모리 읽기 주소를 메모리 쓰기 주소와는 다른 방향(즉, 열 방향)으로 순차적으로 발생한다.
먼저, 카운터(500)로부터 제공되며 행 방향으로 순차적으로 증가하는 전치 메모리 주소를 Addr_row 라고 하고, 열 방향으로 순차적으로 증가하는 전치 메모리 주소를 Addr_col 이라고 약칭한다.
그러면, Addr_row와 Addr_col는 서로 다음 식 1 및 식 2와 같은 상관 관계를 갖는다.
Addr_row = A2n-1 * 22n-1 + A2n-2 * 22n-2 + ..... + A1 * 21 + A0 * 20
Addr_col = An-1 * 22n-1 + ..... + A0 * 2n + A2n-1 * 2n-1 + ..... + An * 20
식 1 및 2 간의 상관 관계를 고려하면, Addr_col 값은 Addr_row의 값을 n 비트만큼 배럴 쉬프트(Barrel Shift)하여 생성할 수 있음을 알 수 있다.
도 5b는 도 5a에 보인 메모리 주소 발생 장치를 구현한 실 예를 보인 도면이다.
도 5b를 참조하면, 도 5a에 보인 배럴 쉬프터(510)의 기능은 실제 구현시 카운터(500)로부터 출력되는 비트를 재배열하여 쉽게 구현할 수 있다.
또한, 본 발명에 따른 메모리 주소 발생 장치는 6 비트 출력으로 63개까지 행방향 또는 열방향 주소를 순차적으로 발생하는 카운터(520)와, 카운터(520)에서 발생되는 행방향 및 열방향 주소를 입력받아 하나를 선택하기 위한 먹스(MUX)(530)로 구현할 수 있다.
이때, 먹스(530)에는 각 주소를 선택할 수 있도록 제어신호(Sel)가 제공된다.
따라서, 제어신호가 행방향 쓰기 주소를 선택하면 먹스(530)는 카운터(520)로부터 0 ∼ 63까지 순차적으로 입력되는 행방향 쓰기 주소를 선택하며, 제어 신호가 열방향 읽기 주소를 선택하면 먹스(530)는 카운터(520)로부터 전선이 재배열되어 0, 8, 16, 24..의 순서로 입력되는 열방향 읽기 주소를 선택한다.
한편, 전치 메모리는 행방향 쓰기 주소에 따라 데이터를 입력받고, 열방향읽기 주소에 따라 데이터를 출력하므로 메모리 주소 발생기에서 행방향의 주소와 열방향의 주소를 일정 시간의 차이를 두고 동시에 발생하며 또한 한 주기의 주소를 모두 발생한 뒤에는 행과 열의 방향을 서로 바꾸어서 발생하는 병렬처리가 가능하다.
보다 상세히 설명하면, 도 6a에 나타낸 전치 메모리에서, 본 발명에 따른 메모리 발생기는 행방향으로 50 번지의 쓰기 주소를 발생한 시점에 열방향으로 0 번지의 읽기 주소를 발생한다. 이어, 행 방향으로 마지막 63 번지의 쓰기 주소를 발생한 시점에는 열방향으로 41번째의 읽기 주소를 발생한다.
이때, 행방향으로 한 주기(즉, 0 ∼ 63)의 읽기 주소를 모두 발생했으므로 방향을 바꾸어 열방향으로 읽기 주소를 발생하기 시작한다. 그러면, 읽기 주소는 0 번지부터 열방향으로 발생하고, 쓰기 주소는 계속 열방향으로 49 번지의 주소를 발생한다.
이러한 상태에서 열방향으로 한주기의 쓰기 주소를 모두 발생한 시점에는 방향을 바꾸어 행방향으로 쓰기 주소를 발생하기 시작한다. 그러면, 쓰기 주소는 0 번지부터 행방향으로 발생하고, 읽기 주소는 계속 22번지부터 열방향으로 발생한다.
지금까지 설명한 봐와 같이 본 발명에 따른 메모리 주소 발생기는 행/열방향의 주소를 동시에 발생하며 또한 열, 행, 열, 행의 순서를 서로 바꾸어 가며 발생함으로서 메모리의 사용 효율을 늘리고 동작 시간을 줄일 수 있다.
지금부터는 본 발명에 따른 메모리 주소 발생 장치의 동작을 23× 23의 크기를 갖는 전치 메모리(즉, n = 3일 경우)에 적용될 경우를 가정하여 설명한다.
도 7a 및 도 7b는 본 발명에 따른 메모리 주소 발생 장치가 n = 3인 정방형 전치 메모리에 적용될 경우의 동작을 설명하기 위한 도면이다.
도 7a를 참조하면, 메모리 주소 발생기는 데이터를 전치 메모리에 입력할 경우에는 0 ∼ 63까지 순차적으로 증가하는 행방향의 쓰기 주소를 발생하며, 전치 메모리에 저장된 데이터를 출력할 경우에는 카운터에서 발생한 6비트의 비트열을 각각 3 비트만큼 배럴 쉬프트시켜 열방향의 읽기 주소를 발생한다.
즉, 카운터에서 000001의 비트열을 발생하면 이를 001000로 배럴 쉬프트하여 읽기 주소를 발생하는 것이다.
그러면, 전치 메모리는 메모리 발생 장치에서 발생하는 0, 8, 16 번지의 주소에 따라 열방향으로 데이터를 출력한다.
도 7b를 참조하면, 배럴 쉬프터는 비트 정열(Bit ordering)을 통하여 쉽게 구현된다.
즉, 배럴 쉬프터를 하드웨어 적으로 구현하면, 단순히 병렬이면서 행 방향으로 입력되는 6비트의 주소 값들 중에서 최상위 비트(MSB) 3비트와 최하위 비트(LSB) 3비트를 서로 바꾸면 원하는 주소값, 즉 열 방향으로 순차적으로 증가하는 주소값을 발생할 수 있는 것이다.
지금부터는 상기 설명한 봐와 같은 본 발명의 메모리 주소 발생 장치가 적용된 무선 단말기의 영상 부호화기 및 이동 통신 시스템의 인터리버에 대하여 제 1 실시예와 제 2 실시예로 나누어 설명한다.
제 1 실시예
제 1 실시예에서는 본 발명의 메모리 주소 발생 장치가 무선 단말기의 부호화기에 적용되었을 경우에 대하여 설명한다.
도 8은 본 발명의 제 1 실시예에 따른 부호화기의 일부를 나타낸 도면이다.
도 8을 참조하면, 본 발명에 따른 부호화기는 입력되는 영상 데이터를 이산 여현 변환(DCT)하는 2D DCT부(800)와, 2D DCT부(800)를 통해 변환되어 출력되는 영상 데이터를 양자화 하는 양자화부(810)와, 양자화된 영상 데이터의 직류 성분과 교류 성분을 지그재그 형태로 스캐닝하는 지그재그 스캐닝부(821)와, 가변 길이 부호화기(830)와, 채널 버퍼(840)와, 양자화부(810)에서 출력되는 데이터를 역양자화하는 역양자화부(850)와, 역양자화부(850)에서 출력되는 DCT 데이터를 역이산 여현 변환(IDCT)하는 2D IDCT부(860)를 포함하여 구성된다.
여기서, 2D DCT부(800)의 전치 메모리(802), 지그재그 스캐닝부(821) 및 2D IDCT부(860)의 전치 메모리(862)에는 본 발명에 따른 메모리 주소 발생기가 각각 구비된다.
즉, 2D DCT부(800)의 전치 메모리(802)의 입력에는 행방향 순차적 주소 발생기(804), 출력에는 열방향 순차적 주소 발생기(805)가 각각 구비되며, 지그재그 스캐닝부(821)의 입력에는 열방향 순차적 주소 발생기(822)가 구비된다. 또한, 2D IDCT부(860)의 전치 메모리(862)의 입력에는 열방향 순차적 주소 발생기(865)가,출력에는 행방향 순차적 주소 발생기(864)가 각각 구비된다.
이와 같이 구성되는 부호화기의 동작은 다음과 같다.
우선, 영상 데이터는 2D DCT부(800)로 입력되고, 2D DCT부(800)에서는 영상 데이터를 첫 번째 이산 여현 변환(1D DCT)(801)한 후 이를 전치 메모리(802)에 임시 저장한다.
이때, 행방향 순차적 주소 발생기(804)에서는 카운터(806)로부터 제공되는 0 ∼ 63까지의 비트열을 그대로 영상 데이터의 쓰기 주소로 발생한다.
이어, 전치 메모리(802)에 저장된 영상 데이터의 출력시에는 열방향 순차적 주소 발생기(805)에서 0, 8, 16,..63의 순서로서 열방향의 읽기 주소를 발생한다. 이때 열방향 순차적 주소 발생기(805)는 카운터(807)로부터 제공되는 0 ∼ 63까지의 비트열을 3비트 쉬프트시켜 상기 순서(0, 8, 16....63)를 갖는 읽기 주소를 발생한다.
따라서, 영상 데이터는 전치 메모리(802)에 입력시에는 행방향으로 쓰여지고, 출력시에는 저장된 영상 데이터중에서 열방향 주소를 갖는 영상 데이터가 출력된다.
한편, 2D DCT부(800)에서 변환되어 출력되는 DCT 데이터는 양자화부(810)를 거쳐 지그재그 스캐닝부(821)에서 직류(DC) 성분과 교류(AC) 성분에 대하여 각각 부호화를 거친다. 즉, DCT 데이터에 대하여 지그재그 순으로 저주파항에서 고주파항으로 부호화 하는 것이다.
이때, 지그재그 스캐닝부(821)에 입력되는 DCT 데이터는 열방향 순차적 어드레스 발생기(822)에서 발생된 열방향의 쓰기 주소에 따라 열방향으로 입력된다. 즉, 열방향 어드레스 발생기(822)는 카운터(824)에서 제공하는 0 ∼ 63의 순차적 비트열을 3비트 쉬프트하여 0, 8, 16...63의 순서를 갖는 열방향 쓰기 주소를 발생한다.
또한, 양자화부(810)로부터 추출된 DCT 데이터는 역양자화부(850)로 입력되어 역양자화 되고, 이어 2D IDCT(860)로 입력되어 역이산 여현 변환(IDCT)된다.
이때, 제 1 IDCT부(863)를 통해 출력되는 IDCT 데이터는 지그재그 스캐닝부(821)와 마찬가지고 열방향 순차적 주소 발생기(865)에서 발생된 열방향의 쓰기 주소에 따라 열방향으로 전치 메모리(862)에 입력되고, 그에 따라 전치 메모리(862)에 열방향으로 저장된 IDCT 데이터는 행방향 순차적 주소 발생기(864)에서 발생된 행방향의 읽기 주소에 따라 행방향으로 출력된다.
여기서, 열방향 순차적 주소 발생기(865)는 전술한 바와 같이 카운터(867)로부터 제공하는 0 ∼ 63까지의 순차적 비트열을 3 비트 쉬프트함으로써 원하는 열방향의 메모리 쓰기 주소를 할당할 수 있다.
한편, 복호화기는 부호화기의 역구조를 가지므로 복호화기에는 부호화기와 동일하게 메모리 주소 발생 장치를 적용할 수 있다.
제 2 실시예
제 2 실시예에서는 본 발명에 따른 메모리 주소 발생 장치가 적용된 이동 통신 시스템의 인터리버(Interleaver)에 대하여 설명한다.
도 9는 이동 통신 시스템의 순방향 링크에 구비된 인터리버를 나타낸 도면이다.
도 9를 참조하면, 이동 통신 시스템의 순방향 링크에서는 먼저, PCM(Pulse Code Modulation)과 보코더(미도시, Vocoder)를 이용하여 송출할 음성 정보를 디지털 데이터로 변환하며, 이어 수신기에서 오차 검출 및 에러 정정을 할 수 있도록 각 채널(동기 채널, 호출 채널, 접속 채널) 데이터에 대해 길쌈 부호화 및 반복(900)(910)(920)한다.
길쌈 부호화(900)(910)(920)를 통해 코드화되어 출력된 데이터들은 무선 구간에서의 고속 페이딩에 견딜 수 있도록 인터리버(930)(940)(960)에서 다시 재정열된다. 그리고나면, 각 채널을 통해 출력되는 데이터들은 PN 시퀀스에 의해 스크램블(Scramble)된 후 변조단(미도시)에서 변조되어 전송된다.
이때, 인터리버(930)(940)(960)에는 각 채널을 통해 입력되는 데이터들을 임시 저장하기 위한 메모리가 구비되며, 이러한 메모리는 데이터들을 행 방향으로 입력받아 순차적으로 저장하고 열 방향으로 출력한다.
예를 들면, 전송할 데이터가 1, 2, 3, ...20 이라고 가정하면, 메모리의 입력에는 행 방향으로 쓰여지고 출력은 열 방향으로 나오도록 정렬하는 것이다.
따라서, 인터리버의 쓰기 동작은 입력되는 데이터에 대하여 M × N 메모리의 첫 번째 주소에 순차적으로 N 비트를 쓰며, 주소(1, 2, ..... M)를 증가시켜 가면서 N 비트씩 M번 쓴다.
반면에, 인터리버의 읽기 동작은 M × N 메모리의 각 주소의 첫 번째 비트만을 선택해 쓰여진 순서대로 읽어 M 비트를 출력한 후 다음 주소의 두 번째 비트만을 선택해서 다시 M 비트를 출력한다. 이러한 순서에 따라 M 비트씩 N 번을 출력한다.
이와 같은 종래 인터리버에 본 발명에 따른 메모리 주소 발생 장치를 적용할 수 있다.
즉, 전술한 바와 같이 행 방향으로 입력되는 데이터는 행방향 순차적 주소 발생기를 이용하여 발생된 행방향의 쓰기 주소를 적용하고, 출력시에는 열방향 순차적 주소 발생기를 이용하여 열방향의 읽기 주소를 적용한다.
이때에도 메모리는 가로와 세로의 길이가 동일한 정방형이어야 한다.
따라서, 메모리가 2n× 2n의 크기를 갖는다고 가정하면, 열방향 순차적 주소 발생기는 저장된 데이터의 출력시 카운터로부터 발생된 0 ∼ 22n-1까지의 순차적 비트열을 n 비트만큼 쉬프트시켜 열방향으로 증가하는 읽기 주소를 발생한다.
그러면, 출력시에는 할당된 메모리 주소에 따라 원하는 열 방향의 데이터를 출력할 수 있다.
이상의 설명에서와 같이 본 발명의 메모리 주소 발생 장치에 따르면 카운터 및 누산기를 사용하지 않고도 원하는 방향 즉, 열방향으로 출력할 수 있는 메모리 주소를 발생할 수 있으므로, 무선 단말기에 구비되는 영상 부호화기/복호화기 또는 이동 통신 시스템의 인터리버에 있어서 하드웨어의 구성이 보다 간단해지며, 또한 동작 속도가 빨라지고 메모리를 해석함에 우수한 성능을 가질 수 있는 효과가 있다.

Claims (3)

  1. 임의의 데이터를 행 또는 열 주소에 따라 입력하고 열 또는 행 주소에 따라 출력하는 전치 메모리에 있어서,
    순차적인 비트열을 발생하는 카운터와,
    상기 발생된 비트열의 각 비트값의 위치를 상기 전치 메모리에서 행 또는 열주소로 입력하는 한 주기의 입력이 종료되면 상기 열 또는 행 주소로 입력을 시작하고, 상기 출력은 일정시간 동안 열 또는 행 주소로 발생하다가 한 주기의 출력이 종료되면 행 또는 열 주소로 출력되도록 배럴 쉬프팅하는 쉬프터로 구성되는 것을 특징으로 하는 메모리 주소 발생 장치.
  2. 임의의 데이터를 행 또는 열 주소에 따라 입력하고 열 또는 행 주소에 따라 출력하는 메모리에 있어서,
    상기 메모리의 행 주소를 지정하기 위한 제 1 비트열과 열 주소를 지정하기 위해 상기 발생된 제 1 비트열을 소정 비트 쉬프트한 제 2 비트열을 각각 발생하는 카운터와,
    상기 행주소 또는 열주소를 전환하여 지정하도록 상기 발생된 제 1 비트열과 제 2 비트열을 입력받아 상기 전치 메모리에서 행 또는 열주소로 입력하는 한 주기의 입력이 종료되면 상기 열 또는 행 주소로 입력을 시작하고, 상기 출력은 일정시간 동안 열 또는 행 주소로 발생하다가 한 주기의 출력이 종료되면 행 또는 열 주소로 출력되도록 제어 신호에 따라 선택하는 먹스(MUX)로 구성되는 것을 특징으로 하는 메모리 주소 발생 장치.
  3. 임의의 영상 데이터를 부호화하여 전송하는 무선 단말기에 있어서,
    상기 영상 데이터에 대한 이산 여현 변환시 발생되는 DCT 데이터를 임시 저장하기 위한 전치 메모리와,
    제어 신호에 따라 카운터로부터 발생한 순차적인 비트열을 상기 전치 메모리에서 행 또는 열주소로 입력하는 한 주기의 입력이 종료되면 상기 열 또는 행 주소로 입력을 시작하고, 상기 출력은 일정시간 동안 열 또는 행 주소로 발생하다가 한 주기의 출력이 종료되면 행 또는 열 주소로 출력되도록 하는 행/열 전환 순차적 주소 발생 장치를 포함하여 구성되는 것을 특징으로 하는 메모리 주소 발생 장치를 이용한 무선 단말기.
KR1019990031445A 1999-07-30 1999-07-30 메모리 주소 발생 장치 및 그를 이용한 무선 단말기 KR100357126B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990031445A KR100357126B1 (ko) 1999-07-30 1999-07-30 메모리 주소 발생 장치 및 그를 이용한 무선 단말기
DE10036446A DE10036446B4 (de) 1999-07-30 2000-07-26 Vorrichtung zum Erzeugen einer Speicheradresse, Mobilstation und Verfahren zum Schreiben/Lesen von Daten
US09/628,500 US6788617B1 (en) 1999-07-30 2000-07-28 Device for generating memory address and mobile station using the address for writing/reading data
CN001211501A CN1217266C (zh) 1999-07-30 2000-07-28 存储器地址产生装置、移动站和数据读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031445A KR100357126B1 (ko) 1999-07-30 1999-07-30 메모리 주소 발생 장치 및 그를 이용한 무선 단말기

Publications (2)

Publication Number Publication Date
KR20010011874A KR20010011874A (ko) 2001-02-15
KR100357126B1 true KR100357126B1 (ko) 2002-10-18

Family

ID=19605857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031445A KR100357126B1 (ko) 1999-07-30 1999-07-30 메모리 주소 발생 장치 및 그를 이용한 무선 단말기

Country Status (4)

Country Link
US (1) US6788617B1 (ko)
KR (1) KR100357126B1 (ko)
CN (1) CN1217266C (ko)
DE (1) DE10036446B4 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846017B1 (ko) * 2000-10-30 2008-07-11 가부시키가이샤 히타치세이사쿠쇼 데이터 인터리브/디인터리브 효율을 향상시키기 위한 반도체 장치, 무선 통신 장치, 컴퓨터 프로그램 제품 및 방법
US7068280B1 (en) * 2001-12-14 2006-06-27 Cirrus Logic, Inc. Method and apparatus to provide overlay buffering
US20060104521A1 (en) * 2004-11-15 2006-05-18 Shu-Wen Teng Image processing devices and methods
KR100722628B1 (ko) * 2004-11-16 2007-05-28 삼성전기주식회사 데이터 트랜스포즈 장치 및 방법
US20070047655A1 (en) * 2005-08-26 2007-03-01 Vannerson Eric F Transpose buffering for video processing
EP2122833A2 (en) * 2007-01-16 2009-11-25 Koninklijke Philips Electronics N.V. System, apparatus and method for interleaving data bits or symbols
JP5692780B2 (ja) * 2010-10-05 2015-04-01 日本電気株式会社 マルチコア型誤り訂正処理システムおよび誤り訂正処理装置
US20130027416A1 (en) * 2011-07-25 2013-01-31 Karthikeyan Vaithianathan Gather method and apparatus for media processing accelerators
CN102708916A (zh) * 2012-04-16 2012-10-03 东莞市泰斗微电子科技有限公司 一种地址跳转输出装置和方法
CN104093032A (zh) * 2014-07-16 2014-10-08 苏州博联科技有限公司 一种低功耗二维fdct变换方法
CN111915477B (zh) * 2020-08-08 2022-09-06 湖南非雀医疗科技有限公司 一种彩色超声多普勒转置存储的地址轮换方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142488A (en) * 1989-08-31 1992-08-25 General Electric Company Serial memories operated for re-ordering samples

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0076260B1 (en) * 1981-04-10 1989-08-02 Ampex Corporation System for spatially transforming images
FR2626693B1 (fr) * 1987-12-03 1990-08-10 France Etat Dispositif et procede a memoire tampon, notamment pour la transposition matricielle ligne-colonne de sequences de donnees
JPH01307869A (ja) * 1988-06-06 1989-12-12 Nec Corp ビット入換え装置
DE3829261A1 (de) * 1988-08-29 1990-03-01 Siemens Ag Verfahren zur abfrage der daten eines bildspeichers einer datenverarbeitungsanlage
US5081700A (en) * 1989-02-15 1992-01-14 Unisys Corporation Apparatus for high speed image rotation
DE4412610C2 (de) * 1994-04-13 1997-01-16 Bosch Gmbh Robert Verfahren zur zweidimensionalen Filterung von Bildpunktinformation in Matrixform sowie Anordnung
US6236681B1 (en) * 1997-07-31 2001-05-22 Lsi Logic Corporation Method for decoding MPEG compliant video bitstreams meeting 2-frame and letterboxing requirements

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142488A (en) * 1989-08-31 1992-08-25 General Electric Company Serial memories operated for re-ordering samples

Also Published As

Publication number Publication date
KR20010011874A (ko) 2001-02-15
DE10036446A1 (de) 2001-03-01
US6788617B1 (en) 2004-09-07
CN1217266C (zh) 2005-08-31
DE10036446B4 (de) 2008-12-24
CN1282918A (zh) 2001-02-07

Similar Documents

Publication Publication Date Title
EP1162847B1 (en) Variable length decoder
US6748560B2 (en) Address generator, interleave unit, deinterleaver unit, and transmission unit
JP4033836B2 (ja) 可変長カラー・コードを用いる、パレット化されたカラー画像の圧縮
KR100357126B1 (ko) 메모리 주소 발생 장치 및 그를 이용한 무선 단말기
EP1187339A1 (en) Interleave address generator
RU2154350C2 (ru) Способ и система кодирования и способ и система декодирования
KR20000046050A (ko) 이동통신시스템에서 터보 인코더의 펑처링 장치 및 방법
KR920011266A (ko) 디지탈 송수신 방법 및 장치
JP4422906B2 (ja) コ・セット分割を用いたインタリーバ
JP2007528169A (ja) インタリーバメモリ及びデインタリーバメモリのためのアドレス生成装置
RU2234187C2 (ru) Способ и устройство для формирования (n, 3) кода и (n, 4)кода с использованием симплексных кодов
KR20010053209A (ko) 통신 네트워크에서 레이트 매칭 알고리즘을 사용하는시스템 및 방법
US6121905A (en) Method and apparatus for decoding JPEG symbols
KR100638594B1 (ko) Ｃｏｓｔａｓ 어레이를 이용한 ｌｄｐｃ 부호기와 이를포함하는 휴대 인터넷 시스템의 채널 부호기 및 그 방법
KR20040085545A (ko) 통신 시스템에서 오류 정정 부호의 복호 장치 및 방법
JP2002232391A (ja) 直交符号発生回路
CN110098891B (zh) 交织方法和交织装置
KR100464454B1 (ko) 이동 통신시스템의 채널 부호화/복호화 장치 및 방법
JP2007158463A (ja) インタリーブ方法、インタリーブ装置及びデインタリーブ装置
US6020835A (en) Code decoding apparatus
KR20020003766A (ko) 가변 데이터 레이트 매칭 방법
US8332716B2 (en) High rate turbo encoder and decoder for product codes
US7379610B2 (en) Methods of, and apparatus for, producing code words
EP0674395A2 (en) Error correction code encoding device and error correction code encoding method
CN1223104C (zh) 加罗依斯线性反馈移位寄存器的零时延屏蔽

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150924

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee