JP2016219854A - 光起電力装置及び光電変換装置の製造方法 - Google Patents
光起電力装置及び光電変換装置の製造方法 Download PDFInfo
- Publication number
- JP2016219854A JP2016219854A JP2016192661A JP2016192661A JP2016219854A JP 2016219854 A JP2016219854 A JP 2016219854A JP 2016192661 A JP2016192661 A JP 2016192661A JP 2016192661 A JP2016192661 A JP 2016192661A JP 2016219854 A JP2016219854 A JP 2016219854A
- Authority
- JP
- Japan
- Prior art keywords
- density
- amorphous layer
- substrate
- type dopant
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【課題】光起電力装置における光電変換効率を高める。
【解決手段】n型の基板10と、基板10の主面上に形成された第1非晶質層12aと、を備え、第1非晶質層12aは、基板10と第1非晶質層12aとの界面近傍から膜厚方向に沿って減少するp型ドーパント密度プロファイルを有し、p型ドーパント密度プロファイルは、基板10と第1非晶質層12aとの界面近傍の2nm以内の領域にピークを有し、ピークとp型ドーパント密度プロファイルの底部との間に変曲点を二箇所有する光起電力装置100とする。
【選択図】図1
【解決手段】n型の基板10と、基板10の主面上に形成された第1非晶質層12aと、を備え、第1非晶質層12aは、基板10と第1非晶質層12aとの界面近傍から膜厚方向に沿って減少するp型ドーパント密度プロファイルを有し、p型ドーパント密度プロファイルは、基板10と第1非晶質層12aとの界面近傍の2nm以内の領域にピークを有し、ピークとp型ドーパント密度プロファイルの底部との間に変曲点を二箇所有する光起電力装置100とする。
【選択図】図1
Description
本発明は、光起電力装置及び光電変換装置の製造方法に関する。
結晶系シリコン基板及びドープされた非晶質シリコン層との間に実質的に真性である非晶質シリコン層を形成した光起電力装置が知られている。
このような構造を有する光起電力装置の出力特性を向上させる手段として、シリコン基板と真性非晶質シリコン層との界面部分に酸素を導入した構造が開示されている(特許文献1参照)。
また、結晶系シリコン基板とp型非晶質シリコン系薄膜との間にi型非晶質シリコン薄膜を設け、結晶系シリコン基板とi型非晶質シリコン薄膜との界面にボロン(B)を導入した構造が開示されている(特許文献2参照)。
これら構造とすることにより、結晶系シリコン基板と非晶質シリコンとの界面特性を向上させ、界面でのキャリアの再結合を抑制することができるとされている。
上記のように、結晶系シリコン基板上に非晶質シリコン層を設けた光起電力装置では、結晶系シリコン基板と非晶質シリコン層との界面における再結合中心をより低減し、界面における再結合によるキャリアの消滅をできる限り抑制することが重要である。また、界面付近での直列抵抗成分の低減も同時に達成することが要求される。
本発明は、n型の結晶系半導体基板と、前記結晶系半導体基板の主面上に形成された非晶質半導体層と、を備え、前記非晶質半導体層は、前記結晶系半導体基板と前記非晶質半導体層との界面近傍から膜厚方向に沿って減少するp型ドーパント密度プロファイルを有し、前記p型ドーパント密度プロファイルは、前記結晶系半導体基板と、前記非晶質半導体層との界面近傍の2nm以内の領域にピーク部を有し、前記ピーク部と前記p型ドーパント密度プロファイルの底部との間に変曲点を二箇所有する、光起電力装置である。
また、本発明は、n型結晶系シリコンからなる半導体基板の表面にテクスチャ構造を形成する第1の工程と、前記半導体基板の第一表面を表面処理する第2の工程と、前記第2の工程によって表面処理を行った前記半導体基板の第一表面上に第一非晶質半導体層を形成する第3の工程と、前記半導体基板の第二表面を表面処理する第4の工程と、前記第4の工程によって表面処理を行った前記半導体基板の第二表面上に第二非晶質半導体層を形成する第5の工程と、を含む光電変換装置の製造方法であって、前記第2の工程は、p型ドーパント源及び酸素源を気相中に含む水素プラズマ処理によって、前記第一表面がp型ドーパントよりも酸素を高密度に含む表面を形成する工程である、光電変換装置の製造方法である。
本発明によれば、光起電力装置における光電変換効率を高めることができる。
図1に示すように、本発明の実施の形態における光起電力装置100は、基板10、第1非晶質層12a、第2非晶質層12b、透明導電層14、第3非晶質層16a、第4非晶質層16b、透明導電層18、第1電極20及び第2電極22を含んで構成される。
以下、光起電力装置100の製造方法を示しつつ、光起電力装置100の構造を説明する。
表1に光起電力装置100における、各非晶質層の形成条件の例を示す。なお、本実施形態に用いた各種成膜条件は一例であり、使用する装置によって適宜変更し、最適化を行うべきものである。表1に示すように、ジボラン(B2H6)及びホスフィン(PH3)については水素希釈した。
基板10は、結晶系の半導体材料である。基板10は、n型又はp型の導電型の結晶性半導体基板とすることができる。基板10は、例えば、単結晶シリコン基板、多結晶シリコン基板、砒化ガリウム基板(GaAs)、インジウム燐基板(InP)等を適用することができる。基板10は、入射された光を吸収することで、光電変換により電子及び正孔のキャリア対を発生させる。以下では、基板10としてn型のシリコン単結晶基板を用いた例を説明する。
基板10は、洗浄後に成膜槽内に設置される。基板10の洗浄は、フッ化水素酸水溶液(HF水溶液)やRCA洗浄液を用いて行うことができる。また、水酸化カリウム水溶液(KOH水溶液)等のアルカリ性エッチング液を用いて、基板10の表面や裏面にテクスチャ構造を形成することも好適である。
次に、基板10の表面に対して表面処理を施す。ここで、基板10の表面とは基板10の主面の一方の面であり、基板10の裏面とは基板10の表面とは反対側の面である。
表1に示すように、表面処理は、水素プラズマ処理において、p型ドーパント含有ガス及び酸素含有ガスを同時に導入して行う。p型ドーパント含有ガスは、例えば、ジボラン(B2H6)を用いる。また、酸素含有ガスは、例えば、二酸化炭素(CO2)を用いる。これにより、基板10と第1非晶質層12aとの界面にボロン(B)及び酸素(O)が導入される。
このように表面処理された基板10の表面上に非晶質の半導体層である第1非晶質層12aが形成される。例えば、第1非晶質層12aは、水素を含むアモルファスのシリコン層とする。第1非晶質層12aは、光の吸収をできるだけ抑えられるように薄くし、一方で基板10の表面が十分にパッシベーションされる程度に厚くすることが好適である。第1非晶質層12aの膜厚は、1nm以上25nm以下であり、好ましくは5nm以上10nm以下である。
第1非晶質層12aは、PECVD(Plasma Enhansed Chemical Vapor Deposition)、Cat−CVD(Catalytic Chemical Vapor Deposition)、スパッタリング法等により形成することができる。PECVDは、RFプラズマCVD法、周波数の高いVHFプラズマCVD法、さらにはマイクロ波プラズマCVD法などいずれの手法を用いても良い。本実施例では、RFプラズマCVD法を用いる場合について説明する。
例えば、表1に示すように、シラン(SiH4)等のケイ素含有ガス及び希釈ガスとして水素を供給し、平行平板電極等にRF高周波電力を印加してプラズマ化して、加熱された半導体基板10の成膜面に供給することによって第1非晶質層12aを形成することができる。成膜時の基板温度は150℃以上250℃以下、RF電力密度は1mW/cm2以上10mW/cm2以下である。
図2のタイムチャートに示すように、第1非晶質層12aの成膜初期においてジボラン(B2H6)等のp型ドーパント含有ガス及び二酸化炭素(CO2)等の酸素含有ガスを加えて成膜を開始する。
このとき、図2に実線で示すように、段階的にp型ドーパント含有ガスの供給量を減少させる。図2では、4段階に亘ってp型ドーパント含有ガスの供給を減少させているがこれに限定されるものではなく、少なくとも一回は階段状に減少させることが好ましい。このとき、第1非晶質層12aに含有されるp型ドーパントの密度は、界面付近での最大の密度を1×1018/cm3以上5×1019/cm3未満とし、そこから階段状に減少させるときの密度を5×1017/cm3以上5×1018/cm3未満とし、ボトムの密度を1×1017/cm3以上2×1018/cm3未満とすることが好適である。
また、図2に破線で示すように、段階的に酸素含有ガスの供給量を変更してもよい。酸素含有ガスの供給量も、少なくとも一回は階段状に減少させることが好ましい。特に、p型ドーパント含有ガスの供給量と同じタイミングで減少させることが好ましい。このとき、第1非晶質層12aに含有される酸素の密度は、界面付近での最大の密度を1×1021/cm3以上、より好ましくはp型ドーパント密度の10倍以上1000倍未満とし、そこから階段状に減少させるときの密度を1×1017/cm3以上1×1021/cm3未満とし、ボトムの密度を5×1020/cm3未満することが好適である。
第2非晶質層12bは、p型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、第2非晶質層12bは、水素を含有するアモルファスシリコン層とする。第2非晶質層12bは、第1非晶質層12aよりも膜中のp型のドーパントの密度が高くされる。例えば、第2非晶質層12bは、p型のドーパントの密度を1×1020/cm3以上とすることが好適である。第2非晶質層12bの膜厚は、光の吸収をできるだけ抑えられるように薄くすることが好適である一方で、基板10内で発生したキャリアがpn接合部で効果的に分離され、かつ、発生したキャリアが透明導電層14で効率よく収集される程度に厚くすることが好適である。例えば、1nm以上10nm以下とすることが好適である。
第2非晶質層12bは、PECVD、Cat−CVD、スパッタリング法等により形成することができる。PECVDは、RFプラズマCVD法を適用することができる。例えば、表1に示すように、シラン(SiH4)等のケイ素含有ガスにジボラン(B2H6)等のp型ドーパント含有ガスを加え、水素で希釈して供給し、平行平板電極等にRF高周波電力を印加してプラズマ化して、加熱された第1非晶質層12a上に供給することによって第2非晶質層12bを形成することができる。成膜時の基板温度は150℃以上250℃以下、RF電力密度は1mW/cm2以上10mW/cm2以下とすることが好適である。
次に、基板10の裏面に表面処理を施す。裏面に対する表面処理は、p型ドーパント含有ガス及び酸素含有ガスを導入しない水素プラズマ処理とする。
表面処理が施された基板10の裏面上に第3非晶質層16aが形成される。例えば、第3非晶質層16aは、水素を含むアモルファスシリコン層とする。第3非晶質層16aに含有されるp型又はn型のドーパントの密度は1×1018/cm3未満とすることが好適である。または、p型及びn型のドーパントが同時に含まれる場合にはp型又はn型のドーパント密度の差が1×1018/cm3未満である半導体層とする。第3非晶質層16aの膜厚は、第1非晶質層12aと同様に、1nm以上25nm以下であり、好ましくは5nm以上10nm以下である。
第3非晶質層16aは、PECVD、Cat−CVD、スパッタリング法等により形成することができる。PECVDは、RFプラズマCVD法を適用することができる。
例えば、表1に示すように、シラン(SiH4)等のケイ素含有ガスを水素で希釈して供給し、平行平板電極等にRF高周波電力を印加してプラズマ化して、加熱された基板10の成膜面に供給することによって第3非晶質層16aを形成することができる。成膜時の基板温度は、第1非晶質層12aと同様に、150℃以上250℃以下、RF電力密度は1mW/cm2以上10mW/cm2以下である。
第4非晶質層16bは、n型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、第4非晶質層16bは、水素を含有するアモルファスシリコン層である。第4非晶質層16bは、第3非晶質層16aよりも膜中のn型のドーパントの密度が高くされる。例えば、第4非晶質層16bは、n型のドーパントの密度を1×1020/cm3以上とすることが好適である。第4非晶質層16bの膜厚は、光の吸収をできるだけ抑えられるように薄くすることが好適である一方で、基板10内で発生したキャリアをBSF(Back Surface Field)構造により効果的に分離しつつ、発生したキャリアを透明導電層18で効率よく収集される程度に厚くすることが好適である。例えば、1nm以上10nm以下とすることが好適である。
第4非晶質層16bも、PECVD、Cat−CVD、スパッタリング法等により形成することができる。PECVDは、RFプラズマCVD法を適用することができる。
例えば、表1に示すように、シラン(SiH4)等のケイ素含有ガス及びホスフィン(PH3)等のn型ドーパント含有ガスを水素で希釈して供給し、平行平板電極等にRF高周波電力を印加してプラズマ化して、加熱された基板10の第3非晶質層16a上に供給することによって第4非晶質層16bを形成することができる。成膜時の基板温度は150℃以上250℃以下、RF電力密度は1mW/cm2以上10mW/cm2以下とすることが好適である。
なお、基板10の表面側を受光面(主として外部から光を導入する面)とするか、裏面側を受光面とするかは任意である。また、前述の実施形態では表面側の第1非晶質層12aおよび第2非晶質層12bを形成した後、裏面側の第3非晶質層16aおよび第4非晶質層16bを形成するとしたが、これらの形成順序も任意である。
透明導電層14,18は、それぞれ第2非晶質層12b及び第4非晶質層16b上に形成される。透明導電層14、18は、例えば、多結晶構造を有する酸化インジウム(In2O3)、酸化亜鉛(ZnO)、酸化錫(SnO2)、または酸化チタン(TiO2)などの金属酸化物を少なくとも一つを含んで構成され、これらの金属酸化物に、錫(Sn)、亜鉛(Zn)、タングステン(W)、アンチモン(Sb)、チタン(Ti)、セリウム(Ce)、ガリウム(Ga)などのドーパントがドープされていてもよい。透明導電層14、18は、蒸着法、プラズマ化学気相成長法(PECVD)、スパッタリング法等の薄膜形成方法により形成することができる。透明導電層14,18の膜厚は、透明導電層14,18の屈折率により適宜調整され得るが、本実施形態では70nm以上100nm以下とした。
第1電極20及び第2電極22は、それぞれ透明導電層14,18上に形成される。第1電極20及び第2電極22は、櫛状のフィンガー電極構造とすることが好適である。第1電極20及び第2電極22は、スクリーン印刷法やメッキ法等により形成することができる。例えば、第1電極20及び第2電極22は、銀ペースト等を数10μm程度の厚みに塗布することにより形成される。
図3は、第2非晶質層12b及び第1非晶質層12aから基板10に向けた深さ方向のボロン(B)及び酸素(O)の密度プロファイルを示す。
図3の実線に示すように、ボロンの密度プロファイルは、第1非晶質層12aの膜厚方向へ向けて基板10と第1非晶質層12aとの界面近傍から階段状に密度が減少している。具体的には、基板10と第1非晶質層12aの界面から2nm以内の高密度ボロン領域では、ボロン密度は1×1018/cm3以上5×1019/cm3以下とする。そして、第1非晶質層12a側に向けて、急激に減少する領域A、一旦減少が緩やかになる領域B及び再度急激に減少する領域Cを有する。すなわち、領域Bを境界として、膜厚方向に沿って階段状のボロン密度プロファイルを示す。ここで、領域Bの膜厚範囲は2nm以上5nm以下とすることが好ましい。また、領域Bのボロン密度は、5×1017/cm3以上5×1018/cm3未満とすることが好ましい。
ボロン密度プロファイルの要因について説明する。領域Aでは、第1非晶質層12aの成膜を開始する前の表面処理の段階においてジボラン(B2H6)を供給することによる。領域Bでは、表面処理の段階においてジボラン(B2H6)を供給することと、第1非晶質層12aの成膜時においてジボラン(B2H6)を段階的に減少させながら供給することによる。領域Cでは、第1非晶質層12aの成膜時においてジボラン(B2H6)を段階的に減少させながら供給することによる。
また、第1非晶質層12aを成膜時に酸素含有ガスの供給量を段階的に変化させた場合、図3の破線に示すように、酸素密度プロファイルは、第1非晶質層12aの膜厚方向へ向けて基板10と第1非晶質層12aとの界面近傍から階段状に密度が減少している。具体的には、基板10と第1非晶質層12aの界面から2nm以内の高密度酸素領域では、酸素密度はボロン密度の10倍以上1000倍以下となる。そして、第1非晶質層12a側に向けて、急激に減少する領域a、一旦減少が緩やかになる領域b及び再度急激に減少する領域cを有する。すなわち、領域bを境界として、膜厚方向に沿って階段状の酸素密度プロファイルを示す。
ここで、ボロン及び酸素の膜厚方向の密度プロファイルは、少なくとも1つの階段状の変化領域を有すればよく、さらに2以上の階段状の変化領域を有していてもよい。
なお、半導体膜中の各元素の密度は、二次イオン質量分析法(SIMS)等で測定することができる。基板10にテクスチャ構造を設けた場合、テクスチャによる膜厚方向への分解能が低下しない方法で膜中の各元素の密度を測定すればよい。
<実施例及び比較例>
上記形成方法に沿って、表2に示した条件において、基板10との界面から膜厚方向へ向けて階段状に密度が減少するボロン密度プロファイルを有する第1非晶質層12aを有する光起電力装置を実施例とした。すなわち、基板10と第1非晶質層12aとの界面にボロン密度のピークが存在すると共に、第1非晶質層12a中は界面より低いボロン密度であり、界面近傍に膜厚方向に沿って階段状に密度が減少する1つの領域が存在するボロン密度プロファイルとした。
上記形成方法に沿って、表2に示した条件において、基板10との界面から膜厚方向へ向けて階段状に密度が減少するボロン密度プロファイルを有する第1非晶質層12aを有する光起電力装置を実施例とした。すなわち、基板10と第1非晶質層12aとの界面にボロン密度のピークが存在すると共に、第1非晶質層12a中は界面より低いボロン密度であり、界面近傍に膜厚方向に沿って階段状に密度が減少する1つの領域が存在するボロン密度プロファイルとした。
なお、以下の説明において、密度プロファイルは、テクスチャなし、透明導電層14,18なし、第1電極20及び第2電極22なし、の条件下における測定結果である。
実施例1では、第1非晶質層12aの成膜する前の基板10の表面処理において、水素とジボラン(B2H6)との流量比を1対1×10−5として3分の処理時間を設けた。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−7対0として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対0として、第1非晶質層12aを成膜した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、基板10と第1非晶質層12aとの界面付近(図3の領域A)での最大の密度は4×1019/cm3となり、階段状部分(図3の領域B)の密度は5×1017/cm3となった。
実施例2では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−6対0として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対0として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、基板10と第1非晶質層12aとの界面付近(図3の領域A)での最大の密度は実施例1と同様に4×1019/cm3となり、階段状部分(図3の領域B)の密度は5×1018/cm3となった。
実施例3では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対1×10−5対0として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対0として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、基板10と第1非晶質層12aとの界面付近(図3の領域A)での最大の密度は実施例1と同様に4×1019/cm3となり、階段状部分(図3の領域B)の密度は2×1019/cm3となった。
実施例4では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−6対5として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対5として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、基板10と第1非晶質層12aとの界面付近(図3の領域A)での最大の密度は実施例1と同様に4×1019/cm3となり、階段状部分(図3の領域B)の密度は5×1018/cm3となった。さらに本実施例では、酸素の密度は、第1非晶質層12aの全層にわたり2×1020/cm3となった。
実施例5では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−6対5として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対0として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、基板10と第1非晶質層12aとの界面付近(図3の領域A)での最大の密度は実施例1と同様に4×1019/cm3となり、階段状部分(図3の領域B)の密度は5×1018/cm3となった。さらに本実施例では、酸素の密度は、基板10と第1非晶質層12aとの界面付近(図3の領域A)において2×1020/cm3となった。
比較例1では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対0として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対0対0として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、ボロンの密度は、基板10と第1非晶質層12aとの界面付近から単調に減少し、階段状の部分となるプロファイルとならなかった。
比較例2では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−6対0として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−6対0として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、ボロンの密度は、基板10と第1非晶質層12aとの界面付近を除く第1非晶質層12aのほぼ全層において5×1018/cm3となった。
比較例3では、実施例1と同一条件の表面処理を行った後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−5対0として、第1非晶質層12aの初期層を2〜5nm成膜した。その後、シラン(SiH4)、ジボラン(B2H6)及び二酸化炭素の流量比を100対2.5×10−5対0として、第1非晶質層12aの成膜を継続した。これによって成膜された第1非晶質層12aにおけるボロンの密度をSIMSにより測定すると、ボロンの密度は、基板10と第1非晶質層12aとの界面付近を含む第1非晶質層12aのほぼ全層において4×1019/cm3となった。
表3に、実施例及び比較例の光起電力装置の出力特性を示す。測定データは、開放電圧(Voc)、短絡電流(Isc)、曲線因子(FF)及び出力(Pmax)であり、表2では比較例1の各値を1として規格化した値を示す。
なお、測定結果は、テクスチャ、透明導電層14,18、第1電極20及び第2電極22を形成してデバイスの構成とした後に測定した結果である。
比較例1〜3に対して、実施例1〜5では曲線因子(FF)及び出力(Pmax)の改善が確認できる。比較例1〜3と実施例1〜5との違いの共通点は、第1非晶質層12aにおけるボロンの密度分布に階段状部分(図3の領域B)を有することである。このことから、第1非晶質層12aにおけるボロンの密度分布に階段状部分(図3の領域B)を設けると、光起電力装置における光電変換効率が高まることが確認された。
さらに、比較例1〜3及び実施例1〜3に対して、実施例4〜5では、開放電圧(Voc)の改善が確認できる。比較例1〜3及び実施例1〜3と実施例4〜5との違いの共通点は、第1非晶質層12aにおける酸素の密度分布にも階段状部分(図3の領域B)を有することである。このことから、第1非晶質層12aにおけるボロンの密度分布に階段状部分(図3の領域B)を設けるとともに酸素の密度分布にも階段状部分を設けると、光起電力装置における光電変換効率がさらに高まることが確認された。
第1非晶質層12aのボロンの密度分布に階段状部分を設けない比較例1〜3では、基板10と第1非晶質層12aの界面近傍での構造の乱れが比較的大きく、導電性が低下するものと考えられる。これに対して、実施例1〜5のように基板10と第1非晶質層12aとの界面に高密度のボロンの導入を行い、膜厚方向に沿って階段状にボロン密度を減少させたボロン密度プロファイルとした場合、第1非晶質層12aの導電性を高め、発電効率を高めることができると推察される。
第1非晶質層12aの成長初期層は構造の乱れが大きく、導電率が低くなることが推定される。一方、ボロンを導入することによって、アクセプタとして働き導電率を向上させる効果があるが、再結合中心が増加する。本実施形態のようにボロンの密度を階段状に減少させる密度プロファイルとすることによって、再結合中心の増加を抑えつつ導電率を向上でき、発電効率を向上できたと考えられる。
また、界面付近から階段状に減少させるときのボロン密度を5×1017/cm3以上5×1018/cm3未満の範囲に制御することで、より効果的に発電効率を向上できる。
また、基板10と第1非晶質層12aとの界面に高密度の酸素を導入することによって、さらに発電効率を高めることができる。これは、基板10と第1非晶質層12aとの界面に高密度の酸素を導入することによって、ボロン添加によって生成された欠陥が不活性化されるためと推察される。一方、酸素密度の増加に伴って第1非晶質層12aの抵抗値が増加する。そこで、高密度酸素領域における酸素密度をボロン密度の10倍以上1000倍未満とすることによって、欠陥生成を抑制しつつ導電性を向上させることができ、発電効率を高めることができると推察される。また、ボロン密度プロファイルを階段状とした場合、ボロン密度の低い領域において酸素密度が高くなると抵抗増加の割合が大きくなるので、ボロン密度プロファイルに合わせて酸素密度プロファイルも階段状とすることが好ましい。
10 半導体基板、12a 第1非晶質層、12b 第2非晶質層、14 透明導電層、16a 第3非晶質層、16b 第4非晶質層、18 透明導電層、20 第1電極、22 第2電極、100 光起電力装置。
Claims (9)
- n型の結晶系半導体基板と、
前記結晶系半導体基板の主面上に形成された非晶質半導体層と、
を備え、
前記非晶質半導体層は、前記結晶系半導体基板と前記非晶質半導体層との界面近傍から膜厚方向に沿って減少するp型ドーパント密度プロファイルを有し、
前記p型ドーパント密度プロファイルは、前記結晶系半導体基板と、前記非晶質半導体層との界面近傍の2nm以内の領域にピーク部を有し、前記ピーク部と前記p型ドーパント密度プロファイルの底部との間に変曲点を二箇所有する、光起電力装置。 - 前記ピーク部におけるp型ドーパント密度は、1×1018/cm3以上5×1019/cm3以下である、請求項1に記載の光起電力装置。
- 前記ピーク部における酸素密度は、1×1019/cm3以上である、請求項1に記載の光起電力装置。
- 前記非晶質半導体層は、前記結晶系半導体基板と前記非晶質半導体層との界面近傍から膜厚方向に沿って減少する酸素密度プロファイルを有し、
前記酸素密度プロファイルは、前記結晶系半導体基板と、前記非晶質半導体層との界面近傍の2nm以内の領域にピークを有し、前記ピークと前記酸素密度プロファイルの底部との間に変曲点を二箇所有する、請求項1〜3のいずれか一項に記載の光起電力装置。 - 前記結晶系半導体基板と前記非晶質半導体層との界面近傍の2nm以内の領域における酸素密度はp型ドーパント密度の10倍以上1000倍未満である、請求項3又は4に記載の光起電力装置。
- 前記p型ドーパント密度プロファイルのうち、前記二つの変曲点はいずれも、p型ドーパント密度が5×1017/cm3以上5×1018/cm3未満の領域にある、請求項1〜5のいずれか一項に記載の光起電力装置。
- n型結晶系シリコンからなる半導体基板の表面にテクスチャ構造を形成する第1の工程と、
前記半導体基板の第一表面を表面処理する第2の工程と、
前記第2の工程によって表面処理を行った前記半導体基板の第一表面上に第一非晶質半導体層を形成する第3の工程と、
前記半導体基板の第二表面を表面処理する第4の工程と、
前記第4の工程によって表面処理を行った前記半導体基板の第二表面上に第二非晶質半導体層を形成する第5の工程と、
を含む光電変換装置の製造方法であって、
前記第2の工程は、p型ドーパント源及び酸素源を気相中に含む水素プラズマ処理によって、前記第一表面がp型ドーパントよりも酸素を高密度に含む表面を形成する工程である、光電変換装置の製造方法。 - 前記酸素源が二酸化炭素である、請求項7に記載の光電変換装置の製造方法。
- 前記第4の工程は、p型ドーパント源及び酸素源を含まない水素プラズマ処理である、請求項7に記載の光電変換装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016192661A JP2016219854A (ja) | 2016-09-30 | 2016-09-30 | 光起電力装置及び光電変換装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016192661A JP2016219854A (ja) | 2016-09-30 | 2016-09-30 | 光起電力装置及び光電変換装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014501925A Division JP6025106B2 (ja) | 2012-03-02 | 2012-03-02 | 光起電力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016219854A true JP2016219854A (ja) | 2016-12-22 |
Family
ID=57581575
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016192661A Pending JP2016219854A (ja) | 2016-09-30 | 2016-09-30 | 光起電力装置及び光電変換装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016219854A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111739955A (zh) * | 2019-03-25 | 2020-10-02 | 松下电器产业株式会社 | 太阳能单电池和太阳能电池组件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345463A (ja) * | 2000-05-31 | 2001-12-14 | Sanyo Electric Co Ltd | 光起電力装置及びその製造方法 |
JP2003258287A (ja) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 半導体装置及び光起電力装置並びにその製造方法 |
JP2003324209A (ja) * | 2001-11-29 | 2003-11-14 | Sanyo Electric Co Ltd | 光起電力装置及びその製造方法 |
JP2008235400A (ja) * | 2007-03-19 | 2008-10-02 | Sanyo Electric Co Ltd | 光起電力装置 |
US20110174374A1 (en) * | 2008-07-01 | 2011-07-21 | Institut Fur Solarenergieforschung Gmbh | Heterojunction solar cell with absorber having an integrated doping profile |
WO2013128628A1 (ja) * | 2012-03-02 | 2013-09-06 | 三洋電機株式会社 | 光起電力装置 |
-
2016
- 2016-09-30 JP JP2016192661A patent/JP2016219854A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001345463A (ja) * | 2000-05-31 | 2001-12-14 | Sanyo Electric Co Ltd | 光起電力装置及びその製造方法 |
JP2003324209A (ja) * | 2001-11-29 | 2003-11-14 | Sanyo Electric Co Ltd | 光起電力装置及びその製造方法 |
JP2003258287A (ja) * | 2002-03-05 | 2003-09-12 | Sanyo Electric Co Ltd | 半導体装置及び光起電力装置並びにその製造方法 |
JP2008235400A (ja) * | 2007-03-19 | 2008-10-02 | Sanyo Electric Co Ltd | 光起電力装置 |
US20110174374A1 (en) * | 2008-07-01 | 2011-07-21 | Institut Fur Solarenergieforschung Gmbh | Heterojunction solar cell with absorber having an integrated doping profile |
WO2013128628A1 (ja) * | 2012-03-02 | 2013-09-06 | 三洋電機株式会社 | 光起電力装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111739955A (zh) * | 2019-03-25 | 2020-10-02 | 松下电器产业株式会社 | 太阳能单电池和太阳能电池组件 |
US10985289B2 (en) | 2019-03-25 | 2021-04-20 | Panasonic Corporation | Solar cell and solar cell module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8691613B2 (en) | Method for manufacturing photoelectric conversion device | |
JP6025106B2 (ja) | 光起電力装置 | |
US10340403B2 (en) | Photovoltaic device | |
US20140283902A1 (en) | Back junction solar cell with tunnel oxide | |
JP5526461B2 (ja) | 光起電力装置 | |
KR20080002657A (ko) | 반도체 구조, 태양 전지 및 광 전지 디바이스 제조 방법 | |
JP5919559B2 (ja) | 光起電力装置 | |
JP6350979B2 (ja) | 太陽電池 | |
WO2014050304A1 (ja) | 光電変換素子とその製造方法 | |
JP2016219854A (ja) | 光起電力装置及び光電変換装置の製造方法 | |
JP4215697B2 (ja) | 光電変換装置およびその製造方法 | |
JP6206687B2 (ja) | 光起電力装置及びその製造方法 | |
JP6021084B2 (ja) | 光起電力装置及びその製造方法 | |
JP2011077454A (ja) | 結晶シリコン系太陽電池とその製造方法 | |
Defresne et al. | Robustness up to 400° C of the passivation of c-Si by p-type a-Si: H thanks to ion implantation | |
JPH06268240A (ja) | 薄膜太陽電池及びその製造方法 | |
JPWO2019004126A1 (ja) | 光電変換装置の製造方法 | |
JP2006060131A (ja) | 光電変換装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180306 |