JP2016194527A - ホールセンサおよびセンサ配列体 - Google Patents

Abstract

【課題】少ない電力消費と低減された雑音特性を持ち、少なくとも２つの異なる位置の磁界の差を測定できるホールセンサを提供する。
【解決手段】ホールセンサＨＳを接続するための少なくとも４つのセンサ端子（ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｄ）と、２次元以上のメッシュで相互接続された少なくとも２つのホールセンサ素子とを備え、２つのホールセンサ素子は等分された２つの部分（Ｂ₁、Ｂ₂）に基本的に等しく分配され、差値がセンサ端子のうちの２つの間で電気的に生成されるように接続され、２つの部分（Ｂ₁、Ｂ₂）のホールセンサ素子は、それぞれメッシュの第１および第２の部分で相互接続され、一方の部分Ｂ₁の個々のセンサ値と、他方の部分Ｂ₂の個々のセンサ値とは、同一の強度および同一の方向の均一の磁界が印加された場合、互いに打ち消すようになっている。
【選択図】図１

Description

本発明は、複数のホールセンサ素子を有するホールセンサと、このようなホールセンサを有するセンサ配列体とに関する。

米国の物理学者エドウィン・ハーバート・ホール（１８５５〜１９３８年）にちなんで命名されたホール効果は、電流に垂直な磁界が存在する場合に発生する。この場合の磁界は、磁界の方向ならびに電流の方向の両方に垂直な方向に、ホール電圧と呼ばれる電位差を生成する。ホール電圧を測定することによって、磁界の成分の大きさを確定することが可能である。

ホール電圧を測定するホールセンサを、半導体デバイスとして実現することができる。半導体デバイス内には、たとえばＣＭＯＳプロセスの一部として生成される評価回路を一体化することもできる。動作電流が流れ、ホール電圧が発生する活性領域の面が半導体基体の最上部と同一平面に配置される場合には、この最上部に対し垂直の向きの磁界成分から引き起こされるホール電圧を測定することができる。この活性領域の平面が、半導体基体の最上部に垂直に、すなわち、半導体基体内で鉛直に配置される場合には、この最上部に平行な磁界の成分によって引き起こされるホール電圧を測定することができる。

ホールセンサ半導体デバイスでは、達成可能な感度が、使用される半導体材料の電荷キャリアの移動度によって制限される。シリコンでは、磁界強度および動作電圧に関連したホール電圧の大きさによって測定されるホールセンサの最大感度が、約０．１Ｖ／Ｔである。他の半導体材料は、より高い電荷キャリア移動度を有するが、このホールセンサを制御電子回路および評価電子回路と一体化するのにあまり適していない可能性がある。

さまざまなアプリケーション、たとえば、ロータリエンコーダまたは電流センサでは、２つの位置の間の磁界の差が測定される。従来の配列体によれば、ホールセンサごとに増幅段を有する２つのホールセンサが使用され、増幅段の出力の差が、ディジタル減算またはアナログ減算によって評価される。

本発明の目的は、異なる位置の磁界の差の評価のための改善された構想を提供することである。

上記の課題は独立項に記載の発明で解決される。これより派生したものおよびさらなる実施形態は、従属請求項に記載されている。

改善された構想は、異なる位置で磁界を測定する少なくとも２つホールセンサ素子を有するホールセンサを提供するというアイデアに基づくものである。ホールセンサ素子は、個々のセンサ値の間の差が電気的に生成されるように接続されるが、これらのホールセンサ素子は同一方位の磁界を測定できる。さらに、ホールセンサ素子は、ホールセンサのセンサ端子の間に接続される。したがって、ホールセンサ素子は、評価電子回路に直接に接続されるのではなく、このホールセンサの削減された個数のセンサ端子を介して接続される。したがって、ホールセンサの出力信号すなわち、２つの位置での磁界の差に対応する差値を、単一の増幅段によって直接に評価し、増幅することができる。その結果、改善された概念は、配列体のより少ない電力消費と低減された雑音とをもたらす。この差値は、２つの位置について同じ瞬間にすなわち同時に（coinstantaneously or simultaneously）生成され、したがって１つの単一の測定で生成される。

１つの実施形態によれば、ホールセンサは、ホールセンサを接続する少なくとも４つのセンサ端子と、共に接続された少なくとも２つのホールセンサ素子とを備え、これらのセンサ端子の間に接続されたホールセンサ素子の素子端子を備える。各々のホールセンサ素子は、その素子端子のうちの２つの間での個々のセンサ値を提供するように構成される。少なくとも２つのホールセンサ素子は、二等分された部分に基本的に等しく配置され、差値がセンサ端子のうちの２つの間で、個々のセンサのそれぞれの値から生じて、電気的に生成され、等分された一方の部分のホールセンサ素子は、等分された他方の部分のホールセンサ素子に逆直列の形態となるように接続される。等分された一方の部分の個々のセンサ値は、差値の被減数となり、他方の部分の個々のセンサ値は、差値の減数となる。

したがって、ホールセンサ素子のそれぞれの半分のホールセンサ素子の個々のセンサ値は、ホールセンサの２つのセンサ端子の間に生じる差値に寄与する。たとえば、これらの等分された２つの部分は、同一の強度で同一方向の均一な磁界がこれらの２つの部分に印加された場合に、被減数および減数が互いに打ち消し合うように配置される。

たとえば、ホールセンサおよびこれが備えるホールセンサ素子は、半導体基体上に配置される。ホールセンサは、センサ端子を介して接続され、これらのセンサ端子は、外部端子とも呼ばれる。対照的に、ホールセンサ素子の素子端子は、直接に接続可能ではなく、特に単独での接続は可能でなく、これらの素子端子は、内部端子とも呼ばれている。特にこのホールセンサは、従来のホールセンサと同様に、これらのそれぞれの外部端子またはセンサ端子を介して接続され、動作させることができる。しかし、従来のホールセンサとは異なり、磁界の絶対強度が測定されるのではなく、２つの磁界強度の差が測定される。

たとえば、素子端子のすべてが、ホールセンサのそれぞれの外部のセンサ端子につながっているのではなく、一部には、個々のホールセンサ素子の間のみで接続された素子端子がある。

たとえば、センサ端子のうちの２つは、ホールセンサの電源電流など、電力信号を供給するのに使用され、２つの他のセンサ端子は、測定信号すなわち差値を、たとえば差電圧の形で記録するのに使用される。特に、ホールセンサ素子の素子端子は、通常、外部から直接に接続されるのではなく、それぞれのセンサ端子を介してのみ接続される。すなわち、素子端子とは、これらの端子を介して電源信号、たとえば電源電流がホールセンサに提供されないことによって定義されるものである。ホールセンサ素子のいくつかの素子端子が、外側の端子に接続される場合には、特に測定動作における動作時に、これらの端子が動作時のホールセンサに接続されるのであれば、この場合のみこれらの端子は、センサ端子として理解される。しかしながら、このような外部に接続される素子端子が、内部での目的、たとえばホールセンサ内の測定に使用されるのみである場合には、そのような端子は、ホールセンサの追加の補助端子として理解される。

センサ端子は、複数の相互接続されたホールセンサ素子が、単一のホールセンサのようにこれらのセンサ端子を介して接続され得ることによって機能的に定義されるものである。この点において、センサ端子は、任意で外部に接続される素子端子とは異なる。特に、センサ端子は、動作中はホールセンサに接続するために構成される。

好ましくは、ホールセンサのホールセンサ素子のすべては、同種のもので構築される。「同種のホールセンサ素子」なる用語は、これらが少なくとも部分的に同一の特性を有するようになっていると理解される。たとえば、ホールセンサ素子は、等しい個数の素子端子を有し、かつ／または同一の幾何学的寸法を有する。しかし、さまざまな実施形態では、同種のものから構築されていないホールセンサ素子が、相互接続される。

たとえば、ホールセンサ内で使用されるホールセンサ素子は、横方向ホールセンサ素子、特にホールプレートとして形成されている。このようなホールセンサ素子は、ホールセンサ素子またはホールプレートそれぞれの表面に垂直な向きの磁界を測定する。

他の実施形態では、ホールセンサのホールセンサ素子は、縦方向ホールセンサ素子として形成される。このようなホールセンサ素子は、ホールセンサ素子の表面に平行な向きの磁界を測定する。たとえば、少なくとも２つのホールセンサ素子が、表面に平行な異なる方位の磁界を測定する縦方向ホールセンサ素子として形成される。これより、たとえば、ホールセンサ素子の表面に平行で、互いに直角な方向の磁界の差値を生成することができる。これらの個々のセンサ値は、表面の平面内の異なる座標軸に対応するものとすることができる。

しかし、縦方向および横方向のホールセンサ素子を、さまざまな実施形態でホールセンサ内で組み合わせることもでき、これらのホールセンサ素子の電気パラメータを、互いに適合させることができる。

いくつかの実施形態では、ホールセンサが丁度２つのホールセンサ素子を備え、これら２つのホールセンサ素子の間で差値が生成されるようになっている。他の実施形態では、ホールセンサが、より多数の、好ましくは偶数のホールセンサ素子を備え、これらのホールセンサ素子のいくつかは、差値の正の部分を提供し、またいくつかのホールセンサ素子は、差値の負の部分を提供するようになっている。どの場合でも、このホールセンサのホールセンサ素子は、基本的に２つの等しい部分に分離することができる。

１つの実施形態によれば、等分された一方の半分のホールセンサ素子は、ホールセンサの第１の隣接領域（contiguous area）に配置され、他方の半分のホールセンサ素子は、ホールセンサの第２の隣接領域に配置される。第２隣接領域は、好ましくは、第１隣接領域と重ならない。これより、第１位置の磁界強度の値は、この第１領域のホールセンサ素子の個々のセンサ値、たとえばこの第１領域内の平均値によって決定される。同様に、第２領域内のホールセンサ素子の個々のセンサ値は、第２位置の磁界強度の値を与える。

たとえば、第１隣接領域および第２隣接領域は、類似する形状を有し、離隔して配置される。したがって、それぞれのホールセンサ素子の同等の寄与が見込まれる。これらの領域の間の間隔は、ホールセンサの特定のアプリケーションによって決定されてよい。たとえば、ホールセンサが、ロータリエンコーダに使用される場合には、この間隔を、磁界を生成するのに使用される磁石の寸法に基づくものとすることができる。ホールセンサが、電流センサに使用される場合には、この間隔を、測定される電流に基づいて磁界を生成する２つのコイルの距離に基づくものとすることができる。

１つの実施形態によれば、少なくとも２つのホールセンサ素子は、逆並列の形態で接続される。たとえば、ホールセンサが、２つのホールセンサ素子を備える場合に、これらのホールセンサ素子の２つの素子端子は、同一の極性を伴って接続され、たとえば、電源電流が、ホールセンサ素子を通って同一の方向に流れるようになっている。他の２つの素子端子は、互いと反対の極性を伴って接続され、たとえば、それらの電圧寄与が、反対方向になり、したがって差電圧を生成するようになっている。特に、ホールセンサの各センサ端子は、各ホールセンサ素子の素子端子のうちの丁度１つに接続される。ここでは２つのホールセンサ素子について説明するが、この原理は、より多数の、好ましくは偶数のホールセンサ素子に適用することもできる。

たとえば、少なくとも２つのホールセンサ素子は、それぞれ第１、第２、第３、および第４の素子端子を有する。これらの素子端子のうちの２つで、上記の少なくとも２つのホールセンサ素子は、直結接続の形態で接続され、またこれらの素子端子のうちの他の２つで、少なくとも２つのホールセンサ素子は、交差接続の形態で接続される。

ホールセンサ内のホールセンサ素子で上記の接続を用いると、ホールセンサの入力抵抗は、別々のホールセンサを用いる従来のアプリケーションと比較して、低減される。さらに、所与の雑音レベルについて、ホールセンサの動作中の電流消費は、従来のアプリケーションに対して低減される。

上記の実施形態のいくつかの態様では、これらのホールセンサ素子のうちの１つは、これらのホールセンサ素子のうちの別の１つに対して回転されて配置される。これから、オフセットまたは残留オフセットの影響を低減することができる。

もう１つの実施形態によれば、少なくとも２つのホールセンサ素子は、逆直列（anti-serial）の形態で接続される。たとえば、ホールセンサが、同一の幾何学的方位の２つのホールセンサ素子を備える場合に、個々のセンサ値、たとえばホール電圧を測定するセンサ端子は、直列の形態であるが反対の極性で接続され、一方のホールセンサ素子が、生じる差に対する正の寄与を提供し、他方のホールセンサ素子が、生じる差に対する負の寄与を提供するようになっている。ホールセンサ素子の残りの素子端子は、ホールセンサ素子に電源信号を供給するのに使用することができ、この電源信号の供給は、ホールセンサ素子ごとに個別にまたはすべてのホールセンサ素子について共通の電源信号を用いて実行することができる。したがって、ホールセンサは、生じる差値を提供する２つのセンサ端子と、電源信号を印加する２つ以上のセンサ端子とを含むことができる。

センサ端子の間の接続は、固定されてよい。電流スピニング（current spinning）などの技法を実行できるために、センサ端子の間の相互接続は、可変であってよい。たとえば、ホールセンサ素子の素子端子は、信号端子または供給端子として使用されるように構成される。ホールセンサは、差値が２つのセンサ端子の間で電気的に生成されるように、連続する動作フェーズ内でそれぞれのセンサ端子への供給端子の接続を変更し、連続する動作フェーズ内でそれぞれの２つのセンサ端子の間で信号端子の接続を変更するように構成されたスイッチングネットワークをさらに含む。

また、逆直列接続を有する実施形態のために、ホールセンサの電流消費が低減されると同時に、雑音特性が改善される。

さらなる実施形態では、ホールセンサは、２次元以上のメッシュで相互接続された少なくとも４つのホールセンサ素子を含む。たとえば、メッシュは、各方向に少なくとも２つのホールセンサ素子を備える。これらのホールセンサ素子は、上記のように等分された２つの部分に配置される。したがって、ホールセンサ素子の個数の半分は、メッシュの一方の部分で相互接続され、ホールセンサ素子の個数の他方の半分は、メッシュの他方の部分で相互接続され、メッシュの両方の部分も、相互接続される。

使用されるメッシュ構造によって、ホールセンサ素子の２次元または３次元以上の相互接続が達成される。加えて、メッシュ構造によって、アレイ状の相互接続が形成される。言い替えると、少なくとも１つの平面で、メッシュで相互接続されたホールセンサ素子が広がっている。いくつかの実施形態では、単一のホールセンサ素子が、メッシュに配置され、これらのホールセンサ素子が必ずしも互いに重なり合わずに、メッシュのそれぞれ１つ以上の列または行が、それぞれ隣接する列または行に重なり合うようになっている。たとえば、これらのホールセンサ素子は、蜂の巣様メッシュ構造で相互接続される。たとえば、複数のホールセンサ素子が、それぞれＮ×Ｍメッシュまたはアレイに配置され、ここで、Ｎ＞１かつＭ＞１である。ＮおよびＭは、同一または異なるものとすることができる。たとえば、ＮおよびＭは、２のべき乗であってよい。メッシュは、たとえば、対応する個数のホールセンサ素子を有する、４×４、８×８、１６×１６、またはさらに大きいメッシュである。より多数のホールセンサ素子は、それぞれオフセット電圧または残留オフセット電圧をさらに低減することを可能にする。メッシュは、完全に埋められる必要がなく、メッシュの個々のノードが空いたままになっていてよい。したがって、丸い形、十文字の形、または多角形の形状など、長方形の形状以外の形を有するメッシュ接続を形成されてよい。ホールセンサ素子をメッシュで配線することによって、２次元または多次元の相互接続を達成することができる。

たとえば、メッシュの半分の一方のホールセンサ素子が、定められたパターンで相互接続され、センサ端子で供給される差値への正の寄与をもたらす。これに応じて、１つの実施形態では、メッシュのもう一方の半分のホールセンサ素子は、最初の半分のホールセンサ素子に関して対称の形で相互接続される。

これに応じて、一方の半分のホールセンサ素子は、他方の半分のホールセンサ素子に対して、対称の形状、特に鏡映の形状で接続される。

すべての上記の実施形態において、それぞれホールセンサ素子またはホールセンサ素子の相互接続を、所定の対称性、特に鏡面対称とすることが好ましい。ホールセンサのホールセンサ素子に対称性を与えることによって、所望の差値となるような正負の寄与を容易に達成することができる。ホールセンサ内でホールセンサ素子の直結相互接続を適用することによって、ホールセンサまたは生成されるセンサアプリケーションの複雑さを、従来の分離されたホールセンサのアプリケーションと比較して低減することができる。これら分離されたホールセンサのそれぞれは、別々の電源回路および別々の増幅回路を必要とする。さらに、電力消費が低減され、所望の雑音レベルが達成される。

したがって、さらなる実施形態によれば、センサ配列体は、上記の実施形態のうちのいずれか１つによるホールセンサ、このホールセンサに接続されたバイアス回路、およびこのゴールセンサの２つのセンサ端子に接続された増幅器を備え、特にこれら２つのセンサ端子は、これら２つのセンサ端子の間に生成される差値に基づいて増幅された差信号を生成するための差値を供給する。たとえば、電源信号は、バイアス回路によってホールセンサに供給される。

これに対応して、２つの位置での磁界強度の差に対応する差値が測定されるアプリケーションでは、単一のバイアス回路および単一の増幅器のみが必要である。

以下の記載は、図面を参照して例示的実施形態を使用して本発明を詳細に説明するものである。さまざまな図面の同一の要素または類似する機能を有する要素に対して、同一の符号が使用される。

ホールセンサを含むセンサ配列体の実施形態を示す図である。 ホールセンサ素子の実施形態を示す図である。 ２つのホールセンサ素子を有するホールセンサの実施形態を示す図である。 ２つのホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。 ２つのホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。 複数のホールセンサ素子を有するホールセンサの実施形態を示す図である。 複数のホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。 ホールセンサ素子のさまざまな実施形態を示す図である。 複数のホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。 複数のホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。 複数のホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。 複数のホールセンサ素子を有するホールセンサのさらなる実施形態を示す図である。

異なる位置の磁界強度の差に対応する差値を決定するための従来の手法では、各位置に、それぞれの電源回路およびそれぞれの増幅器を有する分離されたホールセンサが設けられ、実効差値は、２つの増幅器の出力信号を評価することによって生成される。従来の手法では、各ホールセンサは、たとえば、単一のホールセンサ素子からなる。

抵抗Ｒ_Hを有するホールセンサまたはホールセンサ素子の、所定の帯域幅Δｆに関する入力に基づく熱雑音Ｂ_Noise-Sensorは、以下のようになる。

ここで、所定の動作点での感度Ｓ₀は、以下のように、ホールセンサの電源電圧Ｖ_INまたは電源電流Ｉ_INと電圧に基づく感度Ｓ_Vまたは電流に基づく感度Ｓ_Iによって決定される。

Ｓ₀＝Ｖ_IN・Ｓ_V＝Ｉ_IN・Ｓ_I

ホールセンサの出力信号を増幅する増幅器の入力に基づく雑音Ｂ_Noise-FEは、以下の式によって近似することができる。

ここで、Ｉ_FEは、増幅器に供給される電流であり、Ｒ_FE（Ｉ_FE）は、Ｉ_FEに依存する等価雑音抵抗である。

したがって、ホールセンサおよび増幅器の入力に基づく全雑音Ｂ_Noiseは、以下のようになる。

従来の手法では、磁界の差の測定のために、増幅機能を有する２つのホールセンサが必要である。したがって、幾何学的追加の結果、全システムの雑音Ｂ_Noise-totalは、以下のようになる。

ＩＨは、ホールセンサの電源電流であり、必要な総電流Ｉｔｏｔは、

Ｉ_tot＝２・Ｉ_H＋２・Ｉ_FE

である。

図１に、ホールセンサＨＳ、電源回路またはバイアス回路ＢＩＡＳ、スイッチングネットワークＳＷＮ、および増幅器ＡＭＰを有するセンサ装置を示す。ホールセンサＨＳは、少なくとも２つのホールセンサ素子を含み、そのうちの少なくとも１つのホールセンサ素子は、ホールセンサ素子の等分された第１の部分に配置され、少なくとも１つのホールセンサ素子は、このホールセンサ素子の等分された第２の部分に配置される。等分された第１の部分Ｂ₁および第２の部分Ｂ₂は、ホールセンサＨＳのホールセンサ素子の素子端子を接続するさまざまな接続線で接続される。

ホールセンサＨＳの内部接続線のいくつかは、外部接続線またはセンサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、およびＥＸＴ＿Ｄを介して外部に接続される。これらのセンサ端子は、ホールセンサＨＳを動作させるのに使用される。このために、ホールセンサＨＳは、スイッチングネットワークＳＷＮを介してバイアス回路ＢＩＡＳおよび増幅器ＡＭＰに接続される。スイッチングネットワークＳＷＮは、適宜用いられるものであり、たとえば、公知の電流スピニング技法などのオフセットを低減する技術を実施するために機能する。しかし、種々の実施形態で、このような技述が使用されない場合は、スイッチングネットワークＳＷＮを省略することができ、バイアス回路ＢＩＡＳおよび増幅器ＡＭＰは、それぞれホールセンサＨＳまたはセンサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、およびＥＸＴ＿Ｄに直接に接続される。

ホールセンサ素子の各々は、その素子端子のうちの２つの間に個々のセンサ値を提供するように構成され、個々のセンサ値は、同一方位の磁界に対応したものである。等分された２つの部分Ｂ₁、Ｂ₂に備えられた少なくとも２つのホールセンサ素子は、個々の各々のセンサ値から生じる差値がセンサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、およびＥＸＴ＿Ｄのうちの２つの間に電気的に生成されるように、内部接続される。したがって、上記の差値は、この差値に基づいて増幅された差信号ＳＢ１２を生成するために、増幅器ＡＭＰに供給される。この差値は、等分された第１の部分Ｂ₁および第２の部分Ｂ₂の２つのそれぞれの位置の間の磁界の差に比例する。

これより、上記の従来の手法で必要であった２つの電源回路および２つの増幅器と比較して、ホールセンサを動作させ、差信号ＳＢ１２を生成するために、単一の電源回路のみが単一の増幅器で必要となる。したがって、図１の実施形態の入力に基づく雑音と電流消費は、従来の手法を凌ぎ、これについては、図１のセンサ装置内で使用できるホールセンサＨＳのさまざまな実施形態に関して、後でより詳細に説明する。さらに、ホールセンサＨＳおよび他の回路経路ＢＩＡＳ、ＳＷＮ、ＡＮＰが半導体基体上で実装される場合には、従来の手法と比較して、必要な面積は少ない。

ホールセンサＨＳのホールセンサ素子は、様々な自明な実装形態で作製されてよい。図２では、ホールセンサ素子の例示的な実施形態が、動作中の電流の可能な流れ方向と共に示されている。ここで、図２Ａは、横方向ホールセンサ素子の実施形態を示し、たとえばスピニング電流技術の１つの動作フェーズでは、電流Ｉ１が、素子端子Ａから素子端子Ｃに流れ、別の動作フェーズでは、電流Ｉ２が、素子端子Ｂから素子端子Ｄに流れる。たとえば、正方形で図示されているようなホールセンサ素子の辺部の中央に、電気接続部が設けられ、素子接続部Ａ、Ｂ、Ｃ、Ｄとして機能する。このような横方向ホールセンサ素子を用いて、正方形で図示された素子の表面に垂直な磁界を測定することができる。

図２Ｂに、縦方向ホールセンサ素子の実施形態を示し、ここではたとえばｎ型ドーピングされたウェルＷがｐ型ドーピングされた半導体基体ＨＬ内に設けられている。それぞれ半導体基体ＨＬおよびウェルＷの表面上に、素子端子Ａ、Ｂ、Ｃ、Ｄの接続パッドが設けられ、素子端子Ａの接続パッドは、２つすなわち対称にそれぞれ設けられている。

図２Ａに示されたホールセンサ素子と同様に、図２Ｂの縦方向ホールセンサ素子では、電流は、流れの矢印Ｉ１Ａ、Ｉ１Ｂによって示されるように、第１動作フェーズでは素子端子Ｃから素子端子Ａの接続パッドへ流れる。第２動作フェーズでは、同様に電流Ｉ２が素子端子Ｂから素子端子Ｄへ流れる。図２Ｂに示されたホールセンサ素子では、半導体基体ＨＬまたはウェルＷの表面に平行な磁界を測定することができる。具体的には、形態として図２Ｂの図示で縦に走る磁界の測定が実行される。

好ましくは、磁場が図１のホールセンサＨＳに印加される場合は、すべてのホールセンサ素子が同一のタイプ、すなわち、すべて縦方向のホールセンサ素子またはすべて横方向のホールセンサ素子から構成される。さらに、ホールセンサＨＳのすべてのホールセンサ素子は、同様に構成され、たとえば同一の寸法および同一の電気的パラメータを有する。

ホールセンサＨＳの具体的な実装については、さまざまな実装態様があり、そのいくつかを、以下のように図面を用いて、より詳細に説明する。

たとえば、図３に、逆並列の形で接続された２つのホールセンサ素子１１、２１を有するホールセンサＨＳの実施形態を示す。ホールセンサ素子１１、１２のそれぞれは、センサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、およびＥＸＴ＿Ｄに接続される４つの素子端子Ａ、Ｂ、Ｃ、Ｄを備える。ホールセンサ素子１１は、これらのホールセンサ素子うちの等分された第１の部分Ｂ₁を形成し、ホールセンサ素子２１は、これらのホールセンサ素子のうちの等分された第２の部分Ｂ₂を形成する。

これらのホールセンサ素子１１、２１は、互いに対称に、特に鏡面対称で配置される。これに関して、ホールセンサ素子１１の素子端子は、時計回りにラベル付けされ、左上角の素子端子Ａから始まり、左下角の素子端子Ｄで終わる。上記の対称性のために、ホールセンサ素子２１の素子端子は、反時計回りにラベル付けされ、やはり左上角の素子端子Ａから始まるが、右上角の素子端子Ｄで終わる。これより、それぞれの素子端子Ａをセンサ端子ＥＸＴ＿Ａに、素子端子Ｂをセンサ端子ＥＸＴ＿Ｂに、素子端子Ｃをセンサ端子ＥＸＴ＿Ｃに、素子端子Ｄをセンサ端子ＥＸＴ＿Ｄに接続することによって、差が、２つの対向するセンサ端子の間で暗黙的に生成される。たとえば、これは、ホールセンサ素子１１、２１の間で入れ替えられている素子端子ＢおよびＤを見れば明らかである。

図４に、図３に示された実施形態に似た、逆並列で接続された２つのホールセンサ素子１１、２１を有するホールセンサＨＳのもう１つの実施形態を示す。しかし、図４の実施形態では、右のホールセンサ素子２１が、図３に示されたもう一方のホールセンサ素子に対して９０°時計回りに回転されている。したがって、ホールセンサ素子２１の幾何学的回転が行われている。このため、ホールセンサで生じる残留オフセットが改善される。

図３および図４の両方の実施形態で、生じる差値に対して、ホールセンサ素子１１が、ホールセンサ素子２１と比較して反対の符号を有する寄与をもたらすように、ホールセンサ素子１１、２１は接続される。このため、この差値は、等分された第１の部分Ｂ₁と第２の部分Ｂ₂の２つの位置のそれぞれの磁界の間の差に比例する。

以下では、図３および４に示されたホールセンサの性能を、上記の従来の手法と比較する。

たとえば、図３および４の実施形態の入力に基づく雑音Ｂ_Noiseは、以下の式

で与えられ、総電流Ｉ_totは、

Ｉ_tot＝２・Ｉ_H＋Ｉ_FE

となる。

上の式のホールセンサの実効抵抗は、２つのホールセンサ素子１１、２１の並列接続から生じ、したがって、各ホールセンサ素子の個々の抵抗Ｒ_Hの半分となる。ホールセンサからの入力に基づく雑音Ｂ_Noiseは、従来の手法と同一であるが、増幅の寄与が増加する、すなわち、Ｓ₀に対し２＊Ｓ₀である。より分かり易い比較のため、従来の手法と同一の雑音を有するためには、ホールセンサ電源電流またはホールセンサ電源電圧を、√２増加させ、ホールセンサ素子の抵抗Ｒ_Hを倍にすればよい。こうして入力に基づく雑音は以下のようになり、

総電流Ｉ_totは、

となる。

したがって、図３および図４で説明された実施形態を用いて、この動作点で、より少ない電力消費で等しい雑音性能が達成されており、従来の手法を凌いでいる。

図５に、２つのホールセンサ素子１１、２１を有するホールセンサのもう１つの実施形態を示す。この実施形態では、これらのホールセンサ素子１１、２１は、逆直列の形で接続される。図３および図４の実施形態と同様に、ホールセンサ素子１１、２１の素子端子は、このホールセンサ素子の等分された第１の部分Ｂ₁を形成する第１のホールセンサ素子１１とホールセンサ素子の等分された第２の部分Ｂ₂を形成する第２のホールセンサ素子２１との間の対称性を規定するために、それぞれ時計回りおよび反時計回りにラベル付けされている。

この実施形態では、素子端子Ａ、Ｃが、それぞれセンサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ａ’、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｃ’に接続される。たとえば、電源信号、具体的には電源電流を、これらのセンサ端子を介してホールセンサ素子１１、２１に供給することができる。ホールセンサ素子１１の素子端子Ｂは、ホールセンサ素子２１の素子端子Ｄに接続される。ホールセンサ素子１１の素子端子Ｄは、センサ端子ＥＸＴ＿Ｄに接続され、ホールセンサ素子２１の素子端子Ｂは、センサ端子ＥＸＴ＿Ｂに接続される。図５からわかるように、逆直列接続は、特に、センサ端子ＥＸＴ＿Ｂ、ＥＸＴ＿Ｄの間で形成される。したがって、センサ端子ＥＸＴ＿Ｂ、ＥＸＴ＿Ｄの間の結果の差値は、ホールセンサ素子１１、２１の位置の間の磁界強度の差に対応する。

したがって、均一な単一方向磁界のすべてが打ち消され、形成されるホールセンサＨＳは、測定される磁界、たとえば移動する磁石またはコイルを通る電流によって生成される磁界の差のみを感知する。

センサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ａ’、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｃ’、ＥＸＴ＿Ｄの間の接続は、固定されてよい。電流スピニングなどの技法を実施できるように、センサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ａ’、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｃ’、ＥＸＴ＿Ｄの間の相互接続は可変であってよい。たとえば、ホールセンサ素子１１、１２の素子端子Ａ、Ｂ、Ｃ、Ｄは、信号端子または電源端子として使用されるように構成される。ホールセンサは、さらに、スイッチングネットワークを含むことができ、このスイッチングネットワークは、連続する動作フェーズでそれぞれのセンサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ａ’、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｃ’への電源端子の接続を変更し、連続する動作フェーズでセンサ端子ＥＸＴ＿Ｂ、ＥＸＴ＿Ｄの間で信号端子の接続を変更し、差値が、２つのセンサ端子ＥＸＴ＿Ｂ、ＥＸＴ＿Ｄの間で電気的に生成されるように構成される。たとえば、接続される素子端子は、異なる動作フェーズの間で回転される。

逆直列の実施形態のさらなる特定の実装態様、たとえば、図５に示されたものより多数のホールセンサ素子を有する実装態様または（複数の）電流源の実装態様を有する実装態様などが、可能である。具体的には、ドイツ国特許出願第１０２０１１０１７０９６号に記載されている、直列接続されたホールセンサを有するホールセンサ半導体デバイスのためのスイッチング技法は、当業者であれば逆直列ホールセンサに適合させることが可能である。本願ではこのドイツ国特許出願第１０２０１１０１７０９６号に記載された全ての開示内容が参照されて援用される。

たとえば、図５の実施形態の入力に基づく雑音Ｂ_Noiseは、以下の式

によって与えられ、総電流Ｉ_totは、

Ｉ_tot＝２・Ｉ_H＋Ｉ_FE

となる。

したがって、上記の図５の実施形態を用いて、従来の手法と比較して、より少ない電流消費でより良好な雑音性能が達成される。

図６に、等分された第１の部分Ｂ₁および第２の部分Ｂ₂に配置された複数のホールセンサ素子を有するホールセンサＨＳのさらなる実施形態を示す。具体的には、等分された第１の部分Ｂ₁は、ホールセンサ素子１１、１２、１３、１４、２１、２２、２３、２４を備え、等分された第２の部分Ｂ₂は、ホールセンサ素子３１、３２、３３、３４、４１、４２、４３、４４を備える。等分された第１の部分Ｂ₁のホールセンサ素子１１、１２、…、２４は、これらが第１の部分Ｂ₁の領域または形状内の磁界強度に対応する一方の極性の値に寄与するように接続される。同様に、ホールセンサ素子３１、３２、…、４４は、等分された第２の部分Ｂ₂の領域または形状内の磁界強度に対応する他方の極性の値に寄与する。さらに、等分された第１および第２の部分、またはこれらの第１および第２の部分のＢ₁，Ｂ₂のそれぞれのホールセンサ素子は、これら２つの寄与が、２つの等分された部分Ｂ₁、Ｂ₂での磁界強度の差に対応する、外部センサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、およびＥＸＴ＿Ｄのうちの２つの間で差値を生成するように接続される。たとえば、第１の部分Ｂ₁および第２の部分Ｂ₂は、第１の隣接領域および第２の隣接領域を形成し、これらは、同様の形状を有し、離隔されて配置される。第１の部分Ｂ₁および第２の部分Ｂ₂は、丸い形、十文字の形、または多角形の形など、長方形以外の形を有してよい。

差値を生成するために、ホールセンサ素子１２、１３の素子端子Ａは、センサ端子ＥＸＴ＿Ａに接続され、ホールセンサ素子２１、３１の素子端子Ｂは、センサ端子ＥＸＴ＿Ｂに接続され、ホールセンサ素子４２、４３の素子端子Ｃは、センサ端子ＥＸＴ＿Ｃに接続され、ホールセンサ素子２４、３４の素子端子Ｄは、センサ端子ＥＸＴ＿Ｄに接続される。さらに、ホールセンサ素子１１、…、３４の素子端子Ｃは、それぞれの右隣、すなわちホールセンサ素子２１、…、４４の素子端子Ａに接続される。同様に、上側の３つの行のホールセンサ素子の素子端子Ｄは、その隣り、すなわち、下側の３つ行のホールセンサ素子の素子端子Ｂに接続される。

図３、図４、および図５の実施形態に似て、等分された第１の部分Ｂ₁のホールセンサ素子の素子端子は、時計回りにラベル付けされ、等分された第２の部分Ｂ₂のホールセンサ素子の素子端子は、反時計回りにラベル付けされている。したがって、第２の部分Ｂ₂のホールセンサ素子は、第１の部分Ｂ₁のホールセンサ素子に対して対称に配置されている。

図６の実施形態のホールセンサ素子の配置で、この提示した接続のおかげで、生じるホールセンサの残留オフセットが低減される。

ホールセンサ素子１１、１２、…、４４は、ホールセンサＨＳ内で２次元メッシュを形成し、このメッシュは、センサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｄを介してのみ接続される。

図７に、メッシュで接続された複数のホールセンサ素子１１、１２、…、４４を含むホールセンサのもう１つの実施形態を示す。図６の実施形態と比較して、図７の（複数の）ホールセンサ素子は、４５°回転されている。さらに、これらのホールセンサ素子のいくつかは、２つまたは４つの素子端子Ａ、Ｂ、Ｃ、Ｄが一緒に接続されるように、隣接するホールセンサ素子に接続されている。たとえば、ホールセンサ素子２１の素子端子Ａは、その下隣りのホールセンサ素子２２の素子端子Ｂ、左下隣りのホールセンサ素子１２の素子端子Ｃ、および左隣りのホールセンサ素子１１の素子端子Ｄに接続されている。同様の接続が、ホールセンサ素子２２、２３、３１、３２、３３、４１、４２、４３ならびにそのそれぞれの左隣り、左下隣り、および下隣りについても存在する。

上記の実施形態のように、等分された第１の部分Ｂ₁のホールセンサ素子の素子端子は、時計回りにラベル付けされ、等分された第２の部分Ｂ₂のホールセンサ素子の素子端子は、反時計回りにラベル付けされ、それぞれ、左下角の素子端子Ａから始まる。したがって、図７の配置も、対称性を有する。

この配置の端部のホールセンサ素子は、その隣りだけに接続される。図７のホールセンサは、ホールセンサ素子１４の素子端子Ａに接続されたセンサ端子ＥＸＴ＿Ａ、ホールセンサ素子１１の素子端子Ｂに接続されたセンサ端子ＥＸＴ＿Ｂ、ホールセンサ素子４１の素子端子Ｃに接続されたセンサ端子ＥＸＴ＿Ｃ、ホールセンサ素子４４の素子端子Ｄに接続されたセンサ端子ＥＸＴ＿Ｄを介して接続される。

図６の実施形態と同様に、等分された第１および第２の部分Ｂ₁、Ｂ₂の位置での磁界の差に対応する差値を、２つのセンサ端子の間で測定することができる。

たとえば、メッシュ構成を有する実施形態の入力関連雑音Ｂ_Noiseは、

によって与えられ、総電流Ｉ_totは、

Ｉ_tot＝Ｉ_H＋Ｉ_FE

となる。

上記の式では、抵抗Ｒ_Hは、センサ端子に現れる、接続されたホールセンサ素子の実効抵抗である。したがって、従来の手法と比較して半分の電流で、雑音は、√２倍に増加する。従来の手法と同じ雑音を得るために、電源電流または電源電圧を√２倍に増加させてよい。総電流Ｉ_totは、

であり、これは、従来の手法と比較してまだ少ない。

図８に、主にそれぞれの素子端子のラベリングが異なる、ホールセンサ素子のさまざまな可能な構成を示す。たとえば、図８Ａ、図８Ｂ、図８Ｃ、および図８Ｄの構成は、それぞれの矢印の隣のプラス記号によって表される、素子端子が時計回りにラベル付けされる構成を示す。同様に、図８Ｅ、図８Ｆ、図８Ｇ、および図８Ｈは、それぞれの矢印の隣のマイナス記号によって表される、素子端子のラベリングが反時計回りに行われている構成を示す。

矢印の向きは、ホールセンサ素子のどの角が、基準素子端子、たとえば素子端子Ａがラベル付けされるのかを示す。具体的には、図８Ａおよび図８Ｅで使用される右向き矢印は、左下角に素子端子Ａのラベルが付けられることを示す。下向き矢印は、図８Ｂおよび図８Ｆに示されているように、左上角に素子端子Ａのラベルが付けられることを示す。左向き矢印は、図８Ｃおよび図８Ｇに示されているように、右上角の素子端子Ａのラベル付けを示す。最後に、上を指す矢印は、素子端子Ａが、右下角に位置していることを示す。上記の実施形態のうちの１つによるホールセンサ内で、このさまざまな構成を、使用することができる。たとえば、上記のように、時計回りのラベリングを有する図８Ａ、図８Ｂ、図８Ｃ、図８Ｃの構成を、等分された第１の部分Ｂ₁内で使用してよく、反時計回りのラベリングを有する図８Ｅ、図８Ｆ、図８Ｇ、および図８Ｈの構成を、等分された第２の部分Ｂ₂内で使用してよい。

図８に示されたそれぞれの構成を用いて、ホールセンサのさらなる実施形態を次に続く図に示す。それぞれの構成は、それぞれプラス記号またはマイナス記号を有するそれぞれの矢印として描かれる。

たとえば、図９に、８つのホールセンサ素子図８Ａの構成に従って等分された左側半分Ｂ₁内に設けられるホールセンサの実施形態を示す。このホールセンサの等分された右側半分Ｂ₂では、左側半分Ｂ₁に対して対称の配置で設けられる。この対称性は、右側半分Ｂ₂のホールセンサ素子に図８Ｅの構成を適用することで生じる。個々のホールセンサ素子の間の相互接続は、たとえば図６または図７と同様に行われる。また、センサ端子ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｄを設けることは、たとえば図６または図７の実施形態のうちの１つに倣ってて行われてよい。

図９の実施形態では、使用されるホールセンサ素子は、基本的に同一の向きを有する。図１０に、図９の実施形態と同様なホールセンサのさらなる実施形態を示し、ここでは、個々のホールセンサ素子が、互いに対して回転されているが、これは異なる向きの矢印でわかる。しかし、左側Ｂ₁のホールセンサ素子が、プラス記号によって表されるように時計回りにラベル付けされ、右側Ｂ₂のホールセンサ素子が、マイナス記号によって表されるように反時計回りにラベル付けされているので、等分された２つの部分Ｂ₁、Ｂ₂の間でそれぞれ対称性が与えられまたは保持されている。このように、この対称性のおかげで、上記の実施形態では、センサ端子で差値がもたらされる。

図１０の実施形態とは特に使用されるホールセンサ素子の個数が異なる、ホールセンサのさらなる実施形態を図１１に示す。図１１のホールセンサは、特に２つの半等分された部分Ｂ₁、Ｂ₂に分配された６４個のホールセンサ素子を備える。図１０の実施形態と同様に、個々のホールセンサ素子は、互いに対して回転されている。

図１２は、６４個のホールセンサ素子を有するホールセンサのさらなる実施形態を示す。対称の線は、概ねこの配列体の対角線に沿ってホールセンサを分離している。しかし、前記の実施形態と同様に、それぞれのプラス記号またはマイナス記号によって示されるように、等分された第１の部分Ｂ₁は、時計回りにラベル付けされたホールセンサ素子を備え、第２の部分Ｂ₂は、反時計回りにラベル付けされたホールセンサ素子を備える。このように、この実施形態でも、等分された第１および第２の部分Ｂ₁、Ｂ₂の２つの位置での磁界強度の差に対応する差値が、図１２のホールセンサによってもたらされ得る。

上記の実施形態のホールセンサを図１のセンサ配列体に適用する場合は、ホールセンサを動作させるために単一の増幅器および単一の電源回路またはバイアス回路だけが必要である。また、チョッピング装置またはデチョッピング（dechopping）装置が、ホールセンサ信号の評価のために使用される場合には、単一のチョッピング／デチョッピング回路だけが、このセンサ配列体のために必要である。したがって、従来の手法と比較して、必要な回路部品が少なく、電力消費が低減される。

逆並列構成の図３および図４の実施形態および、図６、図７、図９〜図１２の実施形態では、センサ端子のうちの２つが電源信号を供給するのに使用され、センサ端子の他の２つが、差値をもたらすのに使用されることで、そのまま従来のホールセンサのように動作させることができる。したがって、従来のホールセンサと比較して、電流スピニングなどの技法を、変更なしで適用することができる。

しかし、図５の実施形態の逆直列構成を、上記で示したように、電源電流のそれぞれの変更によって電流スピニング技法を用いて動作させることもできる。

ホールセンサのメッシュ状構成を用いると、たとえばセンサ端子に接続される素子端子の個数および位置を選択することによって、生じるホールセンサの抵抗を変更したり、影響を与えることができる。特に、ホールセンサの抵抗は、センサ端子に直接に接続されるホールセンサ素子の個数を増やすことによって低減することができる。

Claims (13)

1. ホールセンサ（ＨＳ）を接続するための少なくとも４つのセンサ端子（ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｄ）と、２次元以上のメッシュで相互接続された少なくとも４つのホールセンサ素子（１１、１２、…、４４）とを備え、前記ホールセンサ素子（１１、１２、…、４４）の素子端子（Ａ、Ｂ、Ｃ、Ｄ）が、前記センサ端子（ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｄ）の間に接続されるホールセンサ（ＨＳ）であって、
   各々の前記ホールセンサ素子（１１、１２、…、４４）は、当該ホールセンサ素子の素子端子（Ａ、Ｂ、Ｃ、Ｄ）のうちの２つの間で、個々のセンサ値をもたらすように構成され、
   前記少なくとも４つのホールセンサ素子（１１、１２、…、４４）は、等分された２つの部分（Ｂ₁、Ｂ₂）に基本的に等しく分配され、差値が前記センサ端子（ＥＸＴ＿Ａ、ＥＸＴ＿Ｂ、ＥＸＴ＿Ｃ、ＥＸＴ＿Ｄ）のうちの２つの間で、それぞれの個々のセンサ値から生じて、電気的に生成されるように接続され、
   等分された一方の部分（Ｂ₁）の前記ホールセンサ素子は、前記メッシュの第1の部分で相互接続され、等分された他方の部分（Ｂ₂）の前記ホールセンサ素子は、前記メッシュの第２の部分で相互接続され、前記メッシュの第１の部分および第２の部分双方が相互接続されており、
   前記等分された一方の部分（Ｂ₁）の前記個々のセンサ値が、前記差値の被減数を形成し、前記等分された他方の部分（Ｂ₂）の前記個々のセンサ値が、前記差値の減数を形成し、同一の強度および同一の方向の均一の磁界が、等分された両方の部分（Ｂ₁、Ｂ₂）に印加された場合、前記被減数および前記減数は、互いに打ち消すようになっている、
   ことを特徴とするホールセンサ（ＨＳ）。
2. 前記等分された一方の部分（Ｂ₁）の前記ホールセンサ素子は、前記等分された他方の部分（Ｂ₂）の前記ホールセンサ素子に対して、対称の形態、すなわち鏡面対称の形態で接続されることを特徴とする、請求項１に記載のホールセンサ（ＨＳ）。
3. 前記等分された一方の部分（Ｂ₁）の前記ホールセンサ素子は、当該ホールセンサが前記等分された一方の部分（Ｂ₁）の領域での磁界強度に対応する第１の値に寄与するように接続され、
   前記等分された他方の部分（Ｂ₂）の前記ホールセンサ素子は、当該ホールセンサが前記等分された他方の部分（Ｂ₂）の領域での磁界強度に対応する第２の値に寄与するように接続され、
   前記第１の値は、前記差値に対して、前記第２の値の寄与と比較して反対の符号を有する寄与をもたらすことを特徴とする、
   請求項１または２に記載のホールセンサ（ＨＳ）。
4. 前記ホールセンサ（ＨＳ）は、とりわけ前記ホールセンサ（ＨＳ）の動作中は、前記相互接続されたホールセンサ素子（１１，１２，．．．，４４）が前記センサ端子を介して単一のホールセンサのように接続できるように構成されることを特徴とする、請求項１乃至３のいずれか１項に記載のホールセンサ（ＨＳ）
5. 前記等分された一方の部分（Ｂ₁）の前記ホールセンサ素子は、前記ホールセンサ（ＨＳ）の第１隣接領域に配置され、前記等分された他方の部分（Ｂ₂）の前記ホールセンサ素子は、前記第１隣接領域と重なり合わない、前記ホールセンサ（ＨＳ）の第２隣接領域に配置されることを特徴とする、
   請求項１乃至４のいずれか１項に記載のホールセンサ（ＨＳ）。
6. 前記第１隣接領域および前記第２隣接領域は、類似する形状を有し、離隔して配置されることを特徴とする、
   請求項５に記載のホールセンサ（ＨＳ）。
7. 前記ホールセンサ素子（１１、１２、…、４４）のすべては、横方向ホールセンサ素子として形成されており、特にホールプレートとして形成されていることを特徴とする、
   請求項１乃至６のいずれか１項に記載のホールセンサ（ＨＳ）。
8. 前記ホールセンサ素子（１１、１２、…、４４）のすべては、縦方向ホールセンサ素子として形成されていることを特徴とする、
   請求項１乃至６のいずれか１項に記載のホールセンサ（ＨＳ）。
9. 前記ホールセンサ素子（１１、１２、…、４４）のすべては、同様に構成されていることを特徴とする、
   請求項１乃至８のいずれか１項に記載のホールセンサ（ＨＳ）。
10. 等分された２つの部分（Ｂ₁、Ｂ₂）の前記差値は、同じ瞬間にすなわち同時に生成されることを特徴とする、
    請求項１乃至９のいずれか１項に記載のホールセンサ（ＨＳ）。
11. 全ての前記ホールセンサ素子（１１，１２，．．．，４４）は、１つの共通な半導体基体に設けられていることを特徴とする、
    請求項１乃至１０のいずれか１項に記載のホールセンサ（ＨＳ）。
12. 請求項１乃至１１のいずれか１項に記載のホールセンサ（ＨＳ）と、前記ホールセンサ（ＨＳ）に接続されたバイアス回路（ＢＩＡＳ）と、前記２つのセンサ端子の間に生成される前記差値に基づいて増幅された差信号（ＳＢ１２）を生成するために前記ホールセンサの前記２つの端子に接続された増幅器（ＡＭＰ）と、を備えることを特徴とするセンサ配列体。
13. 前記バイアス回路（ＢＩＡＳ），前記増幅器（ＡＭＰ），および前記ホールセンサ（ＨＳ）は、全ての前記ホールセンサ素子（１１，１２，．．．，４４）と共に、１つの共通な半導体基体に設けられていることを特徴とする、
    請求項１２に記載のセンサ配列体。

Images