JP2016178214A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2016178214A
JP2016178214A JP2015057579A JP2015057579A JP2016178214A JP 2016178214 A JP2016178214 A JP 2016178214A JP 2015057579 A JP2015057579 A JP 2015057579A JP 2015057579 A JP2015057579 A JP 2015057579A JP 2016178214 A JP2016178214 A JP 2016178214A
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
aluminum alloy
manufacturing
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015057579A
Other languages
English (en)
Other versions
JP6341126B2 (ja
Inventor
潤弥 西井
Junya Nishii
潤弥 西井
園山 貴広
Takahiro Sonoyama
貴広 園山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2015057579A priority Critical patent/JP6341126B2/ja
Publication of JP2016178214A publication Critical patent/JP2016178214A/ja
Application granted granted Critical
Publication of JP6341126B2 publication Critical patent/JP6341126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】多段状の層を形成する技術を提供する。【解決手段】半導体装置の製造方法は、アルミニウム合金を含む第1の層を形成する形成工程と、所定時間の放置後、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する放置後形成工程と、前記第1の層と前記第2の層とをエッチングするエッチング工程と、を備える。【選択図】図6

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
半導体装置に用いる配線電極は、大きな電流を流した場合にも対応できるようにするため、膜厚を1μm以上とすることが好ましい。しかし、このような膜の厚い電極の上に絶縁膜を形成する場合、絶縁膜の被覆性を確保する観点から、配線電極を多段状に形成する方法が知られている(例えば、特許文献1)。
図1は、特許文献1の配線の形成方法を説明する図である。まず、基板11の上に、異種金属の多層膜(12A、13A、14A)を連続成膜後、その上にフォトレジストによりレジストパターン15を形成する(図1(A)参照)。次に、レジストパターン15をフォトマスクとして、最上層の金属膜14Aをオーバーエッチングすることにより、金属膜14を形成する(図1(B)参照)。その後、フォトレジストを軟化させることによりレジストパターン15を上から二番目の金属膜13Aに垂下させて、金属膜13Aのレジストパターン15とする(図1(C)参照)。そして、レジストパターン15をフォトマスクとして、上から二番目の金属膜13Aをオーバーエッチングすることにより金属膜13を形成する(図1(D)参照)。このようにフォトレジストを軟化させ、レジストパターンを垂下させることにより、特許文献1の配線の形成方法では、配線電極を多段状に形成している(図1(E)参照)。
特開2000−315683号公報
しかし、特許文献1に記載の技術においては、軟化後のレジスト形状の制御が困難であるため、加工精度が低くなる傾向がある。また、特許文献1に記載の技術においては、異種金属層の多層膜を形成後にレジストパターンの形成した後、(i)エッチングと、(ii)フォトレジストの軟化とを繰り返すため、工程が煩雑となる傾向にある。このため、半導体装置の電極層を多段状に形成する他の方法の開発が望まれていた。そのほか、従来の半導体装置の製造方法においては、製造の容易化、製造の精確さ、作業性の向上等が望まれていた。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の形態として実現することができる。
(1)本発明の一形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、アルミニウム合金を含む第1の層を形成する形成工程と、所定時間の放置後、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する放置後形成工程と、前記第1の層と前記第2の層とをエッチングするエッチング工程と、を備える。この形態の半導体装置の製造方法によれば、第2の層の不純物濃度が第1の層の不純物濃度に比べて小さくなる。この結果、第2の層のほうが、第1の層に比べてエッチングされやすくなるため、多段状の層を形成できる。また、この形態の半導体装置の製造方法によれば、第1の層のエッチングと第2の層のエッチングを一度に行うことが出来るため、第1の層のエッチングと第2の層のエッチングをそれぞれ行う場合に比べて、工数を削減できる。
(2)上記形態の半導体装置の製造方法において、前記エッチング工程は、ドライエッチングにより行ってもよい。この形態の半導体装置の製造方法によれば、多段状の層を形成できる。
(3)上記形態の半導体装置の製造方法において、前記エッチング工程において、エッチングマスクに対するアルミニウム合金の選択比が4以上6以下であってもよい。この形態の半導体装置の製造方法によれば、アルミニウム合金を含む層(第1の層と第2の層)の側面のエッチングをより効果的に行うことができる。この結果、多段状の層をより確実に形成できる。
(4)上記形態の半導体装置の製造方法において、前記エッチング工程におけるエッチングガスは、主に、塩素(Cl)ガスを用いてもよい。この形態の半導体装置の製造方法によれば、多段状の層を形成できる。
(5)上記形態の半導体装置の製造方法において、前記エッチング工程におけるエッチングガスは、さらに、塩化ホウ素(BCl)を含み、前記塩化ホウ素(BCl)は、前記塩素(Cl)ガスに対して2%より多く、10%より少なくてもよい。この形態の半導体装置の製造方法によれば、多段状の層を形成できる。
(6)本発明の他の形態によれば、半導体装置の製造方法が提供される。この半導体装置の製造方法は、所定のアルゴン流量で、アルミニウム合金を含む第1の層を形成する形成工程と、前記所定のアルゴン流量よりも小さいアルゴン流量として、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する条件変更後形成工程と、前記第1の層と前記第2の層とをエッチングするエッチング工程と、を備える。この形態の半導体装置の製造方法によれば、第2の層の不純物濃度が第1の層の不純物濃度に比べて小さくなる。この結果、第2の層のほうが、第1の層に比べてエッチングされやすくなるため、多段状の層を形成できる。また、この形態の半導体装置の製造方法によれば、第1の層のエッチングと第2の層のエッチングを一度に行うことが出来るため、第1の層のエッチングと第2の層のエッチングをそれぞれ行う場合に比べて、工数を削減できる。
(7)本発明の他の形態によれば、半導体装置が提供される。この半導体装置は、アルミニウム合金を含む第1の層と、前記第1の層の上に形成された、アルミニウム合金を含む第2の層と、を備え、前記第1の層の上面の面積は、前記第2の層の底面の面積よりも大きい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(8)上記形態の半導体装置において、前記第1の層の抵抗率は、前記第2の層の抵抗率よりも大きくてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(9)上記形態の半導体装置において、前記第1の層の上面および前記第2の層の上面において、酸化アルミニウム層が形成されていてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(10)上記形態の半導体装置において、前記第1の層と前記第2の層とは、相似形としてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(11)上記形態の半導体装置において、前記第1の層の上面の端と、前記第2の層の底面の端との最短距離は、1μm未満としてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(12)上記形態の半導体装置において、さらに、前記第2の層の上に形成された、アルミニウム合金を含む第3の層を備え、前記第2の層の上面の面積は、前記第3の層の底面の面積よりも大きく、前記第1の層の上面の端と、前記第2の層の底面の端との最短距離は、前記第2の層の上面の端と、前記第3の層の底面の端との最短距離よりも大きくてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(13)上記形態の半導体装置において、さらに、前記第1の層と、前記第2の層との少なくとも一部を覆う絶縁膜を備えてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
(14)上記形態の半導体装置において、さらに、前記第1の層の底面と接し、窒化チタンにより形成された窒化チタン層と、前記窒化チタン層の底面と接し、チタンにより形成されたチタン層と、前記チタン層の底面と接し、半導体により形成された半導体層と、を備えてもよい。この形態の半導体装置によれば、第1の層と第2の層の少なくとも一方を覆う絶縁膜を形成する際に、絶縁膜の被覆性を良好にすることができる。
上述した本発明の各形態の有する複数の構成要素はすべてが必須のものではなく、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、適宜、前記複数の構成要素の一部の構成要素について、その変更、削除、新たな他の構成要素との差し替え、限定内容の一部削除を行うことが可能である。また、上述の課題の一部又は全部を解決するため、あるいは、本明細書に記載された効果の一部又は全部を達成するために、上述した本発明の一形態に含まれる技術的特徴の一部又は全部を上述した本発明の他の形態に含まれる技術的特徴の一部又は全部と組み合わせて、本発明の独立した一形態とすることも可能である。
本発明は、半導体装置およびその製造方法以外の種々の形態で実現することも可能である。例えば、本願発明は、上記形態の半導体装置が組み込まれた電気機器、上記形態の半導体装置を製造する製造装置などの形態で実現することができる。
この形態の半導体装置の製造方法によれば、第2の層の不純物濃度が第1の層の不純物濃度に比べて小さくなる。この結果、第2の層のほうが、第1の層に比べてエッチングされやすくなるため、多段状の層を形成できる。また、この形態の半導体装置の製造方法によれば、第1の層のエッチングと第2の層のエッチングを一度に行うことが出来るため、第1の層のエッチングと第2の層のエッチングをそれぞれ行う場合に比べて、工数を削減できる。
特許文献1の配線の形成方法を説明する図。 第1実施形態における半導体装置10の構成を模式的に示す断面図。 半導体装置10を+X軸方向側から見た図。 アルミニウム合金層90を覆う絶縁膜80を備える状態の半導体装置10を示す模式図。 アルミニウム合金層90Zを覆う絶縁膜80を備える状態の半導体装置10Zを示す模式図。 半導体装置10の製造方法を示す工程図。 各サンプルの抵抗率(μΩcm)を示す図。 アルミニウム合金層90の各層の界面において酸化膜層が形成されている状態を模式的に示す図。 アルゴン流量(sccm)と抵抗率(μΩcm)との関係を示す図。 本発明を、縦型MOSFET10Bに適用した例を示す断面図。
A.第1実施形態:
A1.半導体装置10の構成:
図2は、第1実施形態における半導体装置10の構成を模式的に示す断面図である。半導体装置10は、半導体層20と、チタン層30と、窒化チタン層40と、第1の層50と、第2の層60と、第3の層70とを備える。なお、第1の層50と、第2の層60と、第3の層70とを総称して、アルミニウム合金層90とも呼ぶ。
図2には、相互に直交するXYZ軸が図示されている。図2のXYZ軸のうち、X軸は、半導体層20に対してチタン層30が積層する積層方向に沿った軸である。X軸に沿ったX軸方向のうち、+X軸方向は、半導体層20からチタン層30に向かう方向であり、−X軸方向は、+X軸方向に対向する方向である。図2のXYZ軸のうち、Y軸およびZ軸は、X軸に直交すると共に相互に直交する軸である。Y軸に沿ったY軸方向のうち、+Y軸方向は、図2の紙面左から紙面右に向かう方向であり、−Y軸方向は、+Y軸方向に対向する方向である。Z軸に沿ったZ軸方向のうち、+Z軸方向は、図2の紙面手前から紙面奥に向かう方向であり、−Z軸方向は、+Z軸方向に対向する方向である。
半導体装置10の半導体層20は、Y軸およびZ軸によって規定される面方向に沿って広がる半導体により形成された層である。本実施形態において、半導体層20は、窒化ガリウム(GaN)から主に形成される。なお、窒化ガリウム(GaN)から主に形成されるとは、モル分率において、窒化ガリウムを90%以上含有することを示す。半導体層20は、チタン層30の底面(−X軸方向側の面)と接する。
チタン層30は、半導体層20の+X軸方向側に積層された層であり、窒化チタン(TiN)により形成された層である。本実施形態において、チタン層30は、半導体層20と窒化チタン層40とを接着させる接着層として機能する。チタン層30は、窒化チタン層40の底面と接する。
窒化チタン層40は、チタン層30の+X軸方向側に積層された層であり、チタン(Ti)により形成された層である。本実施形態において、窒化チタン層40は、窒化チタン層40より上の層(50、60)から窒化チタン層40より下の層(20、30)へ金属が拡散することを防止するための拡散防止層として機能する。窒化チタン層40は、第1の層50の底面と接する。
第1の層50は、窒化チタン層40の上(+X軸方向側)に形成された層であり、アルミニウム合金を含む層である。第2の層60は、第1の層50の上(+X軸方向側)に形成された層であり、アルミニウム合金を含む層である。第3の層70は、第2の層60の上(+X軸方向側)に形成された層であり、アルミニウム合金を含む層である。
第1の層50の上面(+X軸方向側の面)は、第2の層60の底面(+X軸方向側の面)よりも大きい。第2の層60の上面(+X軸方向側の面)は、第3の層70の底面(+X軸方向側の面)よりも大きい。つまり、第1の層50と、第2の層60と、第3の層70とは、多段状に形成されている。
後に詳述する製造方法により、第1の層50の抵抗率は、第2の層60の抵抗率よりも大きい。また、第2の層60の抵抗率は、第3の層70の抵抗率よりも大きい。一般に、アルミニウム合金層におけるアルミニウムの純度が高いほど、アルミニウム合金層の抵抗率が低くなる。また、アルミニウム合金層におけるアルミニウムの純度が高いほど、エッチングを行なう際にエッチングされやすくなる。抵抗率は、第1の層50、第2の層60、第3の層70の順に低くなる。このため、アルミニウムの純度は、第1の層50、第2の層60、第3の層70の順に高くなり、この順に、エッチングされやすくなる。この特性を生かすことにより、半導体装置10のアルミニウム合金層90は、多段状に形成されている。
図3は、半導体装置10を+X軸方向側から見た図である。第1の層50の上面の面積は、第2の層60の底面の面積よりも大きい。また、第2の層60の上面の面積は、第3の層70の底面の面積よりも大きい。第1の層50の上面の端と、第2の層60の底面の端との最短距離W1は、第2の層60の上面の端と、第3の層70の底面の端との最短距離W2よりも大きい。この理由は、後に詳述する。最短距離W1は、1μm未満である。本実施形態において、最短距離W1は、0.6μmである。
また、本実施形態において、第1の層50と第2の層60と第3の層70とは、いずれも相似形である。第1の層50と第2の層60と第3の層70とは、この順に、各層の平面内に等方的に収縮された形状を成している。
図4は、アルミニウム合金層90を覆う絶縁膜80を備える状態の半導体装置10を示す模式図である。
図5は、アルミニウム合金層90Zを覆う絶縁膜80を備える状態の半導体装置10Zを示す模式図である。半導体装置10Zは、半導体装置10と比べて、アルミニウム合金層90Zが多段状ではなく一つの層で形成されている点が異なるが、それ以外は同じである。
図5において、アルミニウム合金層90Zは多段状ではなく、絶縁膜80よりも厚い膜厚であるため、アルミニウム合金層90Zの側面の底部周辺である領域sにおいて、絶縁膜80を分断する空隙が発生している。このように、絶縁膜80の被覆性が悪い場合、他の電極や配線とアルミニウム合金層90Zとが接する虞があり、接した場合にショートを起こす虞がある。一方、図4において、アルミニウム合金層90は多段状である。このため、第1の層50の露出している上面と、第2の層60の露出している上面とにおいて、絶縁膜80が接する。この結果、半導体装置10を絶縁膜80で覆った場合、図5の領域sに示すような絶縁膜80を分断する空隙は発生せず、絶縁膜80の被覆性は良好である。
A2.半導体装置10の製造方法:
図6は、半導体装置10の製造方法を示す工程図である。まず、工程P100において、半導体層20の上面にチタン層30と窒化チタン層40とを形成する。本実施形態において、製造者は、まず、半導体層20を有機洗浄した後、半導体層20を非酸素雰囲気のスパッタ装置に投入する。次に、製造者は、スパッタリングにより、半導体層20の上面にチタン層30と、窒化チタン層40とを、この順に形成する。「非酸素雰囲気」とは、酸素の分圧が、大気における酸素の分圧の1%未満である雰囲気をいう。なお、スパッタリング時の条件は使用する機器により異なるため、適宜最適な条件に設定する。以下、各層のスパッタリング時も同様とする。
工程P105において、製造者は、所定のアルゴン(Ar)流量で、窒化チタン層40の上(+X軸方向側)に、アルミニウム合金を含む第1の層50を形成する。成膜条件は、DCパワーを500Wとし、アルゴン流量を29sccmとする。本実施形態において、第1の層50の厚みは、600nmとする。「工程P105」を、「形成工程」とも呼ぶ。
次に、工程P110において、所定時間の放置後、製造者は、第1の層50の上に、第2の層60を形成する。本実施形態において、所定時間は、4時間とする。具体的には、製造者は、DCパワーをOFFとし、スパッタ装置へのアルゴンの導入を停止した状態において、放置する。放置は、非酸素雰囲気に保たれた成膜室内において行われる。アルミニウム合金層90を多段状に形成する観点から、放置時間は、1時間以上が好ましく、2時間以上がより好ましい。一方、半導体装置10の製造を迅速に行うために、放置時間は、10時間以下が好ましく、5時間以下がより好ましい。本実施形態において、所定時間は、4時間とする。
そして、所定時間の放置後、製造者は、第1の層50の上に、第2の層60を形成する。本実施形態において、第2の層60の厚みは、600nmとする。本実施形態において、所定時間後のスパッタ装置の成膜室の真空度は、チタン層30や窒化チタン層40や第1の層50の成膜開始前の成膜質の真空度(〜8.0×10−5Pa)より高く、1.0×10−5Paに達している。「工程P110」を、「放置後形成工程」とも呼ぶ。
次に、工程P115において、製造者は、所定時間の放置後、第2の層60の上に、第3の層70を形成する。本実施形態において、所定時間は、4時間とし、第3の層70の厚みは、600nmとする。その後、工程P120において、製造者は、第3の層70の上に、フォトレジストによりレジストパターンを形成する。
次に、工程P130において、製造者は、チタン層30から第3の層70までの全ての層のエッチングを行う。本実施形態において、エッチングは、ドライエッチングにより行う。工程P130は、第1の層50と第2の層60とをエッチングする工程であり、「エッチング工程」とも呼ぶ。エッチングガスとして、主に、塩素(Cl)ガスを用いる。
本実施形態において、ドライエッチングの条件としては、エッチングマスクとしてのフォトレジストに対するアルミニウム合金の選択比Rを6とする。「選択比R」とは、フォトレジストのエッチングレートに対するアルミニウム合金のエッチングレートとする。つまり、本実施形態において、アルミニウム合金のエッチングレートは、フォトレジストのエッチングレートの6倍である。選択比Rは、4以上6以下が好ましい。この範囲とすることにより、アルミニウム合金を含む層の側面のエッチングを、より効果的に行うことができる。この結果として、より確実に、アルミニウム合金層90を多段状の層とすることができる。
選択比Rを好ましい範囲とする方法として、エッチングガスに、三塩化ホウ素(BCl)を、塩素(Cl)ガスに対して、2%より多く、10%より少なく配合する方法が挙げられる。本実施形態において、塩素(Cl)ガスに対する三塩化ホウ素(BCl)の割合を約3%とする。
三塩化ホウ素(BCl)の割合を上記のとおり調整することにより、アルミニウム合金のエッチングは、化学的な反応が優勢となり、エッチングが等方的に進むようになる。この結果、アルミニウム合金層90の側面(Y軸方向の面)にエッチングが入る。この化学的な反応は、エッチングガスに含まれる塩素(Cl)ガスとアルミニウム合金層90に含まれるアルミニウム(Al)による反応であり、アルミニウム合金層90の中のアルミニウム(Al)の純度が高いほど、反応が進行し、アルミニウム合金層90の側面へのエッチングが進む。
最後に、工程P135において、製造者は、レジストパターンを除去する。以上の工程により、半導体装置10が完成する。
本実施形態の半導体装置10の製造方法では、アルミニウム合金層90における各層の形成の間に放置時間を設けることにより、スパッタ装置の成膜室内の残留雰囲気(例えば、酸素や水素)が半導体層20やアルミニウム合金層90に取り込まれる(この現象を、「ゲッタリング」とも呼ぶ)。具体的には、工程P110における放置時間により第1の層50へ残留雰囲気が取り込まれ、工程P115における放置時間により第2の層60へ残留雰囲気が取り込まれる。このため、成膜室内の残留雰囲気は、(i)第1の層50の形成(工程P105)時、(ii)第2の層60の形成(工程P110)時、(iii)第3の層70の形成(工程P115)時の順で減少する。よって、第1の層50、第2の層60、第3の層70の順で、アルミニウム合金層90の中のアルミニウム(Al)の純度が高くなり、アルミニウム合金層90の側面へのエッチング量が大きくなる。このため、アルミニウム合金層90は多段状となる。
なお、アルミニウム合金層90の各層(50,60,70)の純度が、第1の層50、第2の層60、第3の層70の順で高くなることを示すデータとして、以下のデータを示す。
図7は、各サンプルの抵抗率(μΩcm)を示す図である。サンプル1は、一度に2μm成膜したアルミニウム合金層の抵抗率を示す。サンプル2は、成膜を3回に分けて2μm成膜したアルミニウム合金層の抵抗率を示す。サンプル2の成膜工程において、1回目の成膜と2回目の成膜の間、および、2回目の成膜と3回目の成膜の間は、それぞれ4時間の放置時間を設けた。サンプル3は、純アルミニウム(Al)の抵抗率を示す。なお、サンプル1とサンプル2は、ともに、スパッタリングにより成膜を行い、上記した条件の違い以外の条件は同じとした。
図7の結果から、1度に成膜したサンプル1と比べて、成膜を3回に分けて成膜したサンプル2のほうが、抵抗率が低いことが分かる。この結果から、サンプル2はサンプル1と比べて、アルミニウム純度が高く、純アルミニウム(Al)に近いことが分かる。また、サンプル2における1回目の成膜により得られた膜の抵抗率は、サンプル1の膜と同じと考えられるため、サンプル2における2層目、3層目の膜の抵抗率が、この順に低くなることがわかる。つまり、この結果から、アルミニウム純度は、第1の層50、第2の層60、第3の層70の順に高くなることが分かる。なお、抵抗率の差を発生させるアルミニウム合金中の不純物濃度は、SIMS(Secondary Ion Mass Spectrometry)では検出することができない程度であると考えられる。
また、上記製造方法のドライエッチング工程(工程P130)において、プラズマ発光を分光分析したところ、酸素に起因する発光が、第3の層70に比べて第1の層50のほうで強く観察された。この結果からも、アルミニウム純度は、第1の層50、第2の層60、第3の層70の順に高くなることが分かる。
また、アルミニウム合金層90の各層の界面に相当する処理時間(全体の処理時間における3分の1のとき、3分の2のとき、3分の3のとき)で酸素に起因する発光に極大値が見られたため、アルミニウム合金層90の各層の界面において酸素が多く取り込まれた薄い酸化膜層が形成されている可能性が高い。
図8は、アルミニウム合金層90の各層の界面において酸化膜層が形成されている状態を模式的に示す図である。半導体装置10においては、第1の層50の上面において酸化アルミニウム層50Xが形成されている可能性が高く、第2の層60の上面において酸化アルミニウム層60Xが形成されている可能性が高く、第3の層70の上面において酸化アルミニウム層50Xが形成されている可能性が高い。
また、アルミニウム合金層90の各層の膜質は、第2の層60と第3の層70との差に比べて、第1の層50と第2の層60との差のほうが顕著であった。つまり、酸素に起因する発光の差は、第2の層60と第3の層70との差に比べて、第1の層50と第2の層60との差のほうが顕著であった。このため、第1の層50の上面の端と、第2の層60の底面の端との最短距離W1は、第2の層60の上面の端と、第3の層70の底面の端との最短距離W2よりも大きい(図3参照)。よって、より確実に、アルミニウム合金層90を多段状の層とする観点から、アルミニウム合金層90は、少なくとも2層構造であり、4層構造以下が好ましく、3層構造がより好ましい。
また、本実施形態の半導体装置10の製造方法によれば、位置あわせの精度は考慮する必要がない。ここで、位置あわせの精度とは、半導体層20に形成されたパターンに対して、新たに別のパターンをあわせる精度であり、露光装置のマスクアライナやステッパなどのアライメントや、露光装置の能力に依存する。従来のアルミニウム合金層90の形成方法では、第1の層50を形成した後、第2の層60を形成するために位置あわせを行う必要があり、第2の層60を形成した後、第3の層70を形成するために位置あわせを行う必要があった。しかし、本実施形態の半導体装置10の製造方法によれば、一度のエッチングによりアルミニウム合金層90が形成されるため、位置あわせの精度は考慮する必要がない。このため、本実施形態の半導体装置10の製造方法によれば、精度の高いアルミニウム合金層90を形成できる。
B.第2実施形態:
第2実施形態における製造方法は、第1実施形態における製造方法と比較して、第2の層60の形成工程(工程P110)と第3の層70の形成工程(工程P115)とが異なるが、それ以外は同じである。
具体的には、第1の層50の形成(工程P105)後、工程P110Aにおいて、製造者は、工程P105におけるアルゴン流量よりも小さいアルゴン流量として、第1の層50の上に、アルミニウム合金を含む第2の層60Aを形成する。「工程P110A」を「条件変更後形成工程」とも呼ぶ。
次に、工程P110Aにおいて、製造者は、工程P105におけるアルゴン流量よりも小さいアルゴン流量として、第2の層60Aの上に、アルミニウム合金を含む第3の層70Aを形成する。
第2実施形態における製造方法においても、第1の層50と、第2の層60Aと、第3の層70Aとからなるアルミニウム合金層90Aは多段状になる。また、本実施形態における製造方法によれば、放置時間が必要ではないため、半導体装置10Aの製造時間を短縮できる。
図9は、アルゴン流量(sccm)と抵抗率(μΩcm)との関係を示す図である。図9において、横軸は、アルゴン流量(sccm)とし、縦軸は、対応するアルゴン流量でスパッタリングにより成膜したアルミニウム合金層の抵抗率を示す。実験条件としては、シリコン(Si)基板上に、二酸化ケイ素(SiO)の層を形成した後、その上に、厚み600nmのアルミニウム合金層を形成して、その抵抗率を測定した。実験条件は、アルゴン流量が異なる以外は同じとした。
図9の結果から、アルゴン流量を大きくするほど、アルミニウム合金層の抵抗率が高くなることがわかる。この理由としては、アルゴン流量が大きいほど、成膜中にアルミニウム合金層へ不純物が入りやすいことが考えられる。この傾向を利用して、(i)第2の層60Aの形成時のアルゴン流量を、第1の層50の形成時のアルゴン流量よりも小さくし、(ii)第3の層70Aの形成時のアルゴン流量を、第2の層60Aの形成時のアルゴン流量よりも小さくする。この結果、本実施形態における半導体装置10Aのアルミニウム合金層90Aを多段状に形成できる。アルミニウム合金層のアルゴン流量は、5sccmから30sccmを例示できる。
C.変形例:
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
C1.変形例1:
本実施形態において、アルミニウム合金層90は、第1の層50と、第2の層60と、第3の層70の三層としたが、本発明はこれに限られない。アルミニウム合金層90は、2層としてもよく、4層以上としてもよい。
C2.変形例2:
本発明として、半導体装置10を用いて説明したが、本発明は、厚い膜厚(例えば、1μm以上)の電極を備える半導体装置であれば、どのような半導体装置に用いても良い。例えば、FET(Field Effect Transistor)やショットキーダイオードに本発明を用いてもよい。
図10は、本発明を、縦型MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)10Bに適用した例を示す断面図である。縦型MOSFET10Bは、基板110と、N型半導体層120と、P型半導体層130と、N型半導体層140と、電極210,230,250と、絶縁膜340と、配線400と、絶縁膜500とを備える。
基板110、N型半導体層120、P型半導体層130、N型半導体層140は、いずれも窒化ガリウム(GaN)により形成された半導体層である。N型半導体層120は、「n-−GaN」とも呼ばれる。P型半導体層130は、「p−GaN」とも呼ばれる。N型半導体層140は、「n+−GaN」とも呼ばれる。
電極210は、基板110の面であって、N型半導体層120と接する面とは反対側の面と接するドレイン電極である。本実施形態では、電極210は、チタン(Ti)から形成される層にアルミニウム(Al)から形成される層を積層した後に焼成することによって形成される。
電極230は、P型半導体層130に形成されたボディ電極としての機能とN型半導体層140に形成されたソース電極としての機能を兼ねる電極である。電極230は、パラジウム(Pd)、チタン(Ti)、アルミニウム(Al)から形成される積層体を焼成することによって形成される。
電極250は、N型半導体層140の+X軸方向側から、P型半導体層130と、N型半導体層140とを貫通し、N型半導体層120まで達するトレンチ184に、絶縁層345を介して形成されたゲート電極である。電極250は、アルミニウム(Al)から形成される。
絶縁膜340は、電極230や電極250の間に設けられ、各電極間の絶縁性を確保するために設けられている。絶縁膜340は、二酸化ケイ素(SiO2)により形成されている。
配線400は、縦型MOSFET10Bに設けられた電極を、他のデバイスと接続するために設けられている。配線400は、第1実施形態のアルミニウム合金層90に対応する金属層である。
絶縁膜500は、配線400の少なくとも一部を覆い、縦型MOSFET10Bを水やほこりなどから保護するために設けられている。絶縁膜500は、二酸化ケイ素(SiO2)や窒化ケイ素(SiN)により形成されている。
配線400は、大きな電流を流した場合にも対応できるようにするため、膜厚は1μm以上である。このため、配線400を絶縁膜500で覆う場合に、配線400の側面(Y、Z軸方向の面)が多段状でない場合、配線400と絶縁膜500とが接する領域tや領域uにおいて、絶縁膜500の被覆性が悪く、図5に示したような空隙が発生する虞がある。しかし、本実施形態における配線400のように、領域t、uを、多段状に形成することにより、絶縁膜500の被覆性は良好となる。
本発明は、上述の実施形態や変形例に限られるものではなく、その趣旨を逸脱しない範囲において種々の構成で実現することができる。例えば、発明の概要の欄に記載した各形態中の技術的特徴に対応する実施形態、変形例中の技術的特徴は、上述の課題の一部又は全部を解決するために、あるいは、上述の効果の一部又は全部を達成するために、適宜、差し替えや、組み合わせを行うことが可能である。また、その技術的特徴が本明細書中に必須なものとして説明されていなければ、適宜、削除することが可能である。
10…半導体装置
10A…半導体装置
10Z…半導体装置
20…半導体層
30…チタン層
40…窒化チタン層
50…第1の層
50X…酸化アルミニウム層
60…第2の層
60A…第2の層
60X…酸化アルミニウム層
70…第3の層
70A…第3の層
80…絶縁膜
90…アルミニウム合金層
90A…アルミニウム合金層
90Z…アルミニウム合金層
110…基板
120…N型半導体層
130…P型半導体層
140…N型半導体層
184…トレンチ
210…電極
230…電極
250…電極
340…絶縁膜
345…絶縁層
400…配線
500…絶縁膜
AX…中心軸
R…選択比
W1…最短距離
W2…最短距離
s…領域
t…領域
u…領域

Claims (14)

  1. 半導体装置の製造方法であって、
    アルミニウム合金を含む第1の層を形成する形成工程と、
    所定時間の放置後、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する放置後形成工程と、
    前記第1の層と前記第2の層とをエッチングするエッチング工程と、
    を備える、半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法であって、
    前記エッチング工程は、ドライエッチングにより行う、半導体装置の製造方法。
  3. 請求項2に記載の半導体装置の製造方法であって、
    前記エッチング工程において、
    エッチングマスクに対するアルミニウム合金の選択比が4以上6以下である、半導体装置の製造方法。
  4. 請求項2または請求項3に記載の半導体装置の製造方法であって、
    前記エッチング工程におけるエッチングガスは、主に、塩素(Cl)ガスを用いる、半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法であって、
    前記エッチング工程におけるエッチングガスは、さらに、塩化ホウ素(BCl)を含み、
    前記塩化ホウ素(BCl)は、前記塩素(Cl)ガスに対して2%より多く、10%より少ない、半導体装置の製造方法。
  6. 半導体装置の製造方法であって、
    所定のアルゴン流量で、アルミニウム合金を含む第1の層を形成する形成工程と、
    前記所定のアルゴン流量よりも小さいアルゴン流量として、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する条件変更後形成工程と、
    前記第1の層と前記第2の層とをエッチングするエッチング工程と、
    を備える、半導体装置の製造方法。
  7. 半導体装置であって、
    アルミニウム合金を含む第1の層と、
    前記第1の層の上に形成された、アルミニウム合金を含む第2の層と、を備え、
    前記第1の層の上面の面積は、前記第2の層の底面の面積よりも大きい、半導体装置。
  8. 請求項7に記載の半導体装置であって、
    前記第1の層の抵抗率は、前記第2の層の抵抗率よりも大きい、半導体装置。
  9. 請求項7または請求項8に記載の半導体装置であって、
    前記第1の層の上面および前記第2の層の上面において、酸化アルミニウム層が形成された、半導体装置。
  10. 請求項7から請求項9のいずれか1項に記載の半導体装置であって、
    前記第1の層と前記第2の層とは、相似形である、半導体装置。
  11. 請求項7から請求項10のいずれか1項に記載の半導体装置であって、
    前記第1の層の上面の端と、前記第2の層の底面の端との最短距離は、1μm未満である、半導体装置。
  12. 請求項7から請求項11のいずれか1項に記載の半導体装置であって、さらに、
    前記第2の層の上に形成された、アルミニウム合金を含む第3の層を備え、
    前記第2の層の上面の面積は、前記第3の層の底面の面積よりも大きく、
    前記第1の層の上面の端と、前記第2の層の底面の端との最短距離は、前記第2の層の上面の端と、前記第3の層の底面の端との最短距離よりも大きい、半導体装置。
  13. 請求項7から請求項12のいずれか1項に記載の半導体装置であって、さらに、
    前記第1の層と、前記第2の層との少なくとも一部を覆う絶縁膜を備える、半導体装置。
  14. 請求項7から請求項13のいずれか1項に記載の半導体装置であって、さらに、
    前記第1の層の底面と接し、窒化チタンにより形成された窒化チタン層と、
    前記窒化チタン層の底面と接し、チタンにより形成されたチタン層と、
    前記チタン層の底面と接し、半導体により形成された半導体層と、を備える、半導体装置。
JP2015057579A 2015-03-20 2015-03-20 半導体装置および半導体装置の製造方法 Active JP6341126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015057579A JP6341126B2 (ja) 2015-03-20 2015-03-20 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015057579A JP6341126B2 (ja) 2015-03-20 2015-03-20 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016178214A true JP2016178214A (ja) 2016-10-06
JP6341126B2 JP6341126B2 (ja) 2018-06-13

Family

ID=57071314

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015057579A Active JP6341126B2 (ja) 2015-03-20 2015-03-20 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP6341126B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133735A (ja) * 1985-12-05 1987-06-16 Nec Corp 半導体装置の製造方法
JPH01191442A (ja) * 1988-01-27 1989-08-01 Nec Corp 半導体集積回路装置の製造方法
JPH0310531U (ja) * 1989-06-16 1991-01-31
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH05347306A (ja) * 1992-06-15 1993-12-27 Sony Corp アルミニウム系配線及びその形成方法
JPH07201857A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd Al系薄膜の作製方法
JPH07297189A (ja) * 1994-04-25 1995-11-10 Sony Corp 配線膜およびその成膜方法
JPH08111396A (ja) * 1994-10-07 1996-04-30 Sony Corp Al系金属配線のパターニング方法
JP2002367928A (ja) * 2001-05-31 2002-12-20 Chi Mei Electronics Corp ヒロックのないアルミニウム配線層およびその形成方法
JP2011003726A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2012015357A (ja) * 2010-07-01 2012-01-19 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62133735A (ja) * 1985-12-05 1987-06-16 Nec Corp 半導体装置の製造方法
JPH01191442A (ja) * 1988-01-27 1989-08-01 Nec Corp 半導体集積回路装置の製造方法
JPH0310531U (ja) * 1989-06-16 1991-01-31
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH05347306A (ja) * 1992-06-15 1993-12-27 Sony Corp アルミニウム系配線及びその形成方法
JPH07201857A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd Al系薄膜の作製方法
JPH07297189A (ja) * 1994-04-25 1995-11-10 Sony Corp 配線膜およびその成膜方法
JPH08111396A (ja) * 1994-10-07 1996-04-30 Sony Corp Al系金属配線のパターニング方法
JP2002367928A (ja) * 2001-05-31 2002-12-20 Chi Mei Electronics Corp ヒロックのないアルミニウム配線層およびその形成方法
JP2011003726A (ja) * 2009-06-18 2011-01-06 Fuji Electric Systems Co Ltd 半導体装置の製造方法
JP2012015357A (ja) * 2010-07-01 2012-01-19 Fujifilm Corp 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP6341126B2 (ja) 2018-06-13

Similar Documents

Publication Publication Date Title
JP5932599B2 (ja) プラズマエッチング方法
US11569257B2 (en) Multi-layer stacks for 3D NAND extendability
TW201701335A (zh) 半導體裝置及其製造方法
KR102351679B1 (ko) 랩 어라운드 콘택트 집적 방식
TW201535469A (zh) 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構
CN110088883B (zh) 半导体装置、制造半导体装置的方法和固态摄像元件
TWI227542B (en) Semiconductor device and method for manufacturing the same
US20080003831A1 (en) Method for forming metal pattern in semiconductor device
US11164781B2 (en) ALD (atomic layer deposition) liner for via profile control and related applications
CN109216433A (zh) 埋入式字符线和鳍状结构上栅极的制作方法
JP6104928B2 (ja) 層間多結晶シリコン誘電体キャップおよびその形成方法
JP6341126B2 (ja) 半導体装置および半導体装置の製造方法
US9502264B2 (en) Method for selective oxide removal
JP2007318015A (ja) 半導体装置およびその製造方法
CN103779203A (zh) 等离子蚀刻方法
TWI284250B (en) Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing
TW201447990A (zh) 半導體裝置及其製造方法
CN105448694B (zh) 半导体装置及其制造方法
JP5659059B2 (ja) シリコン基板のエッチング方法
US10825955B2 (en) Method for manufacturing light-emitting element
KR100945877B1 (ko) 반도체 소자의 커패시터 제조 방법
US9337036B2 (en) Method of forming copper sulfide film for reducing copper oxidization and loss
CN104733372A (zh) 一种半导体器件的制造方法
JP2007180196A (ja) 半導体装置及びその製造方法
JPWO2020065993A1 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180430

R150 Certificate of patent or registration of utility model

Ref document number: 6341126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150