JP2016178214A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2016178214A JP2016178214A JP2015057579A JP2015057579A JP2016178214A JP 2016178214 A JP2016178214 A JP 2016178214A JP 2015057579 A JP2015057579 A JP 2015057579A JP 2015057579 A JP2015057579 A JP 2015057579A JP 2016178214 A JP2016178214 A JP 2016178214A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- aluminum alloy
- manufacturing
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
A1.半導体装置10の構成:
図2は、第1実施形態における半導体装置10の構成を模式的に示す断面図である。半導体装置10は、半導体層20と、チタン層30と、窒化チタン層40と、第1の層50と、第2の層60と、第3の層70とを備える。なお、第1の層50と、第2の層60と、第3の層70とを総称して、アルミニウム合金層90とも呼ぶ。
図6は、半導体装置10の製造方法を示す工程図である。まず、工程P100において、半導体層20の上面にチタン層30と窒化チタン層40とを形成する。本実施形態において、製造者は、まず、半導体層20を有機洗浄した後、半導体層20を非酸素雰囲気のスパッタ装置に投入する。次に、製造者は、スパッタリングにより、半導体層20の上面にチタン層30と、窒化チタン層40とを、この順に形成する。「非酸素雰囲気」とは、酸素の分圧が、大気における酸素の分圧の1%未満である雰囲気をいう。なお、スパッタリング時の条件は使用する機器により異なるため、適宜最適な条件に設定する。以下、各層のスパッタリング時も同様とする。
第2実施形態における製造方法は、第1実施形態における製造方法と比較して、第2の層60の形成工程(工程P110)と第3の層70の形成工程(工程P115)とが異なるが、それ以外は同じである。
この発明は上記の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態において実施することが可能であり、例えば次のような変形も可能である。
本実施形態において、アルミニウム合金層90は、第1の層50と、第2の層60と、第3の層70の三層としたが、本発明はこれに限られない。アルミニウム合金層90は、2層としてもよく、4層以上としてもよい。
本発明として、半導体装置10を用いて説明したが、本発明は、厚い膜厚(例えば、1μm以上)の電極を備える半導体装置であれば、どのような半導体装置に用いても良い。例えば、FET(Field Effect Transistor)やショットキーダイオードに本発明を用いてもよい。
10A…半導体装置
10Z…半導体装置
20…半導体層
30…チタン層
40…窒化チタン層
50…第1の層
50X…酸化アルミニウム層
60…第2の層
60A…第2の層
60X…酸化アルミニウム層
70…第3の層
70A…第3の層
80…絶縁膜
90…アルミニウム合金層
90A…アルミニウム合金層
90Z…アルミニウム合金層
110…基板
120…N型半導体層
130…P型半導体層
140…N型半導体層
184…トレンチ
210…電極
230…電極
250…電極
340…絶縁膜
345…絶縁層
400…配線
500…絶縁膜
AX…中心軸
R…選択比
W1…最短距離
W2…最短距離
s…領域
t…領域
u…領域
Claims (14)
- 半導体装置の製造方法であって、
アルミニウム合金を含む第1の層を形成する形成工程と、
所定時間の放置後、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する放置後形成工程と、
前記第1の層と前記第2の層とをエッチングするエッチング工程と、
を備える、半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法であって、
前記エッチング工程は、ドライエッチングにより行う、半導体装置の製造方法。 - 請求項2に記載の半導体装置の製造方法であって、
前記エッチング工程において、
エッチングマスクに対するアルミニウム合金の選択比が4以上6以下である、半導体装置の製造方法。 - 請求項2または請求項3に記載の半導体装置の製造方法であって、
前記エッチング工程におけるエッチングガスは、主に、塩素(Cl2)ガスを用いる、半導体装置の製造方法。 - 請求項4に記載の半導体装置の製造方法であって、
前記エッチング工程におけるエッチングガスは、さらに、塩化ホウ素(BCl3)を含み、
前記塩化ホウ素(BCl3)は、前記塩素(Cl2)ガスに対して2%より多く、10%より少ない、半導体装置の製造方法。 - 半導体装置の製造方法であって、
所定のアルゴン流量で、アルミニウム合金を含む第1の層を形成する形成工程と、
前記所定のアルゴン流量よりも小さいアルゴン流量として、前記第1の層の上に、アルミニウム合金を含む第2の層を形成する条件変更後形成工程と、
前記第1の層と前記第2の層とをエッチングするエッチング工程と、
を備える、半導体装置の製造方法。 - 半導体装置であって、
アルミニウム合金を含む第1の層と、
前記第1の層の上に形成された、アルミニウム合金を含む第2の層と、を備え、
前記第1の層の上面の面積は、前記第2の層の底面の面積よりも大きい、半導体装置。 - 請求項7に記載の半導体装置であって、
前記第1の層の抵抗率は、前記第2の層の抵抗率よりも大きい、半導体装置。 - 請求項7または請求項8に記載の半導体装置であって、
前記第1の層の上面および前記第2の層の上面において、酸化アルミニウム層が形成された、半導体装置。 - 請求項7から請求項9のいずれか1項に記載の半導体装置であって、
前記第1の層と前記第2の層とは、相似形である、半導体装置。 - 請求項7から請求項10のいずれか1項に記載の半導体装置であって、
前記第1の層の上面の端と、前記第2の層の底面の端との最短距離は、1μm未満である、半導体装置。 - 請求項7から請求項11のいずれか1項に記載の半導体装置であって、さらに、
前記第2の層の上に形成された、アルミニウム合金を含む第3の層を備え、
前記第2の層の上面の面積は、前記第3の層の底面の面積よりも大きく、
前記第1の層の上面の端と、前記第2の層の底面の端との最短距離は、前記第2の層の上面の端と、前記第3の層の底面の端との最短距離よりも大きい、半導体装置。 - 請求項7から請求項12のいずれか1項に記載の半導体装置であって、さらに、
前記第1の層と、前記第2の層との少なくとも一部を覆う絶縁膜を備える、半導体装置。 - 請求項7から請求項13のいずれか1項に記載の半導体装置であって、さらに、
前記第1の層の底面と接し、窒化チタンにより形成された窒化チタン層と、
前記窒化チタン層の底面と接し、チタンにより形成されたチタン層と、
前記チタン層の底面と接し、半導体により形成された半導体層と、を備える、半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015057579A JP6341126B2 (ja) | 2015-03-20 | 2015-03-20 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015057579A JP6341126B2 (ja) | 2015-03-20 | 2015-03-20 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016178214A true JP2016178214A (ja) | 2016-10-06 |
JP6341126B2 JP6341126B2 (ja) | 2018-06-13 |
Family
ID=57071314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015057579A Active JP6341126B2 (ja) | 2015-03-20 | 2015-03-20 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6341126B2 (ja) |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62133735A (ja) * | 1985-12-05 | 1987-06-16 | Nec Corp | 半導体装置の製造方法 |
JPH01191442A (ja) * | 1988-01-27 | 1989-08-01 | Nec Corp | 半導体集積回路装置の製造方法 |
JPH0310531U (ja) * | 1989-06-16 | 1991-01-31 | ||
JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
JPH05347306A (ja) * | 1992-06-15 | 1993-12-27 | Sony Corp | アルミニウム系配線及びその形成方法 |
JPH07201857A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | Al系薄膜の作製方法 |
JPH07297189A (ja) * | 1994-04-25 | 1995-11-10 | Sony Corp | 配線膜およびその成膜方法 |
JPH08111396A (ja) * | 1994-10-07 | 1996-04-30 | Sony Corp | Al系金属配線のパターニング方法 |
JP2002367928A (ja) * | 2001-05-31 | 2002-12-20 | Chi Mei Electronics Corp | ヒロックのないアルミニウム配線層およびその形成方法 |
JP2011003726A (ja) * | 2009-06-18 | 2011-01-06 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2012015357A (ja) * | 2010-07-01 | 2012-01-19 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
-
2015
- 2015-03-20 JP JP2015057579A patent/JP6341126B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62133735A (ja) * | 1985-12-05 | 1987-06-16 | Nec Corp | 半導体装置の製造方法 |
JPH01191442A (ja) * | 1988-01-27 | 1989-08-01 | Nec Corp | 半導体集積回路装置の製造方法 |
JPH0310531U (ja) * | 1989-06-16 | 1991-01-31 | ||
JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
JPH05347306A (ja) * | 1992-06-15 | 1993-12-27 | Sony Corp | アルミニウム系配線及びその形成方法 |
JPH07201857A (ja) * | 1993-12-28 | 1995-08-04 | Fujitsu Ltd | Al系薄膜の作製方法 |
JPH07297189A (ja) * | 1994-04-25 | 1995-11-10 | Sony Corp | 配線膜およびその成膜方法 |
JPH08111396A (ja) * | 1994-10-07 | 1996-04-30 | Sony Corp | Al系金属配線のパターニング方法 |
JP2002367928A (ja) * | 2001-05-31 | 2002-12-20 | Chi Mei Electronics Corp | ヒロックのないアルミニウム配線層およびその形成方法 |
JP2011003726A (ja) * | 2009-06-18 | 2011-01-06 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
JP2012015357A (ja) * | 2010-07-01 | 2012-01-19 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6341126B2 (ja) | 2018-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5932599B2 (ja) | プラズマエッチング方法 | |
US11569257B2 (en) | Multi-layer stacks for 3D NAND extendability | |
TW201701335A (zh) | 半導體裝置及其製造方法 | |
KR102351679B1 (ko) | 랩 어라운드 콘택트 집적 방식 | |
TW201535469A (zh) | 用於形成微帶傳輸線於薄矽晶絕緣體晶片上的方法及結構 | |
CN110088883B (zh) | 半导体装置、制造半导体装置的方法和固态摄像元件 | |
TWI227542B (en) | Semiconductor device and method for manufacturing the same | |
US20080003831A1 (en) | Method for forming metal pattern in semiconductor device | |
US11164781B2 (en) | ALD (atomic layer deposition) liner for via profile control and related applications | |
CN109216433A (zh) | 埋入式字符线和鳍状结构上栅极的制作方法 | |
JP6104928B2 (ja) | 層間多結晶シリコン誘電体キャップおよびその形成方法 | |
JP6341126B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US9502264B2 (en) | Method for selective oxide removal | |
JP2007318015A (ja) | 半導体装置およびその製造方法 | |
CN103779203A (zh) | 等离子蚀刻方法 | |
TWI284250B (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
TW201447990A (zh) | 半導體裝置及其製造方法 | |
CN105448694B (zh) | 半导体装置及其制造方法 | |
JP5659059B2 (ja) | シリコン基板のエッチング方法 | |
US10825955B2 (en) | Method for manufacturing light-emitting element | |
KR100945877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
US9337036B2 (en) | Method of forming copper sulfide film for reducing copper oxidization and loss | |
CN104733372A (zh) | 一种半导体器件的制造方法 | |
JP2007180196A (ja) | 半導体装置及びその製造方法 | |
JPWO2020065993A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180430 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6341126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |