JP2016173526A - 映像処理回路、電子機器及び映像処理方法 - Google Patents
映像処理回路、電子機器及び映像処理方法 Download PDFInfo
- Publication number
- JP2016173526A JP2016173526A JP2015054407A JP2015054407A JP2016173526A JP 2016173526 A JP2016173526 A JP 2016173526A JP 2015054407 A JP2015054407 A JP 2015054407A JP 2015054407 A JP2015054407 A JP 2015054407A JP 2016173526 A JP2016173526 A JP 2016173526A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- applied voltage
- voltage value
- previous frame
- video processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 90
- 238000001514 detection method Methods 0.000 abstract description 37
- 230000005684 electric field Effects 0.000 abstract description 34
- 238000000034 method Methods 0.000 description 23
- 230000004044 response Effects 0.000 description 21
- 230000008569 process Effects 0.000 description 19
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000002834 transmittance Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 230000008859 change Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 239000003086 colorant Substances 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
このように配向不良が生じている状態において、オーバードライブ処理を行うと、横電界が小さいときよりも液晶の応答速度が遅くなり、動画質の改善効果が小さくなることや、逆に応答速度が速くなり、オーバードライブが掛かっているときに画素が明るくなりすぎることがある。
本発明によれば、隣り合う画素間に横電界があってもオーバードライブを有効にすることができる。
この構成によれば、後フレームにおいて動画像の画質が改善される。
この構成によれば、隣り合う画素との間で横電界が大きくなる画素について、オーバードライブを有効にすることができる。
この構成によれば、隣り合う画素との間で横電界が大きくなる画素について、オーバードライブを有効にすることができる。
この構成によれば、隣り合う画素との間で横電界が大きくなる画素について、オーバードライブを有効にすることができる。
この構成によれば、斜め方向で隣り合う画素との間で横電界が大きくなる画素について、オーバードライブを有効にすることができる。
この構成によれば、第1画素と複数の画素との間で横電界が生じても、オーバードライブを有効にすることができる。
この構成によれば、第1画素と複数の画素との間で横電界が生じても、オーバードライブを有効にすることができる。
この構成によれば、第1画素と複数の画素との間で横電界が生じても、オーバードライブを有効にすることができる。
この構成においても、隣り合う画素との間で横電界が大きくなる画素について、オーバードライブを有効にすることができる。
この構成においても、隣り合う画素との間で横電界が大きくなる画素について、オーバードライブを有効にすることができる。
本発明によれば、隣り合う画素間に横電界があってもオーバードライブを有効にすることができる。
本発明によれば、隣り合う画素間に横電界があってもオーバードライブを有効にすることができる。
図1は、本発明の第1実施形態に係る電気光学装置1の全体構成を示したブロック図である。図1に示すように、電気光学装置1は、タイミング制御回路10と、表示パネル100と、映像処理回路20を有する。タイミング制御回路10は、図示せぬ外部装置から与えられる同期信号Syncに同期して各種の制御信号を生成し、電気光学装置1の各部を制御する。
表示パネル100は、例えば、各画素をトランジスターなどのスイッチング素子により駆動するアクティブ・マトリクス型の表示装置である。表示パネル100は、映像処理回路20から供給される映像信号Vid−outに基づいて画像を表示する。
走査線駆動回路130は、タイミング制御回路10から供給される制御信号Yctrによって指定される走査線112を選択する。走査線駆動回路130は、選択した走査線112に対する走査信号を選択電圧に相当するH(High)レベルとする一方、他の走査線112に対する走査信号を非選択電圧に相当するL(Low)レベルとする。図2においては、1、2、3、・・・、m行目の走査線112に供給される走査信号をそれぞれG1、G2、G3、・・・、Gmと表記している。
データ線駆動回路140は、映像信号Vid−outに基づいて、いわゆる電圧変調方式で画素110を駆動するものである。具体的には、データ線駆動回路140は、タイミング制御回路10から供給される制御信号Xctrに従って1〜n列目のデータ線114に、それぞれ映像信号Vid−outに応じた大きさの電圧のデータ信号を供給する。
画素110は、画素電極とコモン電極とで液晶を挟持した液晶素子を有し、走査線112が選択されたときに、データ線114に供給されたデータ信号が画素電極に印加されるものである。
図3に示した構成において、走査線112がHレベルになると、その走査線にゲート電極が接続されたTFT(Thin Film Transistor)116がオンとなり、画素電極118がデータ線114に接続される。このため、走査線112がHレベルであるときに、データ信号がデータ線114に供給されると、そのデータ信号は、オンとなったTFT116を介して画素電極118に供給される。走査線112がLレベルになると、TFT116はオフとなるが、画素電極118に印加された電圧は、液晶素子120の容量性及び補助容量125によって保持される。
そこで、本実施形態においては、このような不具合を解決するため、映像処理回路20は、オーバードライブ処理の補正量を、前後のフレームの映像信号に基づいて設定する構成を採用する。
フレームメモリー22は、表示領域101に対応して縦m行×横n列の画素配列に対応した記憶領域を有し、表示中の1フレーム分の映像信号Vid−inと、次に表示する1フレーム分の映像信号Vid−inを記憶する。なお、説明の便宜上、以下の説明においては、表示中の1フレームを前フレームと称し、次に表示する1フレームを後フレームと称する。各記憶領域は、それぞれに対応する画素110に印加する印加電圧の電圧値を記憶する。
境界検出部23は、リスク境界を検出すると、着目画素との間にリスク境界を形成する画素110の前フレームにおける印加電圧値を係数設定部25へ供給する。なお、本実施形態においては、境界検出部23は、複数のリスク境界を検出した場合、着目画素との間で印加電圧値の差が最大となる画素110の前フレームにおける印加電圧値を係数設定部25へ出力する。また、境界検出部23は、リスク境界を検出しなかった場合、着目画素の前フレームにおける印加電圧値を係数設定部25へ出力する。
電圧設定部26は、1フレームを複数に分けた複数フィールドのうち、オーバードライブを行うフィールドにおいては、LUT24から取得した補正量に対して、係数設定部25から取得した係数を乗じ、着目画素へ印加する印加電圧値の補正量を算出する。次に電圧設定部26は、算出した補正量とフレームメモリー22から取得した印加電圧値とを加算して得られる印加電圧値を示す映像信号Vid−outを、着目画素の印加電圧値を示す信号として出力する。なお、電圧設定部26は、複数フィールドのうち、オーバードライブを行わないフィールドについては、フレームメモリー22から取得した印加電圧値を補正せずに映像信号Vid−outを出力する。
また、本実施形態によれば、映像処理回路20は、着目画素に対してリスク境界が検出されない場合には、オーバードライブ処理において、印加電圧値の補正量を大きくしないため、液晶105の応答が速くなりすぎず、本来の階調より高い階調を表示してしまうという不具合の発生を抑えることができる。
次に、本発明の第2実施形態を説明する。第2実施形態に係る電気光学装置1は、映像処理回路の構成が第1実施形態と異なる。以下の説明においては、第1実施形態と同じ構成については、同じ符号を付してその説明を省略し、第1実施形態との相違点を中心に説明する。
置換部27は、前フレームにおける着目画素の印加電圧値と、着目画素に対して予め定められた方向に隣り合う画素110の前フレームにおける印加電圧値を参照する。例えば、置換部27は、液晶105の初期配向状態が図5に示したものである場合、着目画素の前フレームにおける印加電圧値、着目画素から見てY方向の反対方向(上方向)に隣り合う画素110の前フレームにおける印加電圧値、着目画素から見てX方向(右方向)に隣り合う画素110の前フレームにおける印加電圧値をフレームメモリー22から取得する。
置換部27は、取得した着目画素の前フレームにおける印加電圧値と、着目画素に対して予め定められた方向に隣り合う画素110の前フレームにおける印加電圧値との差が予め定められた閾値以上となる(つまり、配向不良が発生し得る印加電圧差となる)場合、取得した着目画素の前フレームにおける印加電圧値を置換し、置換された印加電圧値をLUT24Bへ出力する。ここで印加電圧値を置換する際には、予め定められた計算式に基づいて置換してもよく、また、予め定められたルックアップテーブルを用いて置換してもよい。
なお、置換部27は、取得した着目画素の前フレームにおける印加電圧値と、着目画素に隣り合う画素110の前フレームにおける印加電圧値との差が予め定められた閾値未満の場合、取得した着目画素の前フレームにおける印加電圧値を置換せずにLUT24Bへ出力する。
ここで置換部27は、予め定められた閾値が例えば1Vである場合、前フレームにおける着目画素Pの印加電圧値と、前フレームにおける右側の画素110の印加電圧値との差が閾値以上であるため、前フレームにおける着目画素Pの印加電圧値を、取得した値より低い値に置換し、置換された印加電圧値をLUT24Bへ出力する。ここで、前フレームにおける着目画素Pの印加電圧値を低い値に置換するのは、LUT24Bから出力される補正量を大きくし、リバースチルトがある着目画素Pの応答速度を速くするためである。
LUT24Bは、置換部27から出力された印加電圧値を取得し、後フレームにおける着目画素Pの印加電圧値をフレームメモリー22から取得し、取得した印加電圧値の組み合わせに対応した補正量を電圧設定部26Bへ出力する。
置換部27は、前フレームにおける着目画素の印加電圧値と、着目画素に隣り合う画素110の前フレームにおける印加電圧値との差が予め定められた閾値未満である場合、前フレームにおける着目画素の印加電圧値をLUT24Bへ出力する。ここで、前フレームにおける着目画素の印加電圧値を低い値に置換しないのは、リバースチルトが発生していない着目画素に対して印加電圧値を低い値に置換し、LUT24Bから出力される補正量を大きくしてしまうと、液晶105の応答が速くなりすぎ、本来の階調より高い階調を表示してしまうという不具合が発生するためである。
また、本実施形態によれば、着目画素に対してリバースチルトが発生していない場合には、オーバードライブ処理において、印加電圧値の補正量を大きくしないため、液晶105の応答が速くなりすぎず、本来の階調より高い階調を表示してしまうという不具合の発生を抑えることができる。
次に、上述した電気光学装置1を用いた電子機器の一例として、電気光学装置1の表示パネル100をライトバルブとして用いたプロジェクターについて説明する。図11は、このプロジェクターの構成を示す図である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離されて、各原色に対応するライトバルブ100R、100G及び100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した各実施形態及び以下の変形例は、一つ又は複数を適宜組み合わせて実施してもよい。
上述した実施形態においては、前フレームにおける着目画素の印加電圧値が予め定められた閾値未満であり、且つ、前フレームにおいて、着目画素に対して予め定められた方向に隣り合う画素110の印加電圧値と着目画素の印加電圧値との差が予め定められた閾値以上となる場合、電圧設定部26は、LUT24から出力された補正量を補正する構成としてもよい。
また、上述した第1実施形態においては、係数設定部25は、前フレームにおける着目画素の印加電圧値が予め定められた閾値以上の場合、出力する係数の値を「1」とし、前フレームにおける着目画素の印加電圧値が予め定められた閾値未満の場合、前フレームにおける着目画素の印加電圧値と境界検出部23から取得した印加電圧値の組み合わせに対応した係数を出力するようにしてもよい。この構成によれば、前フレームにおける着目画素の印加電圧値が予め定められた閾値以上の場合、電圧設定部26は、LUT24から取得した補正量に「1」を乗じるため、LUT24から取得した補正量が補正されないこととなる。
また、上述した第2実施形態においては、置換部27は、前フレームにおける着目画素の印加電圧値が予め定められた閾値以上の場合、着目画素の前フレームにおける印加電圧値を置換せずにLUT24Bへ出力し、前フレームにおける着目画素の印加電圧値が予め定められた閾値未満であり、且つ、前フレームにおいて、着目画素の印加電圧値と、着目画素に対して予め定められた方向に隣り合う画素110の印加電圧値との差が予め定められた閾値以上である場合、フレームメモリー22から取得した前フレームにおける着目画素の印加電圧値を置換し、置換された印加電圧値をLUT24Bへ出力するようにしてもよい。
これらの構成によれば、前フレームにおける着目画素の印加電圧が高く、前フレームの着目画素においてリバースチルトが生じていない場合には、オーバードライブ処理において、印加電圧値の補正量を大きくしないため、液晶105の応答が速くなりすぎず、本来の階調より高い階調を表示してしまうという不具合の発生を抑えることができる。
上述した実施形態においては、前フレームにおける着目画素の印加電圧値が予め定められた第1の閾値未満であり、且つ、着目画素に対して予め定められた方向に隣り合う画素110の前フレームにおける印加電圧値が予め定められた第2の閾値以上となる場合(第1の閾値<第2の閾値)、LUT24から出力された補正量を補正する構成としてもよい。
具体的には、上述した第1実施形態においては、境界検出部23は、前フレームにおける着目画素の印加電圧値が第1の閾値未満であり、且つ、前フレームにおいて着目画素に予め定められた方向に隣り合う画素110において、印加電圧値が第2の閾値以上である画素110がある場合、前フレームにおいて着目画素に隣り合う画素110の印加電圧値を係数設定部25へ出力し、前フレームにおける着目画素の印加電圧値が第1の閾値以上である場合、又は前フレームにおいて着目画素に予め定められた方向に隣り合う画素110において、印加電圧値が第2の閾値以上である画素110がない場合、前フレームにおける着目画素の印加電圧値を係数設定部25へ出力するようにしてもよい。
この構成によれば、前フレームにおける着目画素の印加電圧値が第1閾値以上の場合、又は着目画素に対して予め定められた方向に隣り合う画素110において、印加電圧値が第2閾値以上である画素がない場合、電圧設定部26は、LUT24から取得した補正量に1を乗じるため、LUT24から取得した補正量が補正されないこととなる。
また、第2実施形態においては、置換部27は、前フレームにおける着目画素の印加電圧値が第1の閾値未満であり、且つ、前フレームにおいて着目画素に予め定められた方向に隣り合う画素110において、印加電圧値が第2の閾値以上である画素110がある場合、フレームメモリー22から取得した前フレームにおける着目画素の印加電圧値を置換し、置換された印加電圧値をLUT24Bへ出力するようにし、前フレームにおける着目画素の印加電圧値が第1の閾値以上である場合、又は前フレームにおいて着目画素に予め定められた方向に隣り合う画素110において印加電圧値が第2の閾値以上である画素110がない場合、フレームメモリー22から取得した前フレームにおける着目画素の印加電圧値を置換せずにLUT24Bへ出力する構成としてもよい。
これらの構成によれば、前フレームにおける着目画素の印加電圧が高い場合や、前フレームにおいて着目画素に予め定められた方向に隣り合う画素110の印加電圧値が低い場合等、前フレームの着目画素においてリバースチルトが生じていない場合には、オーバードライブ処理において、印加電圧値の補正量を大きくしないため、液晶105の応答が速くなりすぎず、本来の階調より高い階調を表示してしまうという不具合の発生を抑えることができる。
上述した実施形態においては、境界検出部23は、着目画素に対して上方向と右方向へ隣り合う画素110についてリスク境界を検出しているが、他の方向に隣り合う画素110についても、リスク境界を検出するようにしてもよい。
例えば、液晶105の初期配向状態が図5に示したものである場合、着目画素と、着目画素に対して右斜め上に隣り合う画素110との間で生じる横電界によっても、液晶105の配向不良が着目画素において生じ得る。よって、境界検出部23は、着目画素Pに対して右斜め上で隣り合う画素110について、リスク境界を検出するようにしてもよい。
また、液晶105の初期配向状態が図5に示したものと異なる場合には、液晶105の初期配向状態に応じて、リスク境界を検出する対象となる画素を変更するようにしてもよい。
また、置換部27は、着目画素に対して右斜め上で隣り合う画素110についても前フレームにおける印加電圧値を取得し、取得した印加電圧値と前フレームにおける着目画素への印加電圧値との差が予め定められた閾値以上となるか判定し、閾値以上となった場合には、着目画素への前フレームにおける印加電圧値を置換するようにしてもよい。
例えば、上述した実施形態においては、境界検出部23は、着目画素に対して上方向と右方向に隣り合う画素110の前フレームにおける印加電圧値に加えて、下方向に隣り合う画素110についても前フレームにおける印加電圧値を取得し、リスク境界を検出するようにしてもよい。
また、置換部27は、着目画素に対して上方向と右方向に隣り合う画素110の前フレームにおける印加電圧値に加えて、下方向に隣り合う画素110についても前フレームにおける印加電圧値を取得し、これらの印加電圧値のうち、前フレームにおける着目画素の印加電圧値との差が閾値以上となるものがある場合、着目画素の前フレームにおける印加電圧値を置換し、置換された印加電圧値を出力するようにしてもよい。
境界検出部23は、複数のリスク境界を検出した場合、着目画素との間にリスク境界を形成する画素の前フレームにおける印加電圧値の平均値を算出し、算出した平均値を係数設定部25へ出力する構成としてもよい。
例えば、図9において、前フレームにおいて着目画素Pの上側の画素110の印加電圧が2.0Vではなく、3.2Vである場合、着目画素Pに対して上側の画素110の印加電圧値(3.2V)と右側の画素110の印加電圧値(2.8V)の平均値である3Vを、係数設定部25へ出力する。
また、境界検出部23は、複数のリスク境界を検出した場合、着目画素との間にリスク境界を形成する画素の前フレームにおける印加電圧値のそれぞれに対して、液晶105の初期配向状態に応じた重み付けをして印加電圧値の平均値を算出し、算出した平均値を係数設定部25へ出力する構成としてもよい。
例えば、着目画素に対して右側の画素110との電圧差のほうが、上側の画素110より配向不良への影響が大きい場合、右側の画素110の印加電圧の重み付けを上側の画素110の印加電圧の重み付けより大きくする。右側の画素110の印加電圧への重み付けを「0.75」、上側の画素110の印加電圧への重み付けを「0.25」とした場合、係数設定部25へ出力する印加電圧値は、2.8V*0.75+3.2V*0.25=2.9Vとなる。
上述した実施形態においては、前フレームにおいて着目画素と着目画素に隣り合う画素との間で印加電圧に差がある場合、オーバードライブの補正量を大きく補正するが、チルト方位角によっては、オーバードライブの補正量を小さく補正するようにしてもよい。
例えば、液晶105の初期配向が、図12の(a)と図12の(b)に示したものである場合を想定し、図6に示した画素P及び画素Pに隣接する画素a〜画素dに着目する。画素Pへの印加電圧が低く、画素bへの印加電圧が高い場合、p−q線に沿った断面で画素Pと画素bを見ると、画素Pに印加される電圧と画素bに印加される電圧との差が大きい場合、横電界の影響が大きく、図12の(c)に示したように、画素Pと画素bの境界付近で、液晶分子121が、本来配向させたい方向とは異なる方向へ配向されてしまうことがある。このような配向不良は、画素Pと画素aの間においても同様に発生する。
このように、隣り合う画素110同士の間に生じた横電界により乱れた配向状態となっている状態でオーバードライブ処理を行うと、横電界が小さいときよりも液晶素子120の応答速度が速くなり、オーバードライブの補正が掛かっているときに画素110が明るくなりすぎることがある。
よって、オーバードライブを行っているときに画素110が明るくなりすぎないようにするためには、オーバードライブの補正量を小さくすればよい。この構成を実現するため、係数設定部25は、取得した印加電圧値の差が「0」の場合の係数を「1」とし、取得した印加電圧値の差が最大の場合の係数を所定値とし、所定値と「1」との間を直線補間して得られる値とするが、液晶105の初期配向が図12の(a)と図12の(b)に示したものである場合、所定値は、「1」より小さい値とする。
また、第2実施形態においては、置換部27は、着目画素の前フレームにおける印加電圧値を置換するときに、置換する前より高い値に置換する。ここで、前フレームにおける着目画素Pの印加電圧値を高い値に置換するのは、LUT24Bから出力される補正量を小さくし、オーバードライブを行ったときに着目画素が明るくなりすぎるのを防ぐためである。
上述した実施形態においては、液晶素子120がノーマリーブラックであるが、ノーマリーホワイトであってもよい。また、上述した実施形態においては、表示パネル100は透過型の液晶表示パネルであるが、反射型の液晶表示パネルであってもよい。
液晶素子120がノーマリーホワイトの場合、前フレームから後フレームにかけて着目画素の印加電圧値が減少し、その印加電圧値の変化が相対的に大きい場合にオーバードライブ処理を行う。なお、液晶素子120がノーマリーホワイトの場合、オーバードライブを行うフィールドにおいては、オーバードライブを行わないフィールドより、印加電圧値を小さくすることとなる。
本発明においては、電圧設定部26は、取得する映像信号Vid−inが3Dの映像に係る信号である場合には、LUT24から取得した補正量に対して係数設定部25から取得した係数を乗じ、取得する映像信号Vid−inが2Dの映像に係る信号である場合には、LUT24から取得した補正量に対して係数設定部25から取得した係数を乗じないようにしてもよい。
上述した実施形態においては、オーバードライブの補正量をLUTで得ているが、計算式で補正量を算出し、算出された補正量を電圧設定部26、26Bへ出力してもよい。
Claims (13)
- 各々が液晶素子を有する複数画素の各画素に対する印加電圧値を、前記画素毎の印加電圧値を指定した映像信号に基づいて規定する映像処理回路であって、
前フレームにおける印加電圧値と後フレームにおける印加電圧値との差が予め定められた閾値以上である第1画素への印加電圧値を、当該第1画素へ電圧を印加する期間の少なくとも一部で補正する補正部であって、当該第1画素に隣り合う第2画素の前フレームにおける印加電圧値に応じて、後フレームにおける当該第1画素の印加電圧値を補正する補正部
を有する映像処理回路。 - 前記補正部は、前フレームにおける前記第1画素の印加電圧値に応じて、後フレームにおける前記第1画素の印加電圧値を補正する
請求項1に記載の映像処理回路。 - 前記補正部は、前記第1画素のうち、前フレームにおける印加電圧値が予め定められた閾値未満の画素の印加電圧値を補正する
請求項1又は請求項2に記載の映像処理回路。 - 前記補正部は、前フレームにおける前記第1画素の印加電圧値と、前フレームにおける前記第2画素の印加電圧値との差が予め定められた閾値以上である場合、前記第1画素の印加電圧値を補正する
請求項1から請求項3のいずれか一項に記載の映像処理回路。 - 前記補正部は、前記第1画素に隣り合う前記第2画素の前フレームにおける印加電圧値が予め定められた閾値以上である場合、前記第1画素の印加電圧値を補正する
請求項1から請求項4のいずれか一項に記載の映像処理回路。 - 前記第2画素は、前記第1画素に対して斜め方向で隣り合う画素である
請求項1から請求項5のいずれか一項に記載の映像処理回路。 - 前記補正部は、前記第1画素に隣り合う複数の前記第2画素のうち、前フレームにおいて前記第1画素の印加電圧値との差が最大となる画素の印加電圧値との差に応じて、前記第1画素の印加電圧値を補正する
請求項1から請求項6のいずれか一項に記載の映像処理回路。 - 前記補正部は、前記第1画素に隣り合う複数の前記第2画素の印加電圧値の平均値に応じて、前記第1画素の印加電圧値を補正する
請求項1から請求項6のいずれか一項に記載の映像処理回路。 - 前記補正部は、前記第1画素に対する相対的な方向に応じた重み付けを前記第2画素の印加電圧値に対して行い、前記平均値を算出する
請求項8に記載の映像処理回路。 - 前記補正部は、前記第1画素の前フレームにおける印加電圧値と後フレームにおける印加電圧値との差から前記第1画素の印加電圧値の補正量を求め、求めた補正量に対して、前フレームにおける前記第1画素の印加電圧値と前記第2画素の印加電圧値との組に応じた補正係数を乗じて得た値に基づいて、前記第1画素の印加電圧値を補正する
請求項1に記載の映像処理回路。 - 前記補正部は、前記第1画素の前フレームにおける印加電圧と前記第2画素の前フレームにおける印加電圧との差に応じて、前記第1画素の前フレームにおける印加電圧値を置換し、置換された印加電圧値と、前記第1画素の後フレームにおける印加電圧値とに基づいて、前記第1画素の印加電圧値を補正する
請求項1に記載の映像処理回路。 - 請求項1から請求項11のいずれか一項に記載の映像処理回路と、
各々が液晶素子を有する複数画素を有する表示装置であって、前記映像処理回路で規定された印加電圧値が当該画素に印加される表示装置と、
を備える電子機器。 - 各々が液晶素子を有する複数画素の各画素に対する印加電圧値を、前記画素毎の印加電圧値を指定した映像信号に基づいて規定する映像処理方法であって、
前フレームにおける印加電圧値と後フレームにおける印加電圧値との差が予め定められた閾値以上である第1画素への印加電圧値を、当該第1画素へ電圧を印加する期間の少なくとも一部で補正するステップであって、当該第1画素に隣り合う第2画素の前フレームにおける印加電圧値に応じて、後フレームにおける当該第1画素の印加電圧値を補正する補正ステップ
を有する映像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054407A JP6578686B2 (ja) | 2015-03-18 | 2015-03-18 | 映像処理回路、電子機器及び映像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015054407A JP6578686B2 (ja) | 2015-03-18 | 2015-03-18 | 映像処理回路、電子機器及び映像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016173526A true JP2016173526A (ja) | 2016-09-29 |
JP6578686B2 JP6578686B2 (ja) | 2019-09-25 |
Family
ID=57008195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015054407A Active JP6578686B2 (ja) | 2015-03-18 | 2015-03-18 | 映像処理回路、電子機器及び映像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6578686B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111727471A (zh) * | 2018-02-23 | 2020-09-29 | 索尼半导体解决方案公司 | 显示装置、显示装置的驱动方法和电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070063956A1 (en) * | 2005-09-21 | 2007-03-22 | Her-Ming Jong | Liquid crystal display control circuit and method thereof |
JP2012113226A (ja) * | 2010-11-26 | 2012-06-14 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2013003426A (ja) * | 2011-06-20 | 2013-01-07 | Seiko Epson Corp | 画像処理装置,液晶装置,電子機器および画像処理方法 |
WO2013011744A1 (ja) * | 2011-07-15 | 2013-01-24 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
JP2015219459A (ja) * | 2014-05-20 | 2015-12-07 | キヤノン株式会社 | 映像表示装置、映像表示装置の制御方法およびプログラム |
-
2015
- 2015-03-18 JP JP2015054407A patent/JP6578686B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070063956A1 (en) * | 2005-09-21 | 2007-03-22 | Her-Ming Jong | Liquid crystal display control circuit and method thereof |
JP2012113226A (ja) * | 2010-11-26 | 2012-06-14 | Seiko Epson Corp | 映像処理方法、映像処理回路、液晶表示装置および電子機器 |
JP2013003426A (ja) * | 2011-06-20 | 2013-01-07 | Seiko Epson Corp | 画像処理装置,液晶装置,電子機器および画像処理方法 |
WO2013011744A1 (ja) * | 2011-07-15 | 2013-01-24 | シャープ株式会社 | 液晶表示装置およびその駆動方法 |
JP2015219459A (ja) * | 2014-05-20 | 2015-12-07 | キヤノン株式会社 | 映像表示装置、映像表示装置の制御方法およびプログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111727471A (zh) * | 2018-02-23 | 2020-09-29 | 索尼半导体解决方案公司 | 显示装置、显示装置的驱动方法和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP6578686B2 (ja) | 2019-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI476478B (zh) | 影像處理方法、影像處理電路、液晶顯示裝置及電子機器 | |
US8411004B2 (en) | Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus | |
JP6051544B2 (ja) | 画像処理回路、液晶表示装置、電子機器及び画像処理方法 | |
JP6078959B2 (ja) | 映像処理回路、映像処理方法および電子機器 | |
JP2011175199A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
JP2011175200A (ja) | 映像処理回路、その処理方法、液晶表示装置および電子機器 | |
US9411182B2 (en) | Signal processing device, signal processing method, liquid crystal device, and electronic apparatus | |
US9514700B2 (en) | Signal processing device, liquid crystal apparatus, electronic equipment, and signal processing method | |
US10121400B2 (en) | Video processing circuit, electro-optical device, electronic apparatus, and video processing method | |
JP2012252042A (ja) | 表示制御回路、表示制御方法、電気光学装置及び電子機器 | |
JP2012242798A (ja) | 補正電圧設定方法、映像処理方法、補正電圧設定装置、映像処理回路、液晶表示装置及び電子機器 | |
US10109254B2 (en) | Video processing circuit, video processing method, electro-optical device, and electronic apparatus | |
JP6083111B2 (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP6578686B2 (ja) | 映像処理回路、電子機器及び映像処理方法 | |
JP2014170096A (ja) | 駆動制御装置、電気光学装置、電子機器および駆動制御方法 | |
JP2014137436A (ja) | 画像処理回路、画像処理方法及び電子機器 | |
JP2013190630A (ja) | 画像処理回路、電子機器及び画像処理方法 | |
JP6191150B2 (ja) | 映像処理回路、映像処理方法及び電子機器 | |
JP6398162B2 (ja) | 画像処理回路、電気光学装置及び電子機器 | |
JP6417854B2 (ja) | 映像処理回路、映像処理方法、電気光学装置及び電子機器 | |
JP5510580B2 (ja) | 信号処理装置、信号処理方法、液晶表示装置および電子機器 | |
JP2013156368A (ja) | 映像処理回路、映像処理方法、液晶表示装置および電子機器 | |
JP2015075698A (ja) | 電気光学装置及び電子機器 | |
JP2014149493A (ja) | 画像処理装置、液晶表示装置、電子機器および駆動方法 | |
JP2014149426A (ja) | 映像処理回路、映像処理方法及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180223 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180905 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20181107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6578686 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |