JP2016170350A - アライメントマークの形成方法および半導体装置 - Google Patents

アライメントマークの形成方法および半導体装置 Download PDF

Info

Publication number
JP2016170350A
JP2016170350A JP2015051208A JP2015051208A JP2016170350A JP 2016170350 A JP2016170350 A JP 2016170350A JP 2015051208 A JP2015051208 A JP 2015051208A JP 2015051208 A JP2015051208 A JP 2015051208A JP 2016170350 A JP2016170350 A JP 2016170350A
Authority
JP
Japan
Prior art keywords
film
alignment mark
transparent
region
opaque
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015051208A
Other languages
English (en)
Other versions
JP6378117B2 (ja
Inventor
義知 萩尾
Yoshitomo Hagio
義知 萩尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015051208A priority Critical patent/JP6378117B2/ja
Priority to US14/799,787 priority patent/US9502357B2/en
Publication of JP2016170350A publication Critical patent/JP2016170350A/ja
Application granted granted Critical
Publication of JP6378117B2 publication Critical patent/JP6378117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02354—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light using a coherent radiation, e.g. a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines

Abstract

【課題】金属膜を上層の膜に使用した場合でも、上層のマークと下層のマークとの間の正確な重ね合せ計測ができるアライメントマークの形成方法を提供する。【解決手段】実施形態によれば、まず、絶縁膜に第１パターンを形成する。ついで、前記絶縁膜の前記第１パターンの形成位置を含む領域上に第１透明膜を形成する。その後、前記絶縁膜上の全面に可視光領域の光に対して不透明な不透明膜を形成する。そして、前記第１透明膜と接する前記不透明膜を選択的に酸化させて第２透明膜を生成する。【選択図】図５

Description

本発明の実施形態は、アライメントマークの形成方法および半導体装置に関する。
半導体装置の製造工程において、異なる工程によって形成されるパターン間の位置ずれは、デバイスの動作特性に極めて大きな影響を及ぼす。そのため、当該位置関係を精度良く計測する技術は、半導体装置の製造工程において重要である。
半導体装置の合わせ計測技術は、下層に属するマークと上層に属するマークを近接して形成し、その相対的な位置関係を計測するものである。通常、光学顕微鏡によって上層の膜を介して下層のマークが観察される。そのため、上層の膜は、光学顕微鏡で観察可能な波長３００ｎｍ〜１０００ｎｍの光（電磁波）に対して透明である必要がある。
しかしながら、半導体装置の製造プロセスでは、様々な特性の膜が用いられるため、常に上層の膜の光透過性を確保できるとは限らない。たとえば、半導体装置の配線層には電気伝導性の良好な銅（Ｃｕ）またはタングステン（Ｗ）などの金属が用いられる。これらの半導体装置の製造プロセスに用いられる金属の多くは光に対して不透明である。
特開２００９−８８１４０号公報
本発明の一つの実施形態は、金属膜を上層の膜に使用した場合でも、上層のマークと下層のマークとの間の正確な重ね合せ計測ができるアライメントマークの形成方法および半導体装置を提供することを目的とする。
本発明の一つの実施形態によれば、まず、絶縁膜に第１パターンを形成する。ついで、前記絶縁膜の前記第１パターンの形成位置を含む領域上に第１透明膜を形成する。その後、前記絶縁膜上の全面に可視光領域の光に対して不透明な不透明膜を形成する。そして、前記第１透明膜と接する前記不透明膜を選択的に酸化させて第２透明膜を生成する。
図１は、第１の実施形態が適用される半導体装置の製造方法の手順の一例を模式的に示す断面図である。 図２は、第１の実施形態による半導体装置の上面図である。 図３は、第１の実施形態によるアライメントマークの構造の一例を模式的に示す図である。 図４は、タングステンの金属状態と酸化状態での透過率の一例を示す図である。 図５は、第１の実施形態によるアライメントマークの形成方法の手順の一例を模式的に示す断面図である。 図６は、第１の実施形態によるアライメントマークの構造の他の例を模式的に示す上面図である。 図７は、第２の実施形態によるアライメントマークの構造の一例を模式的に示す断面図である。 図８は、第２の実施形態によるアライメントマークの形成方法の手順の一例を模式的に示す断面図である。
以下に添付図面を参照して、実施形態にかかるアライメントマークの形成方法および半導体装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる半導体装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
（第１の実施形態）
図１は、第１の実施形態が適用される半導体装置の製造方法の手順の一例を模式的に示す断面図である。なお、ここでは、後述する半導体チップ領域２での半導体装置の製造方法の手順を示している。
まず、図１（ａ）に示されるように、図示しない基体上にシリコン酸化膜などの層間絶縁膜１１を形成する。基体は、たとえばシリコン基板などの半導体基板上に、メモリ素子またはトランジスタなどの回路素子が形成されたものである。あるいは、基体は、これらの素子が形成された半導体基板上に図示しない配線層が形成されたものである。
ついで、層間絶縁膜１１の所定の位置にビアホールを形成し、ビアホールにタングステンなどの金属材料を埋め込み、ビア２１を形成する。ビア２１の下端には、図示していないが、たとえば素子または下層の配線層が形成されている。
その後、図１（ｂ）に示されるように、層間絶縁膜１１上に配線層１２を形成する。配線層１２については後述する。また、図１（ｃ）に示されるように、配線層１２上に第１マスク膜１３を形成する。第１マスク膜１３は、配線層１２をエッチングする際のマスクとなる。第１マスク膜１３として、たとえばアモルファスシリコン膜を用いることができる。さらに、図１（ｄ）に示されるように、第１マスク膜１３上に第２マスク膜１４を形成する。第２マスク膜１４は、第１マスク膜１３をエッチングする際のマスクとなる。第２マスク膜１４として、たとえばシリコン酸化膜などを用いることができる。
ついで、図１（ｅ）に示されるように、第２マスク膜１４上に、第３マスク膜１５と中間膜１６とを形成する。第３マスク膜１５として、たとえば塗布法によって形成されるカーボン膜を用いることができる。中間膜１６として、第３マスク膜１５と選択比が取れる材料からなり、たとえばＳＯＧ（Spin on Glass）膜などの酸化膜を用いることができる。さらに、中間膜１６上の全面にレジストを塗布し、リソグラフィ技術によって、所定形状のレジストパターン１７を形成する。
その後、ＲＩＥ（Reactive Ion Etching）法などの異方性エッチング技術によって、レジストパターン１７をマスクとして中間膜１６および第３マスク膜１５をエッチングする。また、第３マスク膜１５をマスクとして第２マスク膜１４をエッチングし、さらに、第２マスク膜１４をマスクとして第１マスク膜１３をエッチングする。そして、第１マスク膜１３をマスクとして、配線層１２をエッチングする。これによって、配線層１２が所定の形状を有するようにパターニングされる。
以上のような工程で、たとえばレジストパターン１７の形成時に、層間絶縁膜１１の図示しない領域に形成されたアライメントマークと、レジストパターン１７と、の間の位置合わせが行われる。しかし、配線層１２は、Ｗなどの金属材料で形成されているため、不透明であり、精度良く位置合わせを行うのは困難であった。そこで、以下では、不透明な金属膜からなる配線層１２越しにアライメントマークを用いた位置合わせを行うことができるアライメントマークの形成方法および半導体装置について説明する。
図２は、第１の実施形態による半導体装置の上面図である。図２（ａ）は、基板全体の上面図であり、図２（ｂ）は、図２（ａ）の一部拡大図である。図２の半導体装置１は、基板（ウェーハ）４上に複数の半導体チップ領域２と、スクライブライン３と、を備える。スクライブライン３は、各半導体チップ領域２の相互間に設けられる。スクライブライン３上には、マーク領域が設けられ、マーク領域にアライメントマーク５が配置されている。アライメントマーク５は、リソグラフィ工程での位置合わせ用に使用されたり、下層に対する上層の位置ずれ量の計測用に使用されたりする。なお、リソグラフィは、加工対象上にレジストを塗布し、加工対象上のアライメントマークを用いて位置合わせを行って、レジストをパターニングする技術である。このようなリソグラフィとして、光リソグラフィ、ＥＵＶ（Extreme UltraViolet）光リソグラフィ、ナノインプリントリソグラフィなどを例示することができる。
基板４がスクライブライン３に沿って切断されることにより複数の半導体チップ領域２が個片化されて半導体チップとなる。半導体チップは、たとえば、ＮＡＮＤ型フラッシュメモリを含むメモリチップなどを例示することができる。
図３は、第１の実施形態によるアライメントマークの構造の一例を模式的に示す図であり、（ａ）はアライメントマークの上面図を示し、（ｂ）は（ａ）のＡ−Ａ断面図を示す。この例では、アライメントマーク５は、層間絶縁膜１１に埋め込まれた第１パターンである金属パターン２２を含む。金属パターン２２は、図１（ａ）で示したビア２１と同じ材料によって構成される。この例では、金属パターン２２を基準にして、たとえば図１（ｅ）のリソグラフィ工程での位置合わせが行われる。
図３（ａ）の例では、アライメントマーク５は、所定の方向に延在したライン状の金属パターン２２が並行して配置された構成を有する。金属パターン２２の形成位置を含む領域には第１透明膜である透明酸素含有膜３１が配置される。透明酸素含有膜３１は、透明でアニールによって酸素が抜け易い性質を有する材料によって構成される。透明酸素含有膜３１として、たとえば酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ2Ｏ3）、水酸化カルシウム（Ｃａ（ＯＨ）2）などを例示することができる。
また、透明酸素含有膜３１の上面と側面には、配線層１２が酸化された第２透明膜である透明酸化膜３２が配置される。また、透明酸素含有膜３１と金属パターン２２との境界にも、金属パターン２２が酸化された透明酸化膜３２が配置される。
透明酸素含有膜３１と透明酸化膜３２の配置領域以外には、不透明膜である配線層１２が配置されている。この配線層１２は、半導体チップ領域２では、配線として使用される。配線層１２として、そのままの状態では可視光領域に対して不透明であるが、酸化物が可視光領域の光に対して透明である金属材料を用いることができる。このような材料として、たとえば、タングステン、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）などを用いることができる。なお、この明細書で、不透明とは、可視光領域の光に対する透過率が所定値（たとえば１０％）以下の状態をいうものとする。
図４は、タングステンの金属状態と酸化状態での透過率の一例を示す図である。この図で横軸は、光（電磁波）の波長を示し、縦軸は、金属状態または酸化状態のタングステンの光の透過率を示す。この図に示されるように、金属状態のタングステンは、略可視光領域の光を透過させないことが分かる。一方、酸化状態のタングステン（三酸化タングステン：ＷＯ3）は可視光領域で３０％〜４５％の透過率を有する。そのため、透明酸素含有膜３１を下層のアライメントマーク５上に配置することで、下層のアライメントマーク５を光学的に確認することが可能になる。なお、図４では、Ｗの場合を示したが、上記した他の金属元素（亜鉛、インジウム、チタン、アルミニウム、シリコン）についても同様である。
つぎに、このようなアライメントマーク５の形成方法について説明する。図５は、第１の実施形態によるアライメントマークの形成方法の手順の一例を模式的に示す断面図である。ここでは、図３（ａ）のＡ−Ａ断面に対応した断面図を示している。
まず、図１（ａ）に示したように、半導体チップ領域２でビア２１を層間絶縁膜１１に埋め込む。このとき、スクライブライン３のマーク領域では、層間絶縁膜１１に金属パターン２２が埋め込まれる。その後、図５（ａ）に示されるように、スクライブライン３上の下層のアライメントマーク５を含む所定の領域に透明酸素含有膜３１を形成する。たとえば、層間絶縁膜１１の半導体チップ領域２上とスクライブライン３上に透明酸素含有膜３１を形成し、リソグラフィ技術とエッチング技術とによって、アライメントマーク５を含む所定の領域にのみ透明酸素含有膜３１が残るようにパターニングすることによって、透明酸素含有膜３１を形成することができる。また、インクジェット法によって、透明酸素含有膜３１の構成材料の微粒子を含む溶媒を、スクライブライン３上のアライメントマーク５を含む所定の領域上に滴下し、低温で熱処理することによっても、透明酸素含有膜３１を形成することができる。なお、この透明酸素含有膜３１は、半導体チップ領域２には形成されない。
透明酸素含有膜３１は、それ自体が光透過性を有し、かつ酸素を多く含む材料である。透明酸素含有膜３１として、たとえば酸化亜鉛、酸化インジウム、水酸化カルシウムなどを用いることができる。また、透明酸素含有膜３１の厚さは、後に透明酸素含有膜３１上に形成される配線層１２を酸化することができる厚さであればよい。たとえば、透明酸素含有膜３１の厚さを５〜１００ｎｍとすることができる。
ついで、図５（ｂ）に示されるように、透明酸素含有膜３１が形成された層間絶縁膜１１上に配線層１２を形成する。配線層１２として、たとえばタングステン、亜鉛、インジウム、チタン、アルミニウム、シリコンなどを用いることができる。配線層１２の厚さは、たとえば２０ｎｍとすることができる。
この工程は、図１（ｂ）の工程に対応する。スパッタ法で配線層１２が形成される場合には、スパッタリングターゲットから放出された金属粒子は基板４の中央付近から外側へ向かって放射状に飛散する。基板４上に金属粒子の飛散方向に対して垂直な方向の段差が存在する場合には、段差が凸形状の部分に対して付着する金属粒子が多くなり、凹形状の部分に対して付着する金属粒子が少なくなる。そのため、突起上の段差に付着した金属膜は基板４の中央から外側へ向かう方向に対して非対称な形状を形成することもある。
ついで、図５（ｃ）に示されるように、酸素を含まない雰囲気中で４００℃以上の温度でアニール処理を行う。これによって、透明酸素含有膜３１と接した部分の配線層１２が、透明酸素含有膜３１から供給される酸素によって酸化され、透明酸化膜３２となる。配線層１２としてタングステンを用いる場合には、たとえば７００℃の温度で、真空雰囲気下で、１分間の熱処理を行う。これによって、アライメントマーク５上のタングステンは、透明酸素含有膜３１から放出された酸素によって酸化し、三酸化タングステンとなる。三酸化タングステンは、図４に示されるように、可視光領域の光に対して透過性を発現する。なお、熱処理雰囲気としては、酸素を含まない雰囲気であればよく、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、窒素（Ｎ2）ガスなどの不活性ガス雰囲気下でもよい。また、上記したタングステン、亜鉛、インジウム、チタン、アルミニウム、シリコンでは、４００℃以上の温度であれば透明酸素含有膜３１から放出される酸素によって酸化することが可能である。
また、このアニール処理時に、透明酸素含有膜３１と接した部分の金属パターン２２も、透明酸素含有膜３１から供給される酸素によって酸化され、透明酸化膜３２となる。
なお、このアニール処理時に、透明酸素含有膜３１と接していない配線層１２は、酸素が供給されないので酸化しない。ただし、アニール処理によって、配線層１２を構成する金属材料の粒径が大きくなる。粒径が大きくなった配線層１２は、アニール処理をしない場合に比して電気伝導性が高まる。
また、アニール処理として、アライメントマーク５の形成位置を局所的に加熱するレーザアニール法などの方法を用いてもよい。レーザアニール法では、アライメントマーク５の形成位置にのみレーザを照射して、透明酸素含有膜３１から放出される酸素で配線層１２を酸化させ、透明酸化膜３２を生成する方法である。この場合には、レーザが照射された部分以外には熱が加えられない。そのため、４００度以上の温度で基板４全体を加熱することで、素子特性が劣化してしまう構成を有する半導体装置の場合には、レーザアニール法でアニール処理することが望ましい。
なお、図３（ａ）に示されるアライメントマーク５は、金属パターン２２の延在方向に垂直な方向での位置ずれを測定するものである。そのため、図３（ａ）の状態での金属パターン２２の延在方向での位置ずれを測定したい場合には、別のマーク領域に、図３（ａ）の状態から延在方向を９０度回転させた金属パターン２２を含むアライメントマーク５を配置すればよい。
また、１つのアライメントマーク５で互いに直交する２つの方向での位置ずれを測定することができるようにしてもよい。図６は、第１の実施形態によるアライメントマークの構造の他の例を模式的に示す上面図である。この図に示されるように、１つのマーク領域に、延在方向がＸ方向となる２つの金属パターン２２と、延在方向がＹ方向となる２つの金属パターン２２と、を設けてもよい。このように、４つの金属パターン２２を用意することで、Ｘ方向とＹ方向のそれぞれの位置ずれを測定することができる。
さらに、図３（ａ）では、金属パターン２２ごとに透明酸素含有膜３１が設けられる場合を示したが、図６のように、１つのアライメントマーク５（マーク領域）を覆うように透明酸素含有膜３１を設けてもよい。すなわち、複数の金属パターン２２を１つの透明酸素含有膜３１で覆うようにしてもよい。また、透明酸素含有膜３１は、スクライブライン３上の全面に設けられるようにしてもよい。
さらにまた、図２（ｂ）には、１つの半導体チップ領域２の周囲に４つのアライメントマーク５が配置される場合が例示されているが、１つの半導体チップ領域２に対して１つ以上のアライメントマーク５が配置されていればよい。そのため、アライメントマーク５の配置される数については、特に限定されない。
第１の実施形態では、アライメントマーク５上に透明酸素含有膜３１を配置した後、層間絶縁膜１１上の全面に配線層１２を形成し、アニール処理した。これによって、アライメントマーク５上の配線層１２のみが選択的に酸化され、光透過性を有する透明酸化膜３２となり、その他の領域（半導体チップ領域２）の配線層１２は金属状態から変化しない。したがって、配線層１２のパターニング時のフォトリソグラフィプロセスにおいて、ビア層のアライメントマーク５（重ね合せマーク）を観察することが可能となり、高精度な重ね合せが可能になるという効果を有する。また、マーク領域以外の配線層１２は酸化されないため、デバイスパターンが形成される半導体チップ領域２において、配線層１２に要求される電気伝導性が損なわれることを防ぐことができるという効果も有する。以上のように、可視光領域の光に対して不透明な金属配線越しに重ね合わせを実施する場合の重ね合せ精度を向上させることができ、半導体装置の微細化における重ね合せの問題点を解消することができる。
（第２の実施形態）
第１の実施形態では、アライメントマークの上面は、層間絶縁膜の上面と一致する場合を示した。第２の実施形態では、アライメントマークの上面が、層間絶縁膜の上面よりも突出する場合の半導体装置とアライメントマークの形成方法について説明する。
図７は、第２の実施形態によるアライメントマークの構造の一例を模式的に示す断面図である。この図は、図３（ａ）のＡ−Ａ断面図に対応している。この図に示されるように、アライメントマーク５が配置される領域の層間絶縁膜１１に凹部１１ａが形成される。この凹部１１ａ内に透明酸素含有膜３１が埋め込まれるように設けられる。また、透明酸素含有膜３１の上面には透明酸化膜３２が配置され、透明酸素含有膜３１と金属パターン２２との境界にも透明酸化膜３２が配置される。金属パターン２２と、金属パターン２２が酸化した透明酸化膜３２と、の積層体は、凹部１１ａ内で、凹部１１ａの底部に対して突出した構成となっている。なお、第１の実施形態と同一の構成要素には、同一の符号を付してその説明を省略する。
つぎに、このようなアライメントマークの形成方法について説明する。図８は、第２の実施形態によるアライメントマークの形成方法の手順の一例を模式的に示す断面図である。ここでは、図３（ａ）のＡ−Ａ断面に対応した断面図を示している。
まず、図１（ａ）に示したように、半導体チップ領域２でビア２１を層間絶縁膜１１に埋め込む。このとき、スクライブライン３のマーク領域では、層間絶縁膜１１に金属パターン２２が埋め込まれる。その後、図８（ａ）に示されるように、層間絶縁膜１１上にレジストを塗布する。リソグラフィ技術によって、アライメントマーク５の配置領域を含む領域が開口したレジストパターン４１を形成する。
ついで、図８（ｂ）に示されるように、ＲＩＥ法などの異方性エッチング技術を用いて、レジストパターン４１をマスクとして、層間絶縁膜１１をエッチングする。このとき、金属パターン２２に対して層間絶縁膜１１が選択的にエッチングされる条件でエッチングが行われる。これによって、層間絶縁膜１１に凹部１１ａが形成される。凹部１１ａの深さは、たとえば５〜２０ｎｍとすることができる。
その後、図８（ｃ）に示されるように、レジストパターン４１を除去し、層間絶縁膜１１の凹部１１ａ内に透明酸素含有膜３１を埋め込むように形成する。この透明酸素含有膜３１の形成方法は、第１の実施形態で説明したものと同様の方法を用いることができる。
その後、図８（ｄ）に示されるように、透明酸素含有膜３１を埋め込んだ層間絶縁膜１１上に配線層１２を形成する。そして、酸素を含まない雰囲気中で４００℃以上の温度でアニール処理を行うか、あるいはレーザアニール法などの方法で選択的に金属パターン２２の形成領域のアニール処理を行う。以上によって、図７に示される構造のアライメントマーク５が得られる。
第２の実施形態によっても、第１の実施形態と同様の効果を得ることができる。
なお、上記した説明では、アライメントマーク５をスクライブライン３上に形成する場合を示したが、半導体チップ領域２内で素子が形成されない領域にマーク領域を設け、ここにアライメントマーク５を配置してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体装置、２ 半導体チップ領域、３ スクライブライン、４ 基板、５ アライメントマーク、１１ 層間絶縁膜、１１ａ 凹部、１２ 配線層、１３ 第１マスク膜、１４ 第２マスク膜、１５ 第３マスク膜、１６ 中間膜、１７ レジストパターン、２１ ビア、２２ 金属パターン、３１ 透明酸素含有膜、３２ 透明酸化膜、４１ レジストパターン。

Claims (5)

  1. 絶縁膜に第１パターンを形成し、
    前記絶縁膜の前記第１パターンの形成位置を含む領域上に第１透明膜を形成し、
    前記絶縁膜上の全面に可視光領域の光に対して不透明な不透明膜を形成し、
    前記第１透明膜と接する前記不透明膜を選択的に酸化させて第２透明膜を生成するアライメントマークの形成方法。
  2. 前記第１透明膜は、酸素を含む材料によって構成される請求項１に記載のアライメントマークの形成方法。
  3. 前記不透明膜は、酸化によって透過率が上昇する材料である請求項１に記載のアライメントマークの形成方法。
  4. 前記第２透明膜の生成では、少なくとも前記第１透明膜と接する前記不透明膜を４００度以上の温度でアニールする請求項１に記載のアライメントマークの形成方法。
  5. 基板上に、素子が配置される第１領域と、素子が配置されない第２領域と、が設けられ、前記第２領域にアライメントマークを備える半導体装置であって、
    前記第１領域の絶縁膜上に配置される配線層を備え、
    前記アライメントマークは、
    前記第２領域の前記絶縁膜中に埋め込まれる所定形状の金属パターンと、
    前記金属パターンを含む領域の前記絶縁膜上に配置される第１透明膜と、
    前記第１透明膜を覆う第２透明膜と、
    を備え、
    前記第２透明膜は、前記配線層を構成する材料の酸化物である半導体装置。
JP2015051208A 2015-03-13 2015-03-13 アライメントマークの形成方法および半導体装置 Expired - Fee Related JP6378117B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015051208A JP6378117B2 (ja) 2015-03-13 2015-03-13 アライメントマークの形成方法および半導体装置
US14/799,787 US9502357B2 (en) 2015-03-13 2015-07-15 Alignment mark formation method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015051208A JP6378117B2 (ja) 2015-03-13 2015-03-13 アライメントマークの形成方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2016170350A true JP2016170350A (ja) 2016-09-23
JP6378117B2 JP6378117B2 (ja) 2018-08-22

Family

ID=56887893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015051208A Expired - Fee Related JP6378117B2 (ja) 2015-03-13 2015-03-13 アライメントマークの形成方法および半導体装置

Country Status (2)

Country Link
US (1) US9502357B2 (ja)
JP (1) JP6378117B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020527742A (ja) * 2017-07-17 2020-09-10 エーエスエムエル ネザーランズ ビー．ブイ． 情報を測定する装置及び方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244907B2 (en) * 2020-01-02 2022-02-08 International Business Machines Corporation Metal surface preparation for increased alignment contrast

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277111A (ja) * 1988-06-08 1990-03-16 Nec Corp 半導体装置の製造方法
JPH0846043A (ja) * 1994-08-04 1996-02-16 Toshiba Corp 半導体装置の多層配線構造及びその形成方法
WO2010103609A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 情報記録再生装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0570740B1 (en) * 1992-04-30 1999-07-21 Canon Kabushiki Kaisha Image forming method, image forming apparatus and transparent film
JP4192423B2 (ja) * 1997-11-20 2008-12-10 株式会社ニコン マーク検出方法、位置検出装置、露光方法及び装置、デバイス製造方法、並びにデバイス
JP4864776B2 (ja) * 2007-03-14 2012-02-01 株式会社東芝 フォトマスク
JP4967904B2 (ja) * 2007-07-31 2012-07-04 富士電機株式会社 半導体装置
JP2009088140A (ja) 2007-09-28 2009-04-23 Fujifilm Corp アライメントマーク構造、半導体素子製造方法、半導体素子、電荷結合素子、及び固体撮像装置
US8324742B2 (en) * 2008-04-01 2012-12-04 Texas Instruments Incorporated Alignment mark for opaque layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0277111A (ja) * 1988-06-08 1990-03-16 Nec Corp 半導体装置の製造方法
JPH0846043A (ja) * 1994-08-04 1996-02-16 Toshiba Corp 半導体装置の多層配線構造及びその形成方法
WO2010103609A1 (ja) * 2009-03-09 2010-09-16 株式会社 東芝 情報記録再生装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020527742A (ja) * 2017-07-17 2020-09-10 エーエスエムエル ネザーランズ ビー．ブイ． 情報を測定する装置及び方法
US10948837B2 (en) 2017-07-17 2021-03-16 Asml Netherlands B.V. Information determining apparatus and method
JP7265493B2 (ja) 2017-07-17 2023-04-26 エーエスエムエル ネザーランズ ビー．ブイ． 情報を測定する装置及び方法

Also Published As

Publication number Publication date
JP6378117B2 (ja) 2018-08-22
US9502357B2 (en) 2016-11-22
US20160268211A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
US7192845B2 (en) Method of reducing alignment measurement errors between device layers
JP6374360B2 (ja) Ｅｕｖマスク及びその製造方法
CN107958892A (zh) 半导体器件及其制造方法
TW201230141A (en) Glass wafers for semiconductor fabrication processes and methods of making same
JP6378117B2 (ja) アライメントマークの形成方法および半導体装置
KR101997073B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US11355342B2 (en) Semiconductor device with reduced critical dimensions and method of manufacturing the same
TW201349287A (zh) 使用電子束與光學微影組合以處理半導體之方法
JP2007019307A (ja) 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法
US9601597B2 (en) Substantially planar electronic devices and circuits
CN110544671A (zh) 半导体结构的形成方法
JP2013182962A (ja) テンプレートの製造方法
JP2006228792A (ja) 半導体装置及びその製造方法
US20140073104A1 (en) Manufacturing method of semiconductor device
US11367712B2 (en) Semiconductor device and manufacturing method thereof
US20170213802A1 (en) Semiconductor structure and manufacturing method thereof
US7906432B2 (en) Method for manufacturing semiconductor device
JP2005079450A (ja) マスクおよびその製造方法、並びに露光装置および露光方法
JP2006228798A (ja) アライメントマークの形成方法および半導体装置の製造方法
US8895451B2 (en) Method for etching micro-electrical films using a laser beam
JP2009238801A (ja) 半導体装置の製造方法、及び半導体装置の製造に際して用いられる位置整合用パターン構造
US20220293478A1 (en) Registration mark, positional deviation detection method and device, and method for manufacturing semiconductor device
US10606170B2 (en) Template for imprint lithography and methods of making and using the same
TW202203362A (zh) 半導體裝置及模板
KR100887019B1 (ko) 다중 오버레이 마크를 갖는 마스크

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170227

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180726

R150 Certificate of patent or registration of utility model

Ref document number: 6378117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees