JP2016143698A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2016143698A
JP2016143698A JP2015016611A JP2015016611A JP2016143698A JP 2016143698 A JP2016143698 A JP 2016143698A JP 2015016611 A JP2015016611 A JP 2015016611A JP 2015016611 A JP2015016611 A JP 2015016611A JP 2016143698 A JP2016143698 A JP 2016143698A
Authority
JP
Japan
Prior art keywords
gas
plasma
high frequency
silicon oxide
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015016611A
Other languages
English (en)
Other versions
JP6559430B2 (ja
Inventor
嘉英 木原
Yoshihide Kihara
嘉英 木原
亨 久松
Toru Hisamatsu
亨 久松
智之 大石
Tomoyuki Oishi
智之 大石
昌伸 本田
Masanobu Honda
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015016611A priority Critical patent/JP6559430B2/ja
Priority to KR1020160010019A priority patent/KR102309936B1/ko
Priority to US15/007,420 priority patent/US9911622B2/en
Priority to TW105102422A priority patent/TWI682461B/zh
Priority to CN201610067618.9A priority patent/CN105845550B/zh
Priority to EP16153395.5A priority patent/EP3051576B1/en
Publication of JP2016143698A publication Critical patent/JP2016143698A/ja
Application granted granted Critical
Publication of JP6559430B2 publication Critical patent/JP6559430B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】マスクの開口のアスペクト比が高くても、被処理体上に形成されるシリコン酸化膜の膜厚のバラツキを低減させる。
【解決手段】
一実施形態の方法は、（ａ）プラズマ処理装置の処理容器内で、ハロゲン化ケイ素ガスを含む第１のガスのプラズマを生成して被処理体上に反応前駆体を形成する第１工程と、（ｂ）第１工程の後に、処理容器内で希ガスのプラズマを生成する第２工程と、（ｃ）第２工程の後に、処理容器内で酸素ガスを含む第２のガスのプラズマを生成してシリコン酸化膜を形成する第３工程と、（ｄ）第３工程の後に、処理容器内で希ガスのプラズマを生成する第４工程と、を含むシーケンスを繰り返してシリコン酸化膜を成膜する。
【選択図】図１

Description

本発明の実施形態は、被処理体を処理する方法に関するものであり、特にマスクの作成を含む方法に関するものである。
半導体デバイスといった電子デバイスの製造プロセスでは、被エッチング層上にマスクを形成し、当該マスクのパターンを被エッチング層に転写するためにエッチングが行われる。マスクとしては、一般的に、レジストマスクが用いられる。レジストマスクは、フォトリソグラフィ技術によって形成される。したがって、被エッチング層に形成されるパターンの限界寸法は、フォトリソグラフィ技術によって形成されるレジストマスクの解像限界の影響を受ける。
しかしながら、近年の電子デバイスの高集積化に伴い、レジストマスクの解像限界よりも小さい寸法のパターンを形成することが要求されるようになっている。このため、特許文献１に記載されているように、レジストマスク上にシリコン酸化膜を堆積させることにより、当該レジストマスクによって画成される開口の幅を縮小する技術が提案されている。
具体的に、特許文献１に記載された技術では、原子層堆積法（ＡＬＤ法）によってレジストマスク上にシリコン酸化膜が形成される。より具体的には、被処理体を収容した処理容器内に、有機シリコンを含むソースガスと活性化された酸素種とが交互に供給される。ソースガスとしては、アミノシランガスが用いられる。
特開２０１１−８２５６０号公報
マスクの表面を含む被処理体の表面上にＡＬＤ法のような成膜手法によって形成されるシリコン酸化膜を用いてマスクの開口幅を狭める技術では、被処理体の表面上の位置によるシリコン酸化膜の膜厚のバラツキを低減させる必要がある。即ち、シリコン酸化膜の形成においては、被処理体の表面上における高い面内均一性、及び、シリコン酸化膜によるコンフォーマルな被覆性が要求される。ここで、コンフォーマルな被覆性とは、マスクの上面の上のシリコン酸化膜の膜厚、開口を画成するマスクの側面に沿ったシリコン酸化膜の膜厚（幅）、及び、開口の底面上のシリコン酸化膜の膜厚の互いの差異が小さいことをいう。しかしながら、マスクの開口のアスペクト比が高くなると、マスクの上面の上に形成されるシリコン酸化膜の膜厚に対して、開口を画成するマスクの側面に沿ったシリコン酸化膜の膜厚、及び、開口の底面上のシリコン酸化膜の膜厚が小さくなる。
したがって、マスクの開口のアスペクト比が高くても、被処理体上に形成されるシリコン酸化膜の膜厚のバラツキを低減させることが必要である。
一態様では、マスクを有する被処理体を処理する方法が提供される。この方法は、（ａ）プラズマ処理装置の処理容器内で、ハロゲン化ケイ素ガスを含む第１のガスのプラズマを生成して被処理体上に反応前駆体を形成する第１工程と、（ｂ）第１工程の後に、処理容器内で希ガスのプラズマを生成する第２工程と、（ｃ）第２工程の後に、処理容器内で酸素ガスを含む第２のガスのプラズマを生成してシリコン酸化膜を形成する第３工程と、（ｄ）第３工程の後に、処理容器内で希ガスのプラズマを生成する第４工程と、を含むシーケンスを繰り返してシリコン酸化膜を成膜する。
上記方法では、シーケンス中の第１工程においてシリコンを含む前駆体が被処理体上に形成され、当該シーケンス中の第３工程で当該前駆体が酸化する。したがって、この方法によれば、シーケンスの繰り返し回数に応じた膜厚を有するシリコン酸化膜が、被処理体上に形成される。故に、この方法によれば、マスクの開口幅を所望の幅に調整することが可能である。
さらに、この方法によれば、第１工程と第３工程の間の第２工程において、希ガス原子の活性種により前駆体表面における結合が活性化される。また、第４工程において、シリコン酸化膜の表面の結合が活性化される。これにより、シリコン酸化膜中のＳｉ−Ｏのネットワークにおける酸素欠損が解消される。したがって、形成されるシリコン酸化膜が緻密化される。即ち、高い密度を有し、且つ薄い膜厚を有するシリコン酸化膜が１回のシーケンスで、被処理体の表面上にコンフォーマルに形成される。かかるシーケンスの繰り返しにより、高いアスペクト比の開口を提供するマスクを有する被処理体であっても、高い面内均一性とコンフォーマルな被覆性を有するシリコン酸化膜が、当該被処理体の表面上に形成される。即ち、被処理体の表面上に形成されるシリコン酸化膜の膜厚のバラツキが低減される。
また、ハロゲン化ケイ素ガス、例えば、ＳｉＣｌ４ガス、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスは、常温で気化状態にある。したがって、一態様に係る方法によれば、気化器を有する専用の成膜装置を用いずに、シリコンを含む前駆体を、低温で被処理体上に堆積させることが可能である。
一実施形態では、第１工程、第２工程、第３工程、及び第４工程が順に連続して実行され、第１工程、第２工程、第３工程、及び第４工程にわたって、希ガスのプラズマが生成される。この実施形態によれば、第１工程と第３工程との間、第３工程と次の第１工程の間において処理容器内の空間のパージを別途に行う必要がなくなる。また、プラズマの安定化のための期間も省略することが可能となる。したがって、スループットが改善される。
一実施形態では、第４工程において処理容器内に供給される希ガスの流量が、第３工程において処理容器内に供給される希ガスの流量よりも大きい流量に設定される。この実施形態では、第３工程において使用された酸素ガスを処理容器内の空間から高速に排出することが可能となる。したがって、スループットが更に改善される。また、第４工程において処理容器内に供給される希ガスの流量は、第３工程において処理容器内に供給される希ガスの流量の５倍以上の流量に設定されてもよい。かかる流量の希ガスが第４工程において用いられることにより、第３工程において使用された酸素ガスを処理容器内から更に高速に排出することが可能となる。
また、別の実施形態では、第１工程と第２工程との間、第２工程と第３工程との間、第３工程と第４工程との間、及び、第４工程と第１工程との間に、処理容器内の空間をパージする工程が更に実行されてもよい。なお、パージする工程における「パージ」は、ハロゲン化ケイ素ガスと酸素ガスとが同時に処理容器内に存在することを防止するために処理容器内のガスを置換する目的で行われるのであり、不活性ガスを処理容器内に流すガスパージ、真空引きによるパージ、又は、ガスパージ及び真空引きによるパージの双方によるパージであってもよい。
一実施形態では、第１工程において、処理容器内の圧力が１３．３３Ｐａ以上の圧力であり、プラズマ生成用の高周波電源の電力が１００Ｗ以下である高圧低電力の条件に設定されてもよい。このような高圧且つ低パワーの条件でプラズマを生成することにより、過剰なハロゲン元素の活性種の発生を抑制することができる。これにより、マスクの損傷、及び／又は、既に形成されているシリコン酸化膜の損傷を抑制することが可能となる。また、被処理体上の位置によるシリコン酸化膜の膜厚のバラツキを低減することが可能となる。さらに、マスクが密に設けられている領域及び粗に設けられている領域が存在する場合に、即ち、マスクのパターンに粗密が存在する場合に、双方の領域に形成されるシリコン酸化膜の膜厚の差異を低減することが可能である。
また、一実施形態の第１工程では、イオン引き込み用のバイアス電力が被処理体を支持する載置台に印加されない。この実施形態によれば、凹凸部のマスク形状に対してマスクの上面及び側面、及び当該マスクの下地の表面のそれぞれに形成されるシリコン酸化膜の膜厚の均一性がより向上する。
一実施形態では、被処理体は、被エッチング層、該被エッチング層上に設けられた有機膜、及び、該有機膜上に設けられたシリコン含有反射防止膜を更に有し、マスクは、反射防止膜上に設けられたレジストマスクである。この実施形態の方法は、（ｅ）上記シーケンスの実行の後、同一処理容器内で発生させたプラズマにより、反射防止膜の表面上の酸化シリコン製の領域を除去する工程と、（ｆ）処理容器内で発生させたプラズマにより、反射防止膜をエッチングする工程と、（ｇ）処理容器内で発生させたプラズマにより、有機膜をエッチングする工程と、を含む。この実施形態によれば、レジストマスクの表面を含む被処理体の表面上にシリコン酸化膜が形成され、当該レジストマスクの開口の幅が調整され、しかる後に反射防止膜上の酸化シリコン製の領域が除去される。そして、反射防止膜及び有機膜がエッチングされることにより、被エッチング層のエッチング用のマスクが形成される。
一実施形態では、プラズマ処理装置は容量結合型のプラズマ処理装置でもよく、当該実施形態の方法は、上記シーケンスの実行の前に、処理容器内でプラズマを発生させて前記プラズマ処理装置の上部電極に負の直流電圧を印加することにより、マスクに二次電子を照射する工程を更に含んでいてもよい。この実施形態によれば、レジストマスクを改質し、後続の工程によるレジストマスクの損傷を抑制することが可能である。
別の実施形態では、被処理体は、被エッチング層、及び、該被エッチング層上に設けられた有機膜を更に有し、マスクは、有機膜上に設けられており、当該実施形態の方法は、（ｈ）処理容器内で発生させたプラズマにより、その上にレジストマスクを有する反射防止膜をエッチングする工程であり、該反射防止膜から前記マスクが形成される工程と、（ｉ）処理容器内で発生させたプラズマにより、有機膜をエッチングする工程と、を更に含む。この実施形態の方法では、上記シーケンスは、反射防止膜をエッチングする工程と有機膜をエッチングする工程との間に実行される。また、この実施形態の方法は、上記シーケンスの実行の後、同一処理容器内で発生させたプラズマにより、有機膜の表面上の酸化シリコン製の領域を除去する工程を更に含む。この実施形態の方法では、反射防止膜から形成されるマスクを含む被処理体の表面上にシリコン酸化膜が形成され、当該マスクの開口の幅が調整される、しかる後に有機膜上の酸化シリコン膜の領域が除去される。そして、有機膜がエッチングされることにより、被エッチング層のエッチング用のマスクが形成される。
一実施形態では、プラズマ処理装置は容量結合型のプラズマ処理装置であり、当該実施形態の方法は、反射防止膜をエッチングする工程の前に、処理容器内でプラズマを発生させてプラズマ処理装置の上部電極に負の直流電圧を印加することにより、レジストマスクに二次電子を照射する工程を更に含んでいてもよい。この実施形態によれば、レジストマスクを改質し、後続の工程によるレジストマスクの損傷を抑制することが可能である。
また、一実施形態の方法は、反射防止膜をエッチングする工程の実行後、且つ、シーケンスの実行前に、被処理体上に酸化シリコン製の保護膜を形成する工程を更に含み得る。この実施形態によれば、第３工程において生成される酸素ガスのプラズマから有機膜を保護することが可能である。
一実施形態では、プラズマ処理装置は容量結合型のプラズマ処理装置であり、酸化シリコン製の保護膜を形成する工程では、処理容器内でプラズマが生成され、且つ、プラズマ処理装置のシリコン製の上部電極に、負の直流電圧が印加されてもよい。この実施形態では、上部電極からシリコンが放出される。また、処理容器内においてプラズマに晒される部材から酸素が放出される。そして、放出されたシリコンと酸素とが結合することにより、酸化シリコン製の保護膜が形成される。
一実施形態では、酸化シリコン製の保護膜を形成する工程では、処理容器内で、ハロゲン化ケイ素ガスと酸素ガスとを含む混合ガスのプラズマが生成される。この実施形態によれば、プラズマＣＶＤ法によって、酸化シリコン製の保護膜が形成される。
一実施形態では、プラズマ処理装置は容量結合型のプラズマ処理装置であり、酸化シリコン製の保護膜を形成する工程では、プラズマ処理装置の酸化シリコン製の上部電極にプラズマ生成用の高周波電力が供給されることにより、水素ガス及び希ガスを含む混合ガスのプラズマが生成される。この実施形態では、上部電極から放出される酸化シリコンにより保護膜が形成される。
以上説明したように、マスクの開口のアスペクト比が高くても、被処理体上に形成されるシリコン酸化膜の膜厚のバラツキを低減させることが可能となる。
一実施形態に係る被処理体を処理する方法を示す流れ図である。 プラズマ処理装置の一例を示す図である。 被処理体の初期状態及び図１に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法におけるプラズマの生成及びパージに関するタイミングチャートである。 別の実施形態に係る被処理体を処理する方法を示す流れ図である。 図５に示す方法におけるプラズマの生成及び希ガスのガス流量に関するタイミングチャートである。 図１に示す方法又は図５に示す方法を含む被処理体を処理する方法の一実施形態を示す流れ図である。 図７に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図７に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図１に示す方法又は図５に示す方法を含む被処理体を処理する方法の別の実施形態を示す流れ図である。 図１０に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 図１０に示す方法の各工程の実行後の被処理体の状態を示す断面図である。 実験例４〜６及び比較実験例３のシーケンス１回あたりの処理時間を示すグラフである。 実験例７〜１１に用いたウエハを示す図である。 実験例１２の結果を示すグラフである。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態に係る被処理体を処理する方法を示す流れ図である。図１に示す方法ＭＴＡは、被処理体（以下、「ウエハＷ」ということがある）のレジストマスクの開口幅を縮小する方法である。一実施形態の方法ＭＴＡでは、一連の工程を単一のプラズマ処理装置を用いて実行することが可能である。
図２は、プラズマ処理装置の一例を示す図である。図２には、被処理体を処理する方法の種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。図２に示すように、プラズマ処理装置１０は、容量結合型プラズマエッチング装置であり、処理容器１２を備えている。処理容器１２は、略円筒形状を有している。処理容器１２は、例えば、アルミニウムから構成されており、その内壁面には陽極酸化処理が施されている。この処理容器１２は保安接地されている。
処理容器１２の底部上には、略円筒状の支持部１４が設けられている。支持部１４は、例えば、絶縁材料から構成されている。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在している。また、処理容器１２内には、載置台ＰＤが設けられている。載置台ＰＤは、支持部１４によって支持されている。
載置台ＰＤは、その上面においてウエハＷを保持する。載置台ＰＤは、下部電極ＬＥ及び静電チャックＥＳＣを有している。下部電極ＬＥは、第１プレート１８ａ及び第２プレート１８ｂを含んでいる。第１プレート１８ａ及び第２プレート１８ｂは、例えばアルミアルミニウムといった金属から構成されており、略円盤形状をなしている。第２プレート１８ｂは、第１プレート１８ａ上に設けられており、第１プレート１８ａに電気的に接続されている。
第２プレート１８ｂ上には、静電チャックＥＳＣが設けられている。静電チャックＥＳＣは、導電膜である電極を一対の絶縁層又は絶縁シート間に配置した構造を有している。静電チャックＥＳＣの電極には、直流電源２２がスイッチ２３を介して電気的に接続されている。この静電チャックＥＳＣは、直流電源２２からの直流電圧により生じたクーロン力等の静電力によりウエハＷを吸着する。これにより、静電チャックＥＳＣは、ウエハＷを保持することができる。
第２プレート１８ｂの周縁部上には、ウエハＷのエッジ及び静電チャックＥＳＣを囲むようにフォーカスリングＦＲが配置されている。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられている。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
第２プレート１８ｂの内部には、冷媒流路２４が設けられている。冷媒流路２４は、温調機構を構成している。冷媒流路２４には、処理容器１２の外部に設けられたチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給された冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するよう、供給される。この冷媒の温度を制御することにより、静電チャックＥＳＣによって支持されたウエハＷの温度が制御される。
また、プラズマ処理装置１０には、ガス供給ライン２８が設けられている。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
また、プラズマ処理装置１０には、加熱素子であるヒータＨＴが設けられている。ヒータＨＴは、例えば、第２プレート１８ｂ内に埋め込まれている。ヒータＨＴには、ヒータ電源ＨＰが接続されている。ヒータ電源ＨＰからヒータＨＴに電力が供給されることにより、載置台ＰＤの温度が調整され、当該載置台ＰＤ上に載置されるウエハＷの温度が調整されるようになっている。なお、ヒータＨＴは、静電チャックＥＳＣに内蔵されていてもよい。
また、プラズマ処理装置１０は、上部電極３０を備えている。上部電極３０は、載置台ＰＤの上方において、当該載置台ＰＤと対向配置されている。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられている。これら上部電極３０と下部電極ＬＥとの間には、ウエハＷにプラズマ処理を行うための処理空間Ｓが提供されている。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持されている。絶縁性遮蔽部材３２は、絶縁材料から構成されており、例えば、石英のように酸素を含み得る。上部電極３０は、電極板３４及び電極支持体３６を含み得る。電極板３４は処理空間Ｓに面しており、当該電極板３４には複数のガス吐出孔３４ａが設けられている。この電極板３４は、一実施形態では、シリコンから構成されている。また、別の実施形態では、電極板３４は、酸化シリコンから構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。この電極支持体３６は、水冷構造を有し得る。電極支持体３６の内部には、ガス拡散室３６ａが設けられている。このガス拡散室３６ａからは、ガス吐出孔３４ａに連通する複数のガス通流孔３６ｂが下方に延びている。また、電極支持体３６には、ガス拡散室３６ａに処理ガスを導くガス導入口３６ｃが形成されており、このガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２及び流量制御器群４４を介して、ガスソース群４０が接続されている。ガスソース群４０は、複数のガスソースを有している。複数のガスソースは、ハロゲン化ケイ素ガスのソース、酸素ガスのソース、窒素ガスのソース、フルオロカーボンガスのソース、希ガスのソース、及び、不活性ガスのソースを含み得る。ハロゲン化ケイ素ガスとしては、例えば、ＳｉＣｌ４ガスが用いられ得る。また、ハロゲン化ケイ素ガスとしては、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスが用いられてもよい。また、フルオロカーボンガスとしては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスといった任意のフルオロカーボンガスが用いられ得る。また、希ガスとしては、Ｈｅガス、Ａｒガスといった任意の希ガスが用いられ得る。また、不活性ガスとしては、限定されるものではないが、窒素ガスが用いられ得る。
バルブ群４２は複数のバルブを含んでおり、流量制御器群４４はマスフローコントローラといった複数の流量制御器を含んでいる。ガスソース群４０の複数のガスソースはそれぞれ、バルブ群４２の対応のバルブ及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。したがって、プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、処理容器１２内に供給することが可能である。
また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールドは、Ｙ２Ｏ３の他、例えば、石英のように酸素を含む材料から構成され得る。
処理容器１２の底部側、且つ、支持部１４と処理容器１２の側壁との間には排気プレート４８が設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。この排気プレート４８の下方、且つ、処理容器１２には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。また、処理容器１２の側壁にはウエハＷの搬入出口１２ｇが設けられており、この搬入出口１２ｇはゲートバルブ５４により開閉可能となっている。
また、プラズマ処理装置１０は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７〜１００ＭＨｚの周波数、一例においては４０ＭＨｚの高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されていてもよい。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、一例においては３．２ＭＨｚの高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスを整合させるための回路である。
また、プラズマ処理装置１０は、電源７０を更に備えている。電源７０は、上部電極３０に接続されている。電源７０は、処理空間Ｓ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子及び／又はシリコンが放出される。
また、一実施形態においては、プラズマ処理装置１０は、制御部Ｃｎｔを更に備え得る。この制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、制御部Ｃｎｔは、バルブ群４２、流量制御器群４４、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、電源７０、ヒータ電源ＨＰ、及びチラーユニットに接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号により、ガスソース群から供給されるガスの選択及び流量、排気装置５０の排気、第１の高周波電源６２及び第２の高周波電源６４からの電力供給、電源７０からの電圧印加、ヒータ電源ＨＰの電力供給、チラーユニットからの冷媒流量及び冷媒温度を制御することが可能である。なお、本明細書において開示される被処理体を処理する方法の各工程は、制御部Ｃｎｔによる制御によってプラズマ処理装置１０の各部を動作させることにより、実行され得る。
再び図１を参照し、方法ＭＴＡについて詳細に説明する。以下では、方法ＭＴＡの実施にプラズマ処理装置１０が用いられる例について説明を行う。また、以下の説明においては、図３及び図４を参照する。図３は、被処理体の初期状態及び図１に示す方法の各工程の実行後の被処理体の状態を示す断面図である。図４は、図１に示す方法におけるプラズマの生成及びパージに関するタイミングチャートである。図４においては、ハロゲン化ケイ素ガスのプラズマ、酸素ガスのプラズマ、及び希ガスのプラズマに関するタイミングチャートが示されている。図４のプラズマに関するタイミングチャートにおいて、Ｈｉｇｈレベル（図中、「Ｈ」で表記）は、各ガスのプラズマが生成されていることを示しており、Ｌｏｗレベル（図中、「Ｌ」で表記）は、各ガスのプラズマが生成されていないことを示している。また、図４には、パージに関するタイミングチャートも示されている。パージに関するタイミングチャートにおいて、Ｈｉｇｈレベル（図中、「Ｈ」で表記）は、パージが行われていることを示しており、Ｌｏｗレベル（図中、「Ｌ」で表記）は、パージが行われていないことを示している。
図１に示す方法ＭＴＡでは、まず、図３の（ａ）に示すウエハＷが準備される。ウエハＷは、下地領域ＵＲ及びマスクＭＫを含んでいる。下地領域ＵＲは、マスクＭＫの下地であり、被エッチング層を含む領域である。方法ＭＴＡでは、このようなウエハＷが、プラズマ処理装置１０の処理容器１２内に収容され、載置台ＰＤ上に載置される。
そして、方法ＭＴＡでは、シーケンスＳＱＡが繰り返して実行される。シーケンスＳＱＡは、工程ＳＴＡ１、工程ＳＴＡ２、工程ＳＴＡ３、及び工程ＳＴＡ４を含んでいる。シーケンスＳＱＡは、パージを実行する工程ＳＴＰ１、工程ＳＴＰ２、工程ＳＴＰ３、及び工程ＳＴＰ４を更に含み得る。
図１に示すように、工程ＳＴＡ１では、処理容器１２内においてハロゲン化ケイ素ガスを含む第１のガスのプラズマが生成される。一実施形態では、第１のガスは、ハロゲン化ケイ素ガス及び希ガスを含み、工程ＳＴＡ１では、図４に示すように、ハロゲン化ケイ素ガスのプラズマ及び希ガスのプラズマが生成される。具体的に、工程ＳＴＡ１では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、ハロゲン化ケイ素ガス及び希ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、第１のガスのプラズマが生成される。第１のガスは、ハロゲン化ケイ素ガスとして、例えば、ＳｉＣｌ４ガスを含む。また、第１のガスは、Ａｒガス又はＨｅガスといった希ガスを更に含み得る。なお、第１のガスは、ハロゲン化ケイ素ガスとして、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスを含んでいてもよい。
工程ＳＴＡ１において第１のガスのプラズマが生成されると、第１のガスに含まれるハロゲン化ケイ素の解離種といった反応前駆体が生成される。生成された前駆体はウエハＷに付着して、図３の（ｂ）に示すように、ウエハＷの表面上にシリコン含有膜ＳＦを形成する。
図１及び図４に示すように、続く工程ＳＴＰ１では、処理容器１２内の空間がパージされる。具体的には、工程ＳＴＡ１において供給された第１のガスが排気される。工程ＳＴＰ１では、パージガスとして窒素ガスといった不活性ガスがプラズマ処理装置の処理容器に供給されてもよい。即ち、工程ＳＴＰ１では、不活性ガスを処理容器内に流すガスパージ、真空引きによるパージ、又はガスパージ及び真空引きによるパージの双方が実行される。この工程ＳＴＰ１では、ウエハＷ上に過剰に付着した前駆体も除去される。
続く工程ＳＴＡ２では、処理容器１２内において、Ａｒガス又はＨｅガスといった希ガスのプラズマが生成される。具体的には、工程ＳＴＡ２では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、希ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、希ガスのプラズマが生成される。続く工程ＳＴＰ２では、工程ＳＴＰ１と同様に処理容器１２内の空間がパージされる。
続く工程ＳＴＡ３では、処理容器１２内において酸素ガスを含む第２のガスのプラズマが生成される。一実施形態では、第２のガスは、酸素ガスに加えて、Ａｒガス又はＨｅガスといった希ガスを含み、工程ＳＴＡ３では、図４に示すように、酸素ガスのプラズマ及び希ガスのプラズマが生成される。具体的に、工程ＳＴＡ３では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、第２のガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。
上述した工程ＳＴＡ１で形成されたシリコン含有膜ＳＦ中の前駆体は、シリコンとハロゲン元素の結合、例えば、シリコンと塩素との結合を含む。シリコンとハロゲン元素との結合エネルギーは、シリコンと酸素との結合エネルギーよりも低い。したがって、工程ＳＴＡ３の実行により、シリコン含有膜ＳＦ中のハロゲン元素が酸素に置換される。これにより、図３の（ｃ）に示すように、ウエハＷの表面上にシリコン酸化膜ＳＸが形成される。
続く工程ＳＴＰ３では、工程ＳＴＰ１及び工程ＳＴＰ２と同様に処理容器１２内の空間のパージが行われる。続く工程ＳＴＡ４では、工程ＳＴＡ２と同様に処理容器１２内において希ガスのプラズマが生成される。続く工程ＳＴＰ４では、工程ＳＴＰ１、工程ＳＴＰ２、及び工程ＳＴＰ３と同様に処理容器１２内の空間のパージが行われる。
続く工程ＳＴＪでは、シーケンスＳＱＡの実行を終了するか否かが判定される。具体的には、工程ＳＴＪでは、シーケンスＳＱＡの実行回数が所定回数に達したか否かが判定される。シーケンスＳＱＡの実行回数は、ウエハＷの表面上に形成されるシリコン酸化膜ＳＸの膜厚を決定する。即ち、シーケンスＳＱＡの実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱＡの実行回数との積により、最終的にウエハＷの表面上に形成されるシリコン酸化膜ＳＸの膜厚が実質的に決定される。したがって、ウエハＷの表面上に形成されるシリコン酸化膜の所望の膜厚に応じて、シーケンスＳＱＡの実行回数が設定される。
工程ＳＴＪにおいてシーケンスＳＱＡの実行回数が所定回数に達していないと判定される場合には、シーケンスＳＱＡの実行が工程ＳＴＡ１から再び繰り返される。そして、図３の（ｄ）に示すように、シリコン含有膜ＳＦが更に形成され、しかる後に、シリコン含有膜ＳＦが酸化されることにより、図３の（ｅ）に示すようにシリコン酸化膜ＳＸが更に形成される。一方、工程ＳＴＪにおいてシーケンスＳＱＡの実行回数が所定回数に達していると判定される場合には、シーケンスＳＱＡの実行が終了する。このようなシーケンスＳＱＡの繰り返しにより、図３の（ｆ）に示すように、所望の膜厚を有するシリコン酸化膜ＳＸがウエハＷの表面上に形成される。
この方法ＭＴＡでは、シリコン酸化膜ＳＸの膜厚をシーケンスＳＱＡの実行回数に応じた所望の膜厚に調整できるので、マスクＭＫの開口の幅を所望の幅に調整することが可能である。
また、方法ＭＴＡによれば、工程ＳＴＡ１と工程ＳＴＡ３の間の工程ＳＴＡ２において、希ガス原子の活性種によりシリコン含有膜ＳＦの前駆体表面における結合が活性化される。また、工程ＳＴＡ４において、シリコン酸化膜ＳＸの表面の結合が活性化される。これにより、シリコン酸化膜ＳＸ中のＳｉ−Ｏのネットワークにおける酸素欠損が解消される。したがって、形成されるシリコン酸化膜ＳＸが緻密化される。即ち、高い密度を有し、且つ、小さい膜厚を有するシリコン酸化膜ＳＸが１回のシーケンスＳＱＡで、ウエハＷの表面上にコンフォーマルに形成される。かかるシーケンスＳＱＡの繰り返しにより、高いアスペクト比で形成された開口を提供するマスクＭＫを有するウエハＷであっても、高い面内均一性とコンフォーマルな被覆性を有するシリコン酸化膜ＳＸが当該ウエハＷの表面上にコンフォーマルに形成される。即ち、ウエハＷの表面上に形成されるシリコン酸化膜ＳＸの膜厚のバラツキが低減される。
より具体的には、図３の（ｆ）に示すように、シリコン酸化膜ＳＸは、領域Ｒ１、領域Ｒ２及び領域Ｒ３を含んでいる。領域Ｒ３は、マスクＭＫの側面、即ち開口ＯＰを画成する側壁面上で当該側面に沿って延在する領域である。領域Ｒ１は、マスクＭＫ１の上面の上及び領域Ｒ３上で延在している。また、領域Ｒ２は、隣接する領域Ｒ３の間、且つ、下地領域ＵＲの表面上で延在している。方法ＭＴＡによれば、高いアスペクト比の開口ＯＰを有するマスクＭＫを備えたウエハＷであっても、領域Ｒ１、領域Ｒ２、及び領域Ｒ３のそれぞれのシリコン酸化膜の膜厚Ｔ１、Ｔ２、Ｔ３の差異を低減させることが可能となる。
また、かかるシーケンスＳＱＡの工程ＳＴＡ１では、前駆体用のガスとしてハロゲン化ケイ素ガスが用いられている。一般的には、前駆体用のガスとしてはアミノシラン系ガスが用いられるが、アミノシランは高い沸点を有する液体ソースである。一方、工程ＳＴＡ１において用いられる前駆体用のガスはハロゲン化ケイ素ガス、例えば、ＳｉＣｌ４ガス、ＳｉＢｒ４ガス、ＳｉＦ４ガス、又はＳｉＨ２Ｃｌ４ガスは、常温で気化状態にある。したがって、工程ＳＴＡ１では、気化器を有する専用の成膜装置を用いずに、シリコンを含む前駆体を、低温でウエハＷ上に堆積させることが可能である。
なお、工程ＳＴＡ１の実行時の処理容器１２内の圧力は、限定されるものではないが、一実施形態では、１３．３３Ｐａ（１００ｍＴｏｒｒ）以上の圧力に設定される。また、工程ＳＴＡ１の実行時の第１の高周波電源６２の高周波電力は、１００Ｗ以下の電力に設定される。このような高圧且つ低パワーの条件でプラズマを生成することにより、ハロゲン化ケイ素ガスの過剰な解離を抑制することができる。即ち、ハロゲン元素の活性種の過剰な発生を抑制することができる。なお、過剰解離を抑制した同様なプラズマ状態を生成する手法として第２の高周波電源６４を用いてもよい。これにより、マスクＭＫの損傷、及び／又は、既に形成されているシリコン酸化膜の損傷を抑制することが可能となる。また、領域Ｒ１、領域Ｒ２、及び領域Ｒ３の膜厚の差異を低減することが可能となる。さらに、マスクＭＫが密に設けられている領域及び粗に設けられている領域が存在する場合に、即ち、マスクＭＫのパターンに粗密が存在する場合に、双方の領域に形成されるシリコン酸化膜の膜厚の差異を低減することが可能である。
また、一実施形態では、工程ＳＴＡ１の実行時に、第２の高周波電源６４からの高周波バイアス電力は下部電極ＬＥに殆ど供給されないか、又は供給されない。これは、バイアス電力を印加すると異方性成分が生じることによる。このようにバイアス電力を最小限にすることにより、前駆体を等方的にウエハＷに付着させることができる。その結果、マスクＭＫの上面及び側面、及び当該マスクＭＫ１の下地の表面のそれぞれに形成されるシリコン酸化膜の膜厚の均一性が更に向上される。なお、第２の高周波電源６４を用いてプラズマを生成する場合は、前駆体を等方的に付着させるためにイオンエネルギーを最小限にする条件の選択が必要となる。また、工程ＳＴＡ３の実行は工程ＳＴＡ１で付着した前駆体をシリコン酸化膜に置換するため、前述の工程ＳＴＡ１と同様な等方的な反応が必要となる。そのため工程ＳＴＡ３においても第２の高周波電源６４からの高周波バイアス電力は下部電極ＬＥに殆ど供給されないか、又は供給されない。
以下、被処理体を処理する方法の別の実施形態について説明する。図５は、別の実施形態に係る被処理体を処理する方法を示す流れ図である。図６は、図５に示す方法におけるプラズマの生成及び希ガスのガス流量に関するタイミングチャートである。図６においては、図４と同様に、ハロゲン化ケイ素ガスのプラズマ、酸素ガスのプラズマ、及び希ガスのプラズマに関するタイミングチャートが示されている。図６のプラズマに関するタイミングチャートにおいて、Ｈｉｇｈレベル（図中、「Ｈ」で表記）は、各ガスのプラズマが生成されていることを示しており、Ｌｏｗレベル（図中、「Ｌ」で表記）は、各ガスのプラズマが生成されていないことを示している。また、図６においては、プラズマ処理装置の処理容器内に供給される希ガスの流量に関するタイミングチャートも示されている。希ガスの流量に関するタイミングチャートでは、レベルが高いほど希ガスの流量が高いことが示されている。
図５に示す方法ＭＴＢは、方法ＭＴＡと同様に、シーケンスＳＱＢを繰り返して実行することにより、ウエハＷの表面上にシリコン酸化膜ＳＸを形成するものである。なお、方法ＭＴＢの工程ＳＴＪは、方法ＭＴＡの工程ＳＴＪと同様にシーケンスの実行の終了を判定する工程である。
シーケンスＳＱＢは、工程ＳＴＢ１、工程ＳＴＢ２、工程ＳＴＢ３、及び工程ＳＴＢ４を含んでいる。工程ＳＴＢ１はシーケンスＳＱＡの工程ＳＴＡ１と同様の工程であり、当該工程ＳＴＢ１では、プラズマ処理装置１０の処理容器１２内において第１のガスのプラズマが生成される。工程ＳＴＢ２はシーケンスＳＱＡの工程ＳＴＡ２と同様の工程であり、当該工程ＳＴＢ２では、処理容器１２内において希ガスのプラズマが生成される。工程ＳＴＢ３はシーケンスＳＱＡの工程ＳＴＡ３と同様の工程であり、当該工程ＳＴＢ３では、処理容器１２内において第２のガスのプラズマが生成される。また、工程ＳＴＢ４はシーケンスＳＱＡの工程ＳＴＡ４と同様の工程であり、当該工程ＳＴＢ４では、処理容器１２内において希ガスのプラズマが生成される。
但し、シーケンスＳＱＢでは、工程ＳＴＢ１、工程ＳＴＢ２、工程ＳＴＢ３、及び工程ＳＴＢ４が順に連続して実行される。即ち、シーケンスＳＱＢでは、工程ＳＱＡの工程ＳＴＰ１、工程ＳＴＰ２、工程ＳＴＰ３、及び工程ＳＴＰ４のようなパージが、実行されない。
また、シーケンスＳＱＢでは、図６に示すように、工程ＳＴＢ１、工程ＳＴＢ２、工程ＳＴＢ３、及び工程ＳＴＢ４にわたって、希ガスのプラズマが生成される。即ち、シーケンスＳＱＢの実行期間中にわたって、処理容器１２内に希ガスが供給され、当該希ガスのプラズマが生成される。一実施形態では、最初に実行されるシーケンスＳＱＢの工程ＳＴＢ１の実行に先立って、処理容器１２内に希ガスが供給され、しかる後にプラズマ生成用の高周波電力が供給されることにより、希ガスのプラズマが生成される。その後に、処理容器１２内にハロゲン化ケイ素ガスが供給されることにより、第１のガスのプラズマが生成されてもよい。
かかるシーケンスＳＱＢを含む方法ＭＴＢでは、工程ＳＴＢ１において処理容器１２内に供給されたハロゲン化ケイ素ガスが、工程ＳＴＢ２の希ガスのプラズマの生成中に、処理容器１２内の空間から排出される。一実施形態の工程ＳＴＢ２では、処理容器１２内のプラズマの発光を、発光分光計測（ＯＥＳ）により計測し、ハロゲン化ケイ素ガスに基づく発光が略観察されない状態となったときに、当該工程ＳＴＢ２を終了することができる。また、工程ＳＴＢ３において処理容器１２内に供給された酸素ガスが、工程ＳＴＢ４の希ガスのプラズマの生成中に、処理容器１２内の空間から排出される。一実施形態の工程ＳＴＢ４では、処理容器１２内のプラズマの発光を、ＯＥＳにより計測し、酸素ガスに基づく発光が略観察されない状態となったときに、当該工程ＳＴＢ４を終了することができる。
上記説明から明らかなように、方法ＭＴＢでは、パージを別途に行う必要がない。また、プラズマの安定化のための期間も省略することが可能である。即ち、プラズマを利用する各工程の実行前にプラズマを安定化させるための期間を確保する必要がなくなる。したがって、方法ＭＴＢによれば、スループットが改善される。
この方法ＭＴＢでは、シーケンスＳＱＢの実行期間中にわたって供給される希ガスの流量は、一定であってもよく、変更されてもよい。一実施形態では、図６に示すように、工程ＳＴＢ４において処理容器１２内に供給される希ガスの流量が、工程ＳＴＢ３において処理容器１２内に供給される希ガスの流量よりも大きい流量に設定される。これにより、工程ＳＴＢ３において使用された酸素ガスを処理容器１２内の空間から高速に排出することが可能となる。したがって、スループットが更に改善される。
また、一実施形態では、工程ＳＴＢ４において処理容器１２内に供給される希ガスの流量は、工程ＳＴＢ３において処理容器１２内に供給される希ガスの流量の５倍以上の流量に設定されてもよい。かかる流量の希ガスが工程ＳＴＢ４において用いられることにより、工程ＳＴＢ３において使用された酸素ガスを処理容器１２内の空間から更に高速に排出することが可能となる。
以下、方法ＭＴＡ又は方法ＭＴＢを含む被処理体を処理する方法の一実施形態について説明する。図７は、図１に示す方法又は図５に示す方法を含む被処理体を処理する方法の一実施形態を示す流れ図である。また、図８及び図９は、図７に示す方法の各工程の実行後の被処理体の状態を示す断面図である。
図７に示す方法ＭＴ１では、まず、工程ＳＴ１においてウエハＷが準備される。工程ＳＴ１において準備されるウエハＷは、図８の（ａ）に示すように、下地領域ＲＵとして、基板ＳＢ、被エッチング層ＥＬ、有機膜ＯＬ、及び反射防止膜ＡＬを有しており、マスクＭＫ１を更に有している。被エッチング層ＥＬは、基板ＳＢ上に設けられている。被エッチング層ＥＬは、有機膜ＯＬに対して選択的にエッチングされる材料から構成される層であり、当該被エッチング層ＥＬとしては絶縁膜が用いられる。例えば、被エッチング層ＥＬは、酸化シリコン（ＳｉＯ２）から構成され得る。なお、被エッチング層ＥＬは、多結晶シリコンといった他の材料から構成されていてもよい。有機膜ＯＬは、被エッチング層ＥＬ上に設けられている。有機膜ＯＬは、炭素を含む層であり、例えば、ＳＯＨ（スピンオンハードマスク）層である。反射防止膜ＡＬは、シリコン含有反射防止膜であり、有機膜ＯＬ上に設けられている。
マスクＭＫ１は、反射防止膜ＡＬ上に設けられている。マスクＭＫ１は、レジスト材料から構成されたレジストマスクであり、フォトリソグラフィ技術によってレジスト層がパターニングされることにより作成される。マスクＭＫ１は、反射防止膜ＡＬを部分的に覆っている。また、マスクＭＫ１は、反射防止膜ＡＬを部分的に露出させる開口ＯＰ１を画成している。マスクＭＫ１のパターンは、例えば、ライン・アンド・スペースパターンである。なお、マスクＭＫ１は、平面視において円形の開口を提供するパターンを有していてもよい。或いは、マスクＭＫ１は、平面視において楕円形状の開口を提供するパターンを有していてもよい。
工程ＳＴ１では、図８の（ａ）に示すウエハＷが準備され、当該ウエハＷがプラズマ処理装置１０の処理容器１２内に収容され、載置台ＰＤ上に載置される。
方法ＭＴ１では、次いで、工程ＳＴ２が実行される。工程ＳＴ２では、ウエハＷに二次電子が照射される。具体的には、処理容器１２内に水素ガス及び希ガスが供給され、第１の高周波電源６２から高周波電力が供給されることにより、プラズマが生成される。また、電源７０によって、上部電極３０に負の直流電圧が印加される。これにより、処理空間Ｓ中の正イオンが上部電極３０に引き込まれて、当該正イオンが上部電極３０に衝突する。正イオンが上部電極３０に衝突することにより、上部電極３０からは二次電子が放出される。放出された二次電子がウエハＷに照射されることにより、マスクＭＫ１が改質される。なお、上部電極３０に印加される負の直流電圧の絶対値のレベルが高い場合には、電極板３４に正イオンが衝突することにより、当該電極板３４の構成材料であるシリコンが、二次電子と共に放出される。放出されたシリコンは、プラズマに晒されたプラズマ処理装置１０の構成部品から放出される酸素と結合する。当該酸素は、例えば、支持部１４、絶縁性遮蔽部材３２、及びデポシールド４６といった部材から放出される。このようなシリコンと酸素の結合により、酸化シリコン化合物が生成され、当該酸化シリコン化合物がウエハＷ上に堆積してマスクＭＫ１を覆い保護する。これら改質と保護の効果により、後続の工程によるマスクＭＫ１の損傷が抑制される。なお、工程ＳＴ２では二次電子の照射による改質や保護膜の形成のため、第２の高周波電源６４のバイアス電力を最小限にして、シリコンの放出を抑制してもよい。
次いで、方法ＭＴ１では工程ＳＴ３が実行される。工程ＳＴ３では、上述した方法ＭＴＡ又は方法ＭＴＢが実行される。これにより、図８の（ｂ）に示すように、マスクＭＫ１の表面上及び反射防止膜ＡＬ上にシリコン酸化膜ＳＸが形成される。
方法ＭＴ１では、次いで、工程ＳＴ４が実行される。工程ＳＴ４では、領域Ｒ１及び領域Ｒ２を除去するように、シリコン酸化膜ＳＸがエッチングされる。これら領域Ｒ１及び領域Ｒ２の除去のためには、異方性のエッチング条件が必要である。このため、工程ＳＴ４では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給されてプラズマが生成される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向への引き込みにより、領域Ｒ１及び領域Ｒ２を優先的にエッチングする。その結果、図８の（ｃ）に示すように、領域Ｒ１及び領域Ｒ２が除去され、残された領域Ｒ３からマスクＭＳが形成される。マスクＭＳはマスクＭＫ１と共に、マスクＭＫ１の開口ＯＰ１の幅を縮小させるように構成されたマスクＭＫ２を形成する。このマスクＭＫ２によって、開口ＯＰ１の幅よりも小さい幅の開口ＯＰ２が提供される。
続く工程ＳＴ５では、反射防止膜ＡＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、反射防止膜ＡＬの全領域のうちマスクＭＫ２から露出した領域をエッチングする。これにより、図９の（ａ）に示すように、反射防止膜ＡＬからマスクＡＬＭが形成される。この後、マスクＭＫ２は除去されてもよい。
続く工程ＳＴ６では、有機膜ＯＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、酸素ガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、酸素ガスを含む処理ガスのプラズマが生成される。生成されたプラズマ中の酸素の活性種は、有機膜ＯＬの全領域のうちマスクＡＬＭから露出した領域をエッチングする。これにより、図９の（ｂ）に示すように、有機膜ＯＬからマスクＯＬＭが形成される。このマスクＯＬＭが提供する開口ＯＰ３の幅は、開口ＯＰ２（図７の（ｃ）を参照）の幅と略同一となる。なお、有機膜ＯＬをエッチングするガスとしては、窒素ガスと水素ガスを含む処理ガスを用いてもよい。
続く、工程ＳＴ７では、被エッチング層ＥＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、処理ガスが処理容器１２内に供給される。処理ガスは、被エッチング層ＥＬを構成する材料に応じて適宜選択され得る。例えば、被エッチング層ＥＬが酸化シリコンから構成されている場合には、処理ガスは、フルオロカーボンガスを含み得る。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、プラズマが生成される。生成されたプラズマ中の活性種は、被エッチング層ＥＬの全領域のうち、マスクＯＬＭから露出した領域をエッチングする。これにより、図９の（ｃ）に示すように、マスクＯＬＭのパターンが被エッチング層ＥＬに転写される。かかる方法ＭＴ１によれば、工程ＳＴ２〜工程ＳＴ７、即ち、レジストマスクに基づくマスクの作成から被エッチング層のエッチングまでの全工程を、単一のプラズマ処理装置１０を用いて実行することが可能である。
以下、方法ＭＴＡ又は方法ＭＴＢを含む被処理体を処理する方法の別の実施形態について説明する。図１０は、図１に示す方法又は図５に示す方法を含む被処理体を処理する方法の別の実施形態を示す流れ図である。また、図１１及び図１２は、図１０に示す方法の各工程の実行後の被処理体の状態を示す断面図である。
図１０に示す方法ＭＴ２では、まず、工程ＳＴ２１が実行される。工程ＳＴ２１は、方法ＭＴ１の工程ＳＴ１と同様の工程である。したがって、工程ＳＴ２１では、図１１の（ａ）に示すウエハＷ、即ち図８の（ａ）に示すウエハと同様のウエハＷが準備され、当該ウエハＷが処理容器１２内に収容されて、載置台ＰＤ上に載置される。
次いで、方法ＭＴ２では、方法ＭＴ１の工程ＳＴ２と同様の工程ＳＴ２２が実行される。即ち、ウエハＷに二次電子が照射されマスクＭＫ１が改質される。また、上部電極３０に印加される負の直流電圧の絶対値のレベルが高い場合には、工程ＳＴ２に関して上述したように、電極板３４のスパッタリングにより当該電極板３４から放出されるシリコンとプラズマに晒されたプラズマ処理装置１０の構成部品から放出される酸素との結合により酸化シリコン化合物が生成され、当該酸化シリコン化合物がウエハＷ上に堆積してマスクＭＫ１を保護してもよい。
続く工程ＳＴ２３では、反射防止膜ＡＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、反射防止膜ＡＬの全領域のうちマスクＭＫ１から露出した領域をエッチングする。これにより、図１１の（ｂ）に示すように、反射防止膜ＡＬからマスクＡＬＭ２が形成される。
続く工程ＳＴ２４では、図１１の（ｂ）に示すウエハＷの表面上に保護膜ＰＦが形成される。この保護膜ＰＦは、後の方法ＭＴＡ又は方法ＭＴＢの実行時に生成される酸素の活性種から有機膜ＯＬを保護するために形成される。
一実施形態では、上部電極３０の電極板３４はシリコンから構成される。この実施形態の工程ＳＴ２４では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、例えば、水素ガス及び希ガスを含む混合ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、処理容器１２内においてプラズマが生成される。さらに、電源７０から上部電極３０に負の直流電圧が印加される。これにより、プラズマ中の正イオンが電極板３４に衝突し、当該電極板３４からシリコンが放出される。また、プラズマに晒されたプラズマ処理装置１０の部品から酸素が放出される。このように放出された酸素と電極板３４から放出されたシリコンとが結合し、酸化シリコンが生成され、当該酸化シリコンがウエハＷ上に堆積して、図１１の（ｃ）に示すように、保護膜ＰＦが形成される。
別の実施形態の工程ＳＴ２４では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、ハロゲン化ケイ素ガス、及び酸素ガスを含む混合ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、酸化シリコンが生成され、当該酸化シリコンがウエハＷ上に堆積して、図１１の（ｃ）に示すように、保護膜ＰＦが形成される。
更に別の実施形態では、上部電極３０の電極板３４は酸化シリコンから構成される。この実施形態の工程ＳＴ２４では、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、例えば、水素ガス及び希ガスを含む混合ガスが処理容器１２内に供給される。また、第１の高周波電源６２から上部電極３０に高周波電力が供給される。また、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、処理容器１２内においてプラズマが生成される。また、上部電極３０の近傍で生成されるシース電圧により、プラズマ中の荷電粒子が電極板３４に衝突する。これにより、酸化シリコンが電極板３４から放出され、当該酸化シリコンがウエハＷ上に堆積して、図１１の（ｃ）に示すように、保護膜ＰＦが形成される。なお、この工程ＳＴ２４では酸化シリコンを堆積させて保護膜を形成するため、第２の高周波電源６４のバイアス電力は最小限にする必要がある。
方法ＭＴ２では、次いで、工程ＳＴ２５が実行される。工程ＳＴ２５では、上述した方法ＭＴＡ又は方法ＭＴＢが実行される。これにより、図１１の（ｄ）に示すように、ウエハＷの表面上に、シリコン酸化膜ＳＸ２が形成される。シリコン酸化膜ＳＸ２は、領域Ｒ１、領域Ｒ２及び領域Ｒ３を含んでいる。領域Ｒ３は、マスクＭＫ１及びマスクＡＬＭ２の側面上で当該側面に沿って延在する領域である。領域Ｒ３は、有機膜ＯＬ上に形成された保護膜ＰＦの表面から領域Ｒ１の下側まで延在している。領域Ｒ１は、マスクＭＫ１の上面の上及び領域Ｒ３上で延在している。また、領域Ｒ２は、隣接する領域Ｒ３の間、且つ、有機膜ＯＬの表面上（即ち、有機膜ＯＬ上の保護膜ＰＦ上）で延在している。
次いで、方法ＭＴ２では、工程ＳＴ２６が実行される。工程ＳＴ２６では、領域Ｒ１及び領域Ｒ２を除去するように、シリコン酸化膜ＳＸ２がエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、フルオロカーボンガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向への引き込みにより、領域Ｒ１及び領域Ｒ２を優先的にエッチングする。その結果、図１２の（ａ）に示すように、領域Ｒ１及び領域Ｒ２が除去され、残された領域Ｒ３からマスクＭＳ２が形成される。マスクＭＳ２はマスクＡＬＭ２と共に、ＭＫ１の開口ＯＰ１の幅を縮小させるように構成されたマスクＭＫ２２を形成する。このマスクＭＫ２２によって、開口ＯＰ１の幅よりも小さい幅の開口ＯＰ２が提供される。
続く工程ＳＴ２７では、有機膜ＯＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、酸素ガスを含む処理ガスが処理容器１２内に供給される。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、酸素ガスを含む処理ガスのプラズマが生成される。生成されたプラズマ中の酸素の活性種は、有機膜ＯＬの全領域のうちマスクＭＫ２２から露出した領域をエッチングする。これにより、図１２の（ｂ）に示すように、有機膜ＯＬからマスクＯＬＭが形成される。このマスクＯＬＭが提供する開口ＯＰ３の幅は、開口ＯＰ２（図１２の（ａ）を参照）の幅と略同一となる。
続く、工程ＳＴ２８では、被エッチング層ＥＬがエッチングされる。具体的には、ガスソース群４０の複数のガスソースのうち選択されたガスソースから、処理ガスが処理容器１２内に供給される。処理ガスは、被エッチング層ＥＬを構成する材料に応じて適宜選択され得る。例えば、被エッチング層ＥＬが酸化シリコンから構成されている場合には、処理ガスは、フルオロカーボンガスを含み得る。また、第１の高周波電源６２から高周波電力が供給される。また、第２の高周波電源６４から高周波バイアス電力が供給される。さらに、排気装置５０を動作させることにより、処理容器１２内の空間の圧力が所定の圧力に設定される。これにより、プラズマが生成される。生成されたプラズマ中の活性種は、被エッチング層ＥＬの全領域のうち、マスクＯＬＭから露出した領域をエッチングする。これにより、図１２の（ｃ）に示すように、マスクＯＬＭのパターンが被エッチング層ＥＬに転写される。
かかる方法ＭＴ２によれば、工程ＳＴ２２〜工程ＳＴ２８、即ち、レジストマスクに基づくマスクの作成から被エッチング層のエッチングまでの全工程を、単一のプラズマ処理装置１０を用いて実行することが可能である。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。例えば、上述した実施形態では、容量結合型のプラズマ処理装置１０が用いられているが、方法ＭＴ１及び方法ＭＴ２のそれぞれから、二次電子、シリコン、又は酸化シリコンを上部電極から放出させる工程を省略した方法であれば、任意のプラズマ源を有するプラズマ処理装置を用いて実施することが可能である。そのようなプラズマ処理装置としては、例えば、誘導結合型のプラズマ処理装置、マイクロ波といった表面波を用いるプラズマ処理装置が例示される。
以下、上述した方法ＭＴＡ及び方法ＭＴＢの評価のために行った種々の実験について説明する。
（実験例１〜２及び比較実験例１）
実験例１では、方法ＭＴＡにより、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。また、実験例２では、方法ＭＴＢにより、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。さらに、比較実験例１では、方法ＭＴＡから工程ＳＴＡ２、工程ＳＴＰ２、工程ＳＴＡ４、及び工程ＳＴＰ４を省いた方法により、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。
実験例１では、各工程の条件を、以下に示す条件に設定した。なお、実験例１におけるシーケンスＳＱＡの実行回数は６０回であった。
＜工程ＳＴＡ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：１４ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２秒
＜工程ＳＴＡ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：１０秒
＜工程ＳＴＡ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＡ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：１３００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２０秒
また、実験例２では、各工程の条件を、以下に示す条件に設定した。なお、実験例２におけるシーケンスＳＱＢの実行回数は６０回であった。
＜工程ＳＴＢ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：３ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：３０秒
＜工程ＳＴＢ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：６０秒
＜工程ＳＴＢ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＢ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：６０秒
また、比較実験例１では、各工程の条件を、以下に示す条件に設定した。なお、比較実験例１におけるシーケンスの実行回数は６０回であった。
＜工程ＳＴＡ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：２０ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＡ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
そして、実験例１、実験例２、及び比較実験例１で形成したシリコン酸化膜の面内均一性（％）を求めた。なお、面内均一性は、（ＭＡＸ−ＭＩＮ）／（２×ＡＶＥ）×１００により定義される。ここで、「ＭＡＸ」は、ウエハの複数の位置でシリコン酸化膜の膜厚を測定することにより得た複数の膜厚の最大値であり、「ＭＩＮ」は、当該複数の膜厚の最小値であり、「ＡＶＥ」は、当該複数の膜厚の平均値である。このように定義される面内均一性を求めた結果、実験例１で形成したシリコン酸化膜の面内均一性は２．５％であった。また、実験例２で形成したシリコン酸化膜の面内均一性は３．５％であった。一方、比較実験例１で形成したシリコン酸化膜の膜厚の面内均一性は、３４％であった。これらの結果から、実験例１及び実験例２では、比較実験例１に比較して、シリコン酸化膜の膜厚の面内均一性を大幅に向上できることが確認された。即ち、前駆体の形成と前駆体の酸化との間において希ガスのプラズマにウエハを晒す方法ＭＴＡ及び方法ＭＴＢによれば、形成されるシリコン酸化膜の膜厚の面内均一性を大幅に向上できることが確認された。
（実験例３及び比較実験例２）
実験例３では、方法ＭＴＡにより、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。また、比較実験例２では、方法ＭＴＡから工程ＳＴＰ１、工程ＳＴＰ２、工程ＳＴＰ３、及び工程ＳＴＰ４を省いた方法により、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。
実験例３では、各工程の条件を、以下に示す条件に設定した。なお、実験例３におけるシーケンスＳＱＡの実行回数は６０回であった。
＜工程ＳＴＡ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：１４ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２秒
＜工程ＳＴＡ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：１０秒
＜工程ＳＴＡ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＡ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：１３００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２０秒
また、比較実験例２では、各工程の条件を、以下に示す条件に設定した。なお、比較実験例２におけるシーケンスの実行回数は６０回であった。
＜工程ＳＴＡ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：２０ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＡ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
そして、実験例３及び比較実験例２で形成したシリコン酸化膜の密度を、ウエハの中心位置において求めた。また、実験例３及び比較実験例２で形成したシリコン酸化膜の膜厚をウエハの中心位置において求めた。その結果、実験例３で形成したシリコン酸化膜の密度は２．６５（ｇ／ｃｍ３）であり、当該シリコン酸化膜の膜厚は２２．０ｎｍであった。一方、比較実験例２で形成したシリコン酸化膜の密度は２．５５（ｇ／ｃｍ３）であり、当該シリコン酸化膜の膜厚は２８．６ｎｍであった。これらの実験結果から、実験例３では、比較実験例２に比較して、密度が高い緻密なシリコン酸化膜を形成することが可能であることが確認された。
（実験例４〜６及び比較実験例３）
実験例４では、方法ＭＴＡにより、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。実験例５及び実験例６では、方法ＭＴＢにより、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。但し、実験例５の工程ＳＴＢ４ではＡｒガスの流量を２００ｓｃｃｍに設定し、実験例６の工程ＳＴＢ４ではＡｒガスの流量を１３００ｓｃｃｍに設定した。比較実験例３では、方法ＭＴＡから工程ＳＴＡ２及び工程ＳＴＡ４を省いた方法により、直径３００ｍｍのウエハの平坦な表面上にシリコン酸化膜を形成した。なお、実験例４〜６及び比較実験例３では、シリコン酸化膜の膜厚が略同等となるように、各工程の条件を設定した。
具体的に、実験例４では、各工程の条件を、以下に示す条件に設定した。なお、実験例４におけるシーケンスＳＱＡの実行回数は６０回であった。また、工程ＳＴＰ１〜工程ＳＴＰ４の各々の実行時間は１０秒であった。また、工程ＳＴＡ１〜工程ＳＴＡ４の各工程の実行前にプラズマの安定化のための期間として７秒の時間を確保した。
＜工程ＳＴＡ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：３ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：３０秒
＜工程ＳＴＡ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：６０秒
＜工程ＳＴＡ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＡ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：６０秒
また、実験例５では、各工程の条件を、以下に示す条件に設定した。なお、実験例５におけるシーケンスＳＱＢの実行回数は６０回であった。
＜工程ＳＴＢ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：３ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２秒
＜工程ＳＴＢ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：６０秒
＜工程ＳＴＢ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＢ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：６０秒
また、実験例６では、各工程の条件を、以下に示す条件に設定した。なお、実験例６におけるシーケンスＳＱＢの実行回数は６０回であった。
＜工程ＳＴＢ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：１４ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２秒
＜工程ＳＴＢ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：１０秒
＜工程ＳＴＢ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＢ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：１３００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２０秒
また、比較実験例３では、各工程の条件を、以下に示す条件に設定した。なお、比較実験例３におけるシーケンスの実行回数は６０回であった。また、比較実験例３においては、工程ＳＴＰ１及び工程ＳＴＰ３の各々の実行時間は３０秒であった。また、工程ＳＴＡ１と工程ＳＴＡ３の各工程の実行前に、プラズマの安定化のための期間として７秒の時間を確保した。
＜工程ＳＴＡ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：３ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＡ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量：２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
図１３に、実験例４〜６及び比較実験例３のシーケンス１回あたりの処理時間のグラフを示す。図１３に示すように、方法ＭＴＡに基づく実験例４では、希ガスのプラズマを生成する工程ＳＴＡ２及びＳＴＡ４が含まれる影響により、シーケンス１回あたりの処理時間が、比較実験例３に比して大きくなった。一方、方法ＭＴＢに基づく実験例５では、シーケンス１回当りの処理時間が、実験例４に比して大きく短縮された。さらに、方法ＭＴＢに基づき、且つ、工程ＳＴＢ４において大流量の希ガスを用いる実験例６では、シーケンス１回当りの処理時間が、実験例５に比して大幅に短縮された。
（実験例７〜１１）
実験例７〜１１では、方法ＭＴＢにより、図１４に示すように、下地領域ＵＲ上にレジストマスクＲＭを有するウエハ上にシリコン酸化膜ＳＸを形成した。レジストマスクＲＭはライン・アンド・スペースパターンを有し、ラインの幅Ｗ１は４５ｎｍであった。また、レジストマスクＲＭのラインの高さＨ１は、９０ｎｍであった。また、実験例７〜１１では、ラインの幅Ｗ１とスペースの幅Ｗ２の比、即ちＷ１：Ｗ２はそれぞれ、１：１、１：２、１：３、１：４、１：５であった。
実験例７〜１１では、各工程の条件を、以下に示す条件に設定した。なお、実験例７〜１１におけるシーケンスＳＱＢの実行回数は６０回であった。
＜工程ＳＴＢ１の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・ＳｉＣｌ４ガス流量：１４ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２秒
＜工程ＳＴＢ２の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：１０秒
＜工程ＳＴＢ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＢ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：１３００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：２０秒
そして、レジストマスクＲＭの上面の上に形成されたシリコン酸化膜ＳＸの膜厚Ｔ１、下地領域ＵＲ上に形成されたシリコン酸化膜ＳＸの膜厚Ｔ２、及び、レジストマスクＲＭの側面上に形成されたシリコン酸化膜ＳＸの膜厚（幅）Ｔ３を、実験例７〜１１のそれぞれのそれぞれで形成したシリコン酸化膜に対して求めた。なお、膜厚Ｔ１、膜厚Ｔ２、及び膜厚Ｔ３は、ウエハの中心、及びエッジにおいて求めた。その結果を、表１に示す。


表１から明らかなように、実験例７〜１１では、レジストマスクＲＭのパターンの粗密によらず、ウエハの中心及びエッジの何れの位置においても略同様の膜厚を有するシリコン酸化膜ＳＸが形成された。即ち、実験例７〜１１では、レジストマスクＲＭのパターンの粗密によらず、高い面内均一性を有するシリコン酸化膜ＳＸが形成されることが確認された。また、実験例７〜１１では、レジストマスクＲＭのパターンの粗密によらず、ウエハの中心及びエッジの何れの位置においてもシリコン酸化膜の膜厚Ｔ１、膜厚Ｔ２、及び膜厚Ｔ３の互いの差異が小さかった。即ち、実験例７〜１１では、高いアスペクト比の開口を提供するレジストマスクＲＭを有するウエハであっても、当該ウエハの表面上にコンフォーマルな被覆性をもってシリコン酸化膜を形成することが可能であることが確認された。
（実験例１２）
実験例１２では、工程ＳＴＢ３において用いられた酸素ガスに基づく発光が工程ＳＴＢ４において観察されなくなる時間と、工程ＳＴＢ４において用いられるＡｒガスの流量との関係について調査した。具体的には、下記に示す条件で工程ＳＴＢ３及び工程ＳＴＢ４を実行し、工程ＳＴＢ４の実行時に処理容器内の発光をＯＥＳで観察して、酸素ガスに基づく発光が観察されなくなる時間を求めた。
＜工程ＳＴＢ３の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ｏ２ガス流量２００ｓｃｃｍ
・Ａｒガス流量：２００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、５００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：５秒
＜工程ＳＴＢ４の条件＞
・処理容器内圧力：２００ｍＴｏｒｒ（２６．６６Ｐａ）
・Ａｒガス流量：１３００ｓｃｃｍ
・第１の高周波電源６２の高周波電力（上部電極３０に供給）：６０ＭＨｚ、１００Ｗ
・第２の高周波電源６４の高周波バイアス電力：１３．５６ＭＨｚ、０Ｗ
・処理時間：可変パラメータ
図１５に実験例１２の結果を表すグラフを示す。図１５において横軸は工程ＳＴＢ４におけるＡｒガスの流量を示しており、縦軸は工程ＳＴＢ４の開始時点から、酸素ガスに基づく発光が観察されなくなる時点までの時間を示している。即ち、縦軸は、工程ＳＴＢ４に必要な処理時間を示している。図１５に示すように、工程ＳＴＢ４のＡｒガスの流量が２００ｓｃｃｍより大きくなるにつれて、即ち、工程ＳＴＢ４のＡｒガスの流量が工程ＳＴＢ３のＡｒガスの流量よりも大きくなるにつれて、工程ＳＴＢ４中に酸素ガスが排出される時間、即ち、工程ＳＴＢ４に必要な処理時間が短縮されることが確認された。また、工程ＳＴＢ４のＡｒガスの流量が１０００ｓｃｃｍ以上、即ち、工程ＳＴＢ４のＡｒガスの流量が工程ＳＴＢ３のＡｒガスの流量の５倍以上の流量に設定されることにより、工程ＳＴＢ４中に酸素ガスが排出される時間、即ち、工程ＳＴＢ４に必要な処理時間が短縮されることが確認された。
１０…プラズマ処理装置、１２…処理容器、ＰＤ…載置台、ＥＳＣ…静電チャック、ＬＥ…下部電極、３０…上部電極、３４…電極板、４０…ガスソース群、５０…排気装置、６２…第１の高周波電源、６４…第２の高周波電源、７０…電源、Ｃｎｔ…制御部、Ｗ…ウエハ、ＭＫ…マスク、ＵＲ…下地領域、ＳＢ…基板、ＥＬ…被エッチング層、ＯＬ…有機膜、ＡＬ…反射防止膜、ＭＫ１…マスク、ＳＸ，ＳＸ２…シリコン酸化膜。

Claims (16)

  1. マスクを有する被処理体を処理する方法であって、
    プラズマ処理装置の処理容器内で、ハロゲン化ケイ素ガスを含む第１のガスのプラズマを生成して被処理体上に反応前駆体を形成する第１工程と、
    前記第１工程の後に、前記処理容器内で希ガスのプラズマを生成する第２工程と、
    前記第２工程の後に、前記処理容器内で酸素ガスを含む第２のガスのプラズマを生成してシリコン酸化膜を形成する第３工程と、
    前記第３工程の後に、前記処理容器内で希ガスのプラズマを生成する第４工程と、
    を含むシーケンスを繰り返してシリコン酸化膜を成膜する、方法。
  2. 前記第１工程、前記第２工程、前記第３工程、及び前記第４工程が順に連続して実行され、
    前記第１工程、前記第２工程、前記第３工程、及び前記第４工程にわたって、前記希ガスのプラズマが生成される、請求項１に記載の方法。
  3. 前記第４工程において前記処理容器内に供給される前記希ガスの流量が、前記第３工程において前記処理容器内に供給される前記希ガスの流量よりも大きい、請求項２に記載の方法。
  4. 前記第４工程において前記処理容器内に供給される前記希ガスの流量は、前記第３工程において前記処理容器内に供給される前記希ガスの流量の５倍以上の流量である、請求項３に記載の方法。
  5. 前記第１工程と前記第２工程との間、前記第２工程と前記第３工程との間、前記第３工程と前記第４工程との間、及び、前記第４工程と前記第１工程との間に、前記処理容器内の空間をパージする工程を更に含む、請求項１に記載の方法。
  6. 前記第１工程では、前記処理容器内の圧力が１３．３３Ｐａ以上の圧力であり、プラズマ生成用の高周波電源の電力が１００Ｗ以下である高圧低電力の条件に設定される、請求項１〜５の何れか一項に記載の方法。
  7. 前記第１工程では、イオンを引き込み用のバイアス電力が前記被処理体を支持する載置台に印加されない、請求項１〜６の何れか一項に記載の方法。
  8. 前記ハロゲン化ケイ素ガスは、ＳｉＣｌ４ガスである請求項１〜７の何れか一項に記載の方法。
  9. 前記被処理体は、被エッチング層、該被エッチング層上に設けられた有機膜、及び、該有機膜上に設けられたシリコン含有反射防止膜を更に有し、
    前記マスクは、前記反射防止膜上に設けられたレジストマスクであり、
    該方法は、
    前記シーケンスの実行の後、前記処理容器内で発生させたプラズマにより、前記反射防止膜の表面上の酸化シリコン製の領域を除去する工程と、
    前記処理容器内で発生させたプラズマにより、前記反射防止膜をエッチングする工程と、
    前記処理容器内で発生させたプラズマにより、前記有機膜をエッチングする工程と、
    を更に含む、請求項１〜８の何れか一項に記載の方法。
  10. 前記プラズマ処理装置は容量結合型のプラズマ処理装置であり、
    前記シーケンスの実行の前に、前記処理容器内でプラズマを発生させて前記プラズマ処理装置の上部電極に負の直流電圧を印加することにより、前記マスクに二次電子を照射する工程を更に含む、
    請求項９に記載の方法。
  11. 前記被処理体は、被エッチング層、及び、該被エッチング層上に設けられた有機膜を更に有し、前記マスクは、前記有機膜上に設けられており、
    該方法は、
    前記処理容器内で発生させたプラズマにより、その上にレジストマスクを有する反射防止膜をエッチングする工程であり、該反射防止膜から前記マスクが形成される工程と、
    前記処理容器内で発生させたプラズマにより、前記有機膜をエッチングする工程と、
    を更に含み、
    前記シーケンスは、前記反射防止膜をエッチングする前記工程と前記有機膜をエッチングする前記工程との間に実行され、
    該方法は、前記シーケンスの実行の後、前記処理容器内で発生させたプラズマにより、前記有機膜の表面上の酸化シリコン製の領域を除去する工程を更に含む、
    請求項１〜８の何れか一項に記載の方法。
  12. 前記プラズマ処理装置は容量結合型のプラズマ処理装置であり、
    前記反射防止膜をエッチングする前記工程の前に、前記処理容器内でプラズマを発生させて前記プラズマ処理装置の上部電極に負の直流電圧を印加することにより、前記レジストマスクに二次電子を照射する工程を更に含む、
    請求項１１に記載の方法。
  13. 前記反射防止膜をエッチングする前記工程の実行後、且つ、前記シーケンスの実行前に、前記被処理体上に酸化シリコン製の保護膜を形成する工程を更に含む、請求項１１又は１２に記載の方法。
  14. 前記プラズマ処理装置は容量結合型のプラズマ処理装置であり、
    前記酸化シリコン製の保護膜を形成する前記工程では、前記処理容器内でプラズマが生成され、且つ、前記プラズマ処理装置のシリコン製の上部電極に、負の直流電圧が印加される、請求項１３に記載の方法。
  15. 前記酸化シリコン製の保護膜を形成する前記工程では、前記処理容器内で、ハロゲン化ケイ素ガスと酸素ガスとを含む混合ガスのプラズマが生成される、請求項１３に記載の方法。
  16. 前記プラズマ処理装置は容量結合型のプラズマ処理装置であり、
    前記酸化シリコン製の保護膜を形成する前記工程では、前記プラズマ処理装置の酸化シリコン製の上部電極にプラズマ生成用の高周波電力が供給されることにより、水素ガス及び希ガスを含む混合ガスのプラズマが生成される、請求項１３に記載の方法。
JP2015016611A 2015-01-30 2015-01-30 被処理体を処理する方法 Active JP6559430B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015016611A JP6559430B2 (ja) 2015-01-30 2015-01-30 被処理体を処理する方法
KR1020160010019A KR102309936B1 (ko) 2015-01-30 2016-01-27 피처리체를 처리하는 방법
US15/007,420 US9911622B2 (en) 2015-01-30 2016-01-27 Method of processing target object
TW105102422A TWI682461B (zh) 2015-01-30 2016-01-27 被處理體之處理方法
CN201610067618.9A CN105845550B (zh) 2015-01-30 2016-01-29 被处理体的处理方法
EP16153395.5A EP3051576B1 (en) 2015-01-30 2016-01-29 Method of processing a target object comprising forming a silicon oxide film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015016611A JP6559430B2 (ja) 2015-01-30 2015-01-30 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
JP2016143698A true JP2016143698A (ja) 2016-08-08
JP6559430B2 JP6559430B2 (ja) 2019-08-14

Family

ID=55304849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015016611A Active JP6559430B2 (ja) 2015-01-30 2015-01-30 被処理体を処理する方法

Country Status (6)

Country Link
US (1) US9911622B2 (ja)
EP (1) EP3051576B1 (ja)
JP (1) JP6559430B2 (ja)
KR (1) KR102309936B1 (ja)
CN (1) CN105845550B (ja)
TW (1) TWI682461B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
JP2018093139A (ja) * 2016-12-07 2018-06-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP2019041020A (ja) * 2017-08-25 2019-03-14 東京エレクトロン株式会社 被処理体を処理する方法
JP2021068910A (ja) * 2021-01-06 2021-04-30 大日本印刷株式会社 パターン形成方法及び凹凸構造体の製造方法
WO2023112320A1 (ja) * 2021-12-17 2023-06-22 株式会社日立ハイテク 成膜方法およびプラズマ処理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6462477B2 (ja) 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
WO2017111822A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Pitch division using directed self-assembly
JP6456893B2 (ja) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置
JP6689179B2 (ja) * 2016-11-30 2020-04-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US10079178B1 (en) * 2017-03-17 2018-09-18 Taiwan Semiconductor Manufacturing Co., Ltd Formation method of semiconductor device structure using multilayer resist layer
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175408A (ja) * 2003-12-05 2005-06-30 Semiconductor Res Found 酸化・窒化絶縁薄膜の形成方法
US20100124621A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD
JP2011228707A (ja) * 2010-04-14 2011-11-10 Asm Genitech Korea Ltd 半導体素子の微細パターン形成方法
JP2013219099A (ja) * 2012-04-05 2013-10-24 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
JP2014075567A (ja) * 2012-09-13 2014-04-24 Tokyo Electron Ltd 被処理基体を処理する方法、及びプラズマ処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137725A (ja) * 1990-09-28 1992-05-12 Tonen Corp ガラス基板多結晶シリコン薄膜
JP4456533B2 (ja) 2005-06-14 2010-04-28 東京エレクトロン株式会社 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US7807575B2 (en) * 2006-11-29 2010-10-05 Micron Technology, Inc. Methods to reduce the critical dimension of semiconductor devices
KR101217778B1 (ko) 2007-06-08 2013-01-02 도쿄엘렉트론가부시키가이샤 패터닝 방법
EP2188413B1 (en) * 2007-09-07 2018-07-11 Fujifilm Manufacturing Europe B.V. Method for atomic layer deposition using an atmospheric pressure glow discharge plasma
US8647722B2 (en) * 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP5287592B2 (ja) * 2009-08-11 2013-09-11 東京エレクトロン株式会社 成膜装置
KR102038649B1 (ko) * 2012-02-20 2019-10-30 도쿄엘렉트론가부시키가이샤 전원 시스템, 플라즈마 에칭 장치 및 플라즈마 에칭 방법
KR102052936B1 (ko) * 2012-11-13 2019-12-06 삼성전자 주식회사 반도체 소자 제조 방법
JP6382055B2 (ja) 2014-10-07 2018-08-29 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175408A (ja) * 2003-12-05 2005-06-30 Semiconductor Res Found 酸化・窒化絶縁薄膜の形成方法
US20100124621A1 (en) * 2008-11-14 2010-05-20 Asm Japan K.K. Method of Forming Insulation Film by Modified PEALD
JP2011228707A (ja) * 2010-04-14 2011-11-10 Asm Genitech Korea Ltd 半導体素子の微細パターン形成方法
JP2013219099A (ja) * 2012-04-05 2013-10-24 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
JP2014075567A (ja) * 2012-09-13 2014-04-24 Tokyo Electron Ltd 被処理基体を処理する方法、及びプラズマ処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. C. ROWLETTE ET AL.: "Digital Control of SiO2 Film Deposition at Room Temperature", JOURNAL OF PHYSICAL CHEMISTRY, vol. 113, 6906-6909, JPN6018043223, 8 April 2009 (2009-04-08), ISSN: 0004008190 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018026495A (ja) * 2016-08-12 2018-02-15 東京エレクトロン株式会社 被処理体を処理する方法
JP2018093139A (ja) * 2016-12-07 2018-06-14 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
TWI766907B (zh) * 2016-12-07 2022-06-11 日商東京威力科創股份有限公司 電漿處理裝置及電漿處理方法
JP2019041020A (ja) * 2017-08-25 2019-03-14 東京エレクトロン株式会社 被処理体を処理する方法
JP2021068910A (ja) * 2021-01-06 2021-04-30 大日本印刷株式会社 パターン形成方法及び凹凸構造体の製造方法
JP7023391B2 (ja) 2021-01-06 2022-02-21 大日本印刷株式会社 パターン形成方法及び凹凸構造体の製造方法
WO2023112320A1 (ja) * 2021-12-17 2023-06-22 株式会社日立ハイテク 成膜方法およびプラズマ処理方法

Also Published As

Publication number Publication date
CN105845550B (zh) 2018-11-27
CN105845550A (zh) 2016-08-10
US20160225639A1 (en) 2016-08-04
TW201639034A (zh) 2016-11-01
EP3051576B1 (en) 2019-03-13
JP6559430B2 (ja) 2019-08-14
KR20160094306A (ko) 2016-08-09
US9911622B2 (en) 2018-03-06
KR102309936B1 (ko) 2021-10-07
EP3051576A1 (en) 2016-08-03
TWI682461B (zh) 2020-01-11

Similar Documents

Publication Publication Date Title
JP6559430B2 (ja) 被処理体を処理する方法
JP6462477B2 (ja) 被処理体を処理する方法
JP6382055B2 (ja) 被処理体を処理する方法
JP6366454B2 (ja) 被処理体を処理する方法
US11658036B2 (en) Apparatus for processing substrate
JP6438831B2 (ja) 有機膜をエッチングする方法
JP2017011127A (ja) エッチング方法
JP2016136606A (ja) エッチング方法
JP2016157793A (ja) エッチング方法
JP6504827B2 (ja) エッチング方法
JP2018026495A (ja) 被処理体を処理する方法
KR20190026844A (ko) 피처리체를 처리하는 방법
CN109923648B (zh) 处理被处理体的方法
JP2019216235A (ja) 処理方法およびプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190717

R150 Certificate of patent or registration of utility model

Ref document number: 6559430

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250