JP2016133455A - 物理量センサおよびその製造方法 - Google Patents

物理量センサおよびその製造方法 Download PDF

Info

Publication number
JP2016133455A
JP2016133455A JP2015009653A JP2015009653A JP2016133455A JP 2016133455 A JP2016133455 A JP 2016133455A JP 2015009653 A JP2015009653 A JP 2015009653A JP 2015009653 A JP2015009653 A JP 2015009653A JP 2016133455 A JP2016133455 A JP 2016133455A
Authority
JP
Japan
Prior art keywords
electrode
detection element
physical quantity
mounted member
movable electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015009653A
Other languages
English (en)
Other versions
JP6464770B2 (ja
Inventor
圭正 杉本
Yoshimasa Sugimoto
圭正 杉本
直記 吉田
Naoki Yoshida
直記 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2015009653A priority Critical patent/JP6464770B2/ja
Priority to US15/537,665 priority patent/US10509051B2/en
Priority to PCT/JP2016/000058 priority patent/WO2016117289A1/ja
Publication of JP2016133455A publication Critical patent/JP2016133455A/ja
Application granted granted Critical
Publication of JP6464770B2 publication Critical patent/JP6464770B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/125—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by capacitive pick-up
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0018—Structures acting upon the moving or flexible element for transforming energy into mechanical movement or vice versa, i.e. actuators, sensors, generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/04—Electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Dicing (AREA)

Abstract

【課題】外部回路との接続が複雑になることを抑制でき、特性変動が発生し難い物理量センサを提供する。【解決手段】一面２１０ａを有し、物理量に応じて一面の面方向に変位可能とされた可動電極２２４と、一面２１０ａの面方向において可動電極と対向して配置された固定電極２３１、２４１とを有するセンサ部２１０に、キャップ部２５０を接合して検出素子２００を構成する。そして、被搭載部材１００の一面１３２ａに、検出素子２００を被搭載部材１００の一面１３２ａに対する法線方向の物理量が検出されるように搭載する。また、検出素子２００に、キャップ部２５０のうちの被搭載部材１００の一面１３２ａと平行となる側面２５０ｃに、可動電極２２４および固定電極２３１、２４１と電気的に接続されると共に回路手段３００と電気的に接続される電極２５９ａ〜２５９ｃを形成する。【選択図】図３

Description

本発明は、被搭載部材に物理量に応じたセンサ信号を出力する検出素子を搭載した物理量センサおよびその製造方法に関するものである。
従来より、支持基板に、当該支持基板と所定距離だけ離間し、支持基板の面方向に対する法線方向の加速度に応じて回転（シーソ運動）可能とされた可動部を有する加速度検出素子が提案されている（例えば、特許文献１参照）。
具体的には、このような加速度検出素子は、可動部は、内側に開口部が形成された矩形枠状の枠部と、開口部を分割するように枠部に備えられ、可動部が回転する際の回転軸となるトーション梁とを有している。そして、トーション梁がアンカー部を介して支持基板に支持されることによって支持基板に備えられている。また、枠部は、支持基板の面方向に対する法線方向の加速度が印加されたとき、枠部（可動部）がトーション梁を回転軸として回転することができるように、トーション梁を中心に対して非対称形状とされている。詳述すると、トーション梁で分割される一方の部位を第１部位、他方の部位を第２部位としたとき、トーション梁から第１部位におけるトーション梁側と反対側の端部までの長さ（第１長さ）がトーション梁から第２部位におけるトーション梁側と反対側の端部までの長さ（第２長さ）より長くされている。つまり、枠部は、第１部位の質量が第２部位の質量より大きくされている。
また、支持基板には、第１部位と所定の容量を構成する固定電極および第２部位と所定の容量を構成する固定電極がそれぞれ備えられている。つまり、第１部位、第２部位は、可動電極として機能するものである。
以上のような加速度検出素子は、支持基板の面方向が被搭載部材の面方向と平行となるように、被搭載部材の一面に配置されて加速度センサを構成する。そして、被搭載部材の一面（支持基板の一面）の面方向に対する法線方向に加速度が印加されると、可動部がトーション梁を回転軸として回転するため、可動部と固定電極との間の容量が加速度に応じて変化する。このため、容量の変化を検出することにより、被搭載部材の一面に対する法線方向の加速度が検出される。
特開２０１２−１５４９１９号公報
しかしながら、上記のような加速度センサ（加速度検出素子）では、可動電極（可動部）と固定電極とが別平面に形成されているため、温度変化等による歪みや耐久変動が発生した場合、可動電極と固定電極との変形量が異なり、特性変動が発生し易いという問題がある。
このため、本発明者らは、一面を有し、一面側に、可動電極が形成されると共に当該一面の面方向において可動電極と対向する固定電極が形成されたセンサ部を有する加速度検出素子を用い、被搭載部材の一面に、当該一面とセンサ部の一面とが直交するように加速度検出素子を搭載してなる加速度センサについて検討した。このように加速度検出素子を被搭載部材に配置することにより、被搭載部材の一面に対する法線方向の物理量をセンサ部にて検出することができる。また、可動電極と固定電極とがセンサ部の一面の面方向（同一平面）に配列されているため、歪みや耐久変動が発生した場合、可動電極と固定電極との変形量の差を低減でき、検出精度が低下することを抑制できる。
しかしながら、このような加速度センサは、センサ部の一面側に可動電極および固定電極が形成されているが、通常、加速度検出素子における外部回路と接続される電極は、センサ部の一面に形成される。つまり、被搭載部材の一面と直交する面に形成される。このため、例えば、被搭載部材の一面上に回路基板を配置し、回路基板とセンサ部とを導電性部材を介して接続する場合、センサ部と回路基板との接続される面方向が異なるため、接続するための工程が複雑になり易いという問題がある。
本発明は上記点に鑑みて、外部回路との接続が複雑になることを抑制でき、特性変動が発生し難い物理量センサおよびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、物理量に応じたセンサ信号を出力する検出素子（２００）と、検出素子を搭載する被搭載部材（１００）と、を備え、検出素子は、一面（２１０ａ）を有し、物理量に応じて一面の面方向に変位可能とされた可動電極（２２４）と、一面の面方向において可動電極と対向して配置された固定電極（２３１、２４１）とを有し、可動電極と固定電極との間の容量に基づいてセンサ信号を出力するセンサ部（２１０）と、一面（２１０ａ）を有し、当該一面がセンサ部の一面と対向する状態でセンサ部と接合されているキャップ部（２５０）と、を有し、検出素子は、センサ部およびキャップ部の一面が被搭載部材の一面（１３２ａ）と直交するように被搭載部材に搭載されることによって被搭載部材の一面に対する法線方向の物理量を検出し、キャップ部のうちの一面と連なり、被搭載部材の一面と平行となる側面（２５０ｃ）に、可動電極と電気的に接続されると共に所定の処理を行う回路手段（３００）と電気的に接続される電極（２５９ａ）、および固定電極と電気的に接続されると共に当該回路手段と電気的に接続される電極（２５９ｂ、２５９ｃ）が形成されていることを特徴としている。
これによれば、可動電極および固定電極がセンサ部の面方向において対向して配置されており、同一平面に位置している。このため、温度変化等による歪みや耐久変動が発生した場合、可動電極と固定電極との変形量が異なることを抑制でき、特性変動を発生し難くできる。
また、検出素子は、センサ部の一面およびキャップ部の一面が被搭載部材の一面と直交し、被搭載部材の一面に対する法線方向の物理量を検出できるように被搭載部材に搭載されている。そして、検出素子には、被搭載部材の一面と平行となる側面に電極が形成されている。このため、例えば、被搭載部材の一面上に回路手段としての回路基板を配置し、回路基板とセンサ部とを導電性部材を介して接続する場合、検出素子および回路基板の接続される部分の面方向を同じにでき、検出素子と回路基板との接続を容易にできる。
また、請求項７に記載の発明は、請求項１ないし６のいずれか１つに記載の物理量センサの製造方法であって、分割されることでセンサ部を構成する第１ウェハ（４００）と分割されることでキャップ部を構成する第２ウェハ（５００）とが接合され、複数のチップ形成領域（１）のそれぞれに可動電極および固定電極が形成されていると共に当該複数のチップ形成領域がダイシングライン（２）にて区画された積層ウェハ（６００）を用意する工程と、積層ウェハをダイシングラインに沿ってダイシングすることにより、センサ部およびキャップ部を有する検出素子を形成する工程と、センサ部およびキャップ部の一面が被搭載部材の一面と直交し、かつ、被搭載部材の一面に対する法線方向の物理量が検出されるように、検出素子を被搭載部材の一面に搭載する工程と、を行い、積層ウェハを用意する工程の後、第２ウェハにチップ形成領域およびダイシングラインに跨る孔部（５０１）を形成する工程と、孔部に金属膜（５０２）を成膜する工程と、を行い、検出素子を形成する工程では、孔部および金属膜が分割されるようにダイシングすることにより、検出素子におけるキャップ部のうちの一面と連なる側面に電極を形成することを特徴としている。
これによれば、キャップ部のうちの一面と連なる側面に電極を有する検出素子を製造できる。このため、側面が被搭載部材の一面と平行となるように、検出素子を被搭載部材の一面に搭載することにより、例えば、被搭載部材の一面上に回路手段としての回路基板を配置し、回路基板とセンサ部とを導電性部材を介して接続する場合、検出素子および回路基板の接続される部分の面方向を同じにでき、検出素子と回路基板との接続を容易にできる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における加速度センサの断面図である。 加速度検出素子におけるセンサ部の平面図である。 図２中のIII−III線に沿った断面図である。 キャップ部の平面図である。 図３中のＡ方向から視た図である。 加速度センサの製造工程を示す断面図である。 図６に続く製造工程を示す断面図である。 図７に続く製造工程を示す断面図である。 本発明の第２実施形態における加速度センサの断面図である。 本発明の第３実施形態における加速度センサの断面図である。 本発明の第４実施形態における加速度センサの断面図である。 本発明の第５実施形態における加速度検出素子の製造工程を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。なお、本実施形態では、本発明の物理量センサを加速度を検出する加速度センサに適用した例について説明する。
図１に示されるように、加速度センサは、被搭載部材としてのパッケージ１００に、加速度に応じたセンサ信号を出力する加速度検出素子２００、加速度検出素子２００に対して所定の処理を行う回路基板３００が搭載されて構成されている。まず、本実施形態の加速度検出素子２００の構成について説明する。本実施形態の加速度検出素子２００は、図２および図３に示されるように、センサ部２１０とキャップ部２５０とを有するパッケージ構造とされている。
センサ部２１０は、支持基板２１１、絶縁膜２１２、半導体層２１３が順に積層され、一面２１０ａが半導体層２１３にて構成されると共に平面形状が矩形状とされたＳＯＩ（Silicon on Insulator）基板２１４を有している。なお、支持基板２１１および半導体層２１３はシリコン基板等で構成され、絶縁膜２１２は酸化膜等で構成される。また、センサ部２１０の他面２１０ｂは、支持基板２１１にて構成されている。
そして、ＳＯＩ基板２１４には、周知のマイクロマシン加工が施されてセンシング部２１５が形成されている。具体的には、半導体層２１３には、溝部２１６が形成されることによって櫛歯形状の梁構造体を有する可動部２２０および第１、第２固定部２３０、２４０が形成されており、この梁構造体によって加速度に応じたセンサ信号を出力するセンシング部２１５が形成されている。
支持基板２１１には、梁構造体２２０〜２４０の形成領域に対応した部位に矩形状に除去された凹部２１７が形成されている。これにより、半導体層２１３のうち可動部２２０および第１、第２固定部２３０、２４０の所定領域が支持基板２１１からリリースされた状態となっている。
なお、本実施形態では、絶縁膜２１２は、凹部２１７の壁面にも形成されているが、凹部２１７の壁面に形成されていなくてもよい。また、支持基板２１１に凹部２１７を形成せず、絶縁膜２１２のうちの梁構造体の形成領域に対応した部位に開口部を形成することにより、可動部２２０および第１、第２固定部２３０、２４０の所定領域が支持基板２１１からリリースされるようにしてもよい。
可動部２２０は、凹部２１７を横断するように配置されており、矩形状の錘部２２１における長手方向の両端が梁部２２２を介してアンカー部２２３ａ、２２３ｂに一体に連結された構成とされている。アンカー部２２３ａ、２２３ｂは、凹部２１７の開口縁部で絶縁膜２１２を介して支持基板２１１に支持されている。これにより、錘部２２１および梁部２２２は、凹部２１７に臨んだ状態となっている。なお、図３中のセンサ部２１０は、図２中のIII−III線に沿った断面に相当している。
梁部２２２は、平行な２本の梁がその両端で連結された矩形枠状とされており、２本の梁の長手方向と直交する方向に変位するバネ機能を有している。具体的には、梁部２２２は、錘部２２１の長手方向に沿った方向の成分を含む加速度を受けたとき、錘部２２１を長手方向へ変位させると共に、加速度の消失に応じて元の状態に復元させるようになっている。したがって、このような梁部２２２を介して支持基板２１１に連結された錘部２２１は、加速度が印加されると梁部２２２の変位方向へ変位する。
また、可動部２２０は、錘部２２１の長手方向と直交した方向に、錘部２２１の両側面から互いに反対方向へ一体的に突出形成された複数個の可動電極２２４を備えている。図２では、可動電極２２４は、錘部２２１の左側および右側に各々４個ずつ突出して形成されており、凹部２１７に臨んだ状態となっている。また、各可動電極２２４は、錘部２２１および梁部２２２と一体的に形成されており、梁部２２２が変位することによって錘部２２１と共に錘部２２１の長手方向に変位可能となっている。
第１、第２固定部２３０、２４０は、凹部２１７の開口縁部のうちのアンカー部２２３ａ、２２３ｂが支持されていない対向辺部において、絶縁膜２１２を介して支持基板２１１に支持されている。すなわち、第１、第２固定部２３０、２４０は、可動部２２０を挟むように配置されている。図２では、第１固定部２３０が可動部２２０に対して紙面左側に配置され、第２固定部２４０が可動部２２０に対して紙面右側に配置されている。そして、第１、第２固定部２３０、２４０は互いに電気的に独立している。
また、第１、第２固定部２３０、２４０は、可動電極２２４の側面と所定の検出間隔を有するように平行した状態で対向配置された複数個の第１、第２固定電極２３１、２４１と、絶縁膜２１２を介して支持基板２１１に支持された第１、第２配線部２３２、２４２とを有している。つまり、可動電極２２４と第１、第２固定電極２３１、２４１とは、共に半導体層２１３に形成されることによって同一平面に形成されている。
本実施形態では、第１、第２固定電極２３１、２４１は、図２に示されるように４個ずつ形成されており、可動電極２２４における櫛歯の隙間に噛み合うように櫛歯状に配列されている。そして、各配線部２３２、２４２に片持ち状に支持されることにより、凹部２１７に臨んだ状態となっている。以上が本実施形態におけるセンサ部２１０の構成である。
キャップ部２５０は、図３に示されるように、平面形状がセンサ部２１０と同じ矩形状とされており、一面２５０ａおよび一面２５０ａと反対側の他面２５０ｂを有し、一面２５０ａがセンサ部２１０の一面２１０ａと接合されている。具体的には、キャップ部２５０は、一面２５１ａおよび一面２５１ａと反対側の他面２５１ｂを有する基板２５１と、基板２５１のうちＳＯＩ基板２１４側の一面２５１ａに形成された絶縁膜２５２と、基板２５１の他面２５１ｂに形成された絶縁膜２５３とを有している。そして、基板２５１の一面２５１ａに形成された絶縁膜２５２がキャップ部２５０の一面２５０ａを構成し、当該絶縁膜２５２が半導体層２１３（センサ部２１０の一面２１０ａ）と直接接合等によって接合されている。なお、キャップ部２５０の他面２５０ｂは絶縁膜２５３にて構成さている。
基板２５１は、平面形状が矩形状とされているシリコン基板等が用いられ、一面２５１ａのうち可動部２２０および第１、第２固定部２３０、２４０における支持基板２１１からリリースされている部分と対向する部分に窪み部２５４が形成されている。この窪み部２５４は、可動部２２０および第１、第２固定部２３０、２４０における支持基板２１１からリリースされている部分がキャップ部２５０と接触することを抑制するものである。なお、図３では、窪み部２５４の壁面に絶縁膜２５２が形成されていないものを図示しているが、窪み部２５４の壁面に絶縁膜２５２が形成されていてもよい。
そして、基板２５１に窪み部２５４が形成されていることにより、センサ部２１０とキャップ部２５０との間に窪み部２５４を含む空間にて気密室２７０が構成され、センサ部２１０に形成されたセンシング部２１５が気密室２７０に気密封止されている。なお、本実施形態では、気密室２７０は大気圧とされている。
また、キャップ部２５０には、図３および図４に示されるように、当該キャップ部２５０とセンサ部２１０との積層方向（以下では、単に積層方向という）に貫通する複数の貫通孔２５５ａ〜２５５ｃが形成されている。具体的には、貫通孔２５５ａは、アンカー部２２３ｂを露出させるように形成されており、貫通孔２５５ｂ、２５５ｃは、それぞれ第１、第２配線部２３２、２４２の所定箇所を露出させるように形成されている。そして、貫通孔２５５ａ〜２５５ｃの壁面には、ＴＥＯＳ（Tetra ethyl ortho silicate）等で構成される絶縁膜２５６が成膜され、絶縁膜２５６上にはＡｌ等で構成される貫通電極２５７ａ〜２５７ｃがアンカー部２２３ｂおよび第１、第２配線部２３２、２４２と適宜電気的に接続されるように形成されている。
また、基板２５１（キャップ部２５０）は、図３〜図５に示されるように、可動電極２２４と第１、第２固定電極２３１、２４１との配列方向（錘部２２１の長手方向であり、図３紙面左右方向）と直交する２つの側面を有し、２つの側面のうちのアンカー部２２３ｂ側の側面２５１ｃ（２５０ｃ）に、積層方向に沿って３つの溝部２５８ａ〜２５８ｃが形成されている。そして、溝部２５８ａ〜２５８ｃの壁面には、貫通孔２５５ａ〜２５５ｃと同様に、ＴＥＯＳ等で構成される絶縁膜２５６が成膜され、絶縁膜２５６上にはＡｌ等で構成される電極２５９ａ〜２５９ｃが形成されている。
絶縁膜２５３上には、各貫通電極２５７ａ〜２５７ｃと各電極２５９ａ〜２５９ｃとを電気的に接続する配線層２６０ａ〜２６０ｃがそれぞれ形成されている。つまり、電極２５９ａは、配線層２６０ａおよび貫通電極２５７ａを介して可動電極２２４（アンカー部２２３ｂ）と電気的に接続されている。電極２５９ｂは、配線層２６０ｂおよび貫通電極２５７ｂを介して第１固定電極２３１（第１配線部２３２）と電気的に接続されている。電極２５９ｃは、配線層２６０ｃおよび貫通電極２５７ｃを介して第２固定電極２４１（第２配線部２４２）と電気的に接続されている。
なお、本実施形態では、アンカー部２２３ｂが本発明の可動電極用接続部、第１、第２配線部２３２、２４２が本発明の固定電極用接続部に相当している。また、貫通孔２５５ａが本発明の可動電極用貫通孔に相当し、貫通電極２５７ａが本発明の可動電極用貫通電極に相当し、貫通孔２５５ｂ、２５５ｃが本発明の固定電極用貫通孔に相当し、貫通電極２５７ｂ、２５７ｃが本発明の固定電極用貫通電極に相当している。そして、配線層２６０ａが本発明の可動電極用配線に相当し、配線層２６０ｂ、２６０ｃが本発明の固定電極用配線に相当している。
さらに、絶縁膜２５３上には、各貫通電極２５７ａ〜２５７ｃおよび各配線層２６０ａ〜２６０ｃを被覆して保護する保護膜２６１が形成されている。なお、図４では、保護膜２６１を省略して示してある。また、図５は、図３中のＡ方向から視た図であり、断面図ではないが、理解をし易くするためにハッチングを施してある。
以上が加速度検出素子２００の構成である。このような加速度検出素子２００では、可動電極２２４と第１、第２固定電極２３１、２４１の配列方向に沿った方向（センサ部２１０の一面２１０ａの面方向のうちの一方向であり、錘部２２１の長手方向に沿った方向）の加速度が印加されると、錘部２２１が加速度に応じて変位することによって可動電極２２４と第１、第２固定電極２３１、２４１との間の容量が変化する。このため、当該容量をセンサ信号として出力する。
回路基板３００は、加速度検出素子２００（センサ部２１０）に対して所定の処理を行う増幅回路、チャージアンプ、演算回路等の各種回路が形成されたものであり、図１に示されるように、一面３００ａに複数のパッド３０１、３０２を有している。
パッケージ１００は、ケース１１０とリッド１２０とを有する構成とされている。ケース１１０は、アルミナ等のセラミック層が複数積層された積層基板を用いて構成されており、一面１１０ａに凹部１３０が形成された箱形状とされている。本実施形態では、凹部１３０は、第１凹部１３１、第１凹部１３１の底面に形成された第２凹部１３２によって構成された段付窪み状とされている。また、ケース１１０には、第１凹部１３１の底面に複数の接続端子１４１が設けられていると共に、外部に図示しない複数の接続端子が設けられている。そして、第１凹部１３１の底面に形成された接続端子１４１と外部に形成された接続端子とは、ケース１１０の内部や凹部１３０の壁面等に形成された図示しない配線層を介して適宜電気的に接続されている。
リッド１２０は、金属等を用いて構成されており、ケース１１０の一面１１０ａと溶接等されて接合されている。これにより、ケース１１０が閉塞され、ケース１１０内が気密封止されている。本実施形態では、ケース１１０は、窒素封止とされている。
そして、このようなパッケージ１００に、加速度検出素子２００および回路基板３００が収容されている。具体的には、加速度検出素子２００は、センサ部２１０の一面２１０ａ、キャップ部２５０の一面２５０ａ、可動電極２２４と第１、第２固定電極２３１、２４１の配列方向が第２凹部１３２の底面１３２ａと直交するように、第２凹部１３２の底面１３２ａに接着剤１５１を介して搭載されている。つまり、加速度検出素子２００は、第２凹部１３２の底面１３２ａに対する法線方向の加速度が検出できるように、第２凹部１３２の底面１３２ａに搭載されている。さらに、詳述すると、本実施形態では、加速度検出素子２００は、側面２５０ｃ（電極２５９ａ〜２５９ｃ）が第２凹部１３２の底面１３２ａ側と反対側となると共に第２凹部１３２の底面１３２ａと平行となるように、第２凹部１３２の底面１３２ａに搭載されている。
また、回路基板３００は、一面３００ａが第２凹部１３２の底面１３２ａと平行となるように、当該第２凹部１３２の底面１３２ａに接着剤１５２を介して搭載されている。そして、回路基板３００のパッド３０１と加速度検出素子２００の各電極２５９ａ〜２５９ｃとは、ワイヤ１６１を介して電気的に接続されている。また、回路基板３００のパッド３０２と接続端子１４１とはワイヤ１６２を介して電気的に接続されている。
なお、本実施形態では、ワイヤ１６１が本発明の導電性部材に相当している。また、回路基板３００のパッド３０１と加速度検出素子２００の各電極２５９ａ〜２５９ｃとを接続するワイヤ１６１は、ワイヤボンディングによって形成されるが、各電極２５９ａ〜２５９ｃ（側面２５０ｃ）およびパッド３０１（一面３００ａ）は第２凹部１３２の底面１３２ａと平行とされているため、ワイヤボンディング時の荷重を印加する方向を同じにできる。したがって、ワイヤボンディングを行う際の製造工程が複雑になることを抑制できる。
以上が本実施形態における加速度センサの構成である。次に、上記加速度センサの製造方法について、図６〜図８を参照しつつ説明する。なお、図６および図７では、ウェハ中の１つのチップ形成領域１および当該チップ形成領域１に隣接する１つのダイシングライン２のみを図示しているが、実際には、複数のチップ形成領域１がそれぞれダイシングライン２にて区画されている。
まず、図６（ａ）に示されるように、支持基板２１１、絶縁膜２１２、半導体層２１３が順に積層され、一面４００ａが半導体層２１３にて構成されると共に、複数のチップ形成領域１がダイシングライン２にて区画されている第１ウェハ４００を用意する。なお、第１ウェハ４００内には、各チップ形成領域１に上記凹部２１７が形成されているが、この凹部２１７は、周知のように、支持基板２１１となるウェハの各チップ形成領域に凹部２１７を形成すると共に、当該ウェハに絶縁膜２１２を形成した後、半導体層２１３を構成する別のウェハを接合することによって形成される。
次に、図６（ｂ）に示されるように、第１ウェハ４００の一面４００ａに、レジストや酸化膜等の図示しないマスクを形成し、溝部２１６に対応した部分が開口するように当該マスクをパターニングする。そして、例えば、ＲＩＥ方式によって半導体層２１３をエッチングすることで溝部２１６を形成することにより、上記可動部２２０および第１、第２固定部２３０、２４０を有するセンシング部２１５を形成する。
また、図６（ｃ）に示されるように、図６（ａ）および図６（ｂ）とは別工程において、基板２５１の一面２５１ａに絶縁膜２５２が形成され、絶縁膜２５２にて一面５００ａが構成されると共に基板２５１にて他面５００ｂが構成される第２ウェハ５００を用意する。なお、第２ウェハ５００には、各チップ形成領域に上記窪み部２５４が形成されている。
続いて、図６（ｄ）に示されるように、第１ウェハ４００と第２ウェハ５００（絶縁膜２５２）とを接合して積層ウェハ６００を構成する。本実施形態では、まず、第１ウェハ４００の一面４００ａ（半導体層２１３）および第２ウェハ５００の一面５００ａ（絶縁膜２５２）にＡｒイオンビーム等を照射し、各接合面を活性化させる。そして、第１ウェハ４００および第２ウェハ５００に適宜設けられたアライメントマーク等を用いて赤外顕微鏡等によるアライメントを行い、室温〜５５０°の低温で接合するいわゆる直接接合により、第１ウェハ４００と第２ウェハ５００とを接合する。これにより、第１ウェハ４００と第２ウェハ５００との間に気密室２７０が構成され、当該気密室２７０にセンシング部２１５が封止される。
次に、図７（ａ）に示されるように、第２ウェハ５００（基板２５１）に、チップ形成領域１とダイシングライン２とに跨り、絶縁膜２５２に達する（絶縁膜２５２を貫通しない）３つの孔部５０１を形成する（図７（ａ）中では１つのみ図示）。さらに、第２ウェハ５００（基板２５１）に、アンカー部２２３ｂ上の絶縁膜２５２に達し、上記貫通孔２５５ａにおける開口部側の部分を構成する上側孔部６０１を形成する。また、図７（ａ）とは別断面において、第１、第２配線部２３２、２４２上の絶縁膜２５２に達し、上記貫通孔２５５ｂ、２５５ｃにおける開口部側の部分を構成する上側孔部を形成する。
なお、３つの孔部５０１は、上記溝部２５８ａ〜２５８ｃを構成するものであり、上記溝部２５８ａ〜２５８ｃの形成予定領域に形成される。また、３つの孔部５０１は、本実施形態では、製造工程の簡略化を図るために上側孔部６０１と同一工程にて形成されるが、上側孔部６０１と別工程にて形成されるようにしてもよい。
その後、図７（ｂ）に示されるように、上側孔部６０１および３つの孔部５０１の壁面にＴＥＯＳ等の絶縁膜２５６を成膜する。このとき、第２ウェハ５００の他面５００ｂに形成された絶縁膜にて絶縁膜２５３が構成される。続いて、上側孔部６０１および３つの孔部５０１の底面に形成された絶縁膜２５６を除去する。つまり、絶縁膜２５２上に成膜された絶縁膜２５６を除去する。そして、上側孔部６０１の低面にアンカー部２２３ｂを露出させる下側孔部６０２を形成する。同様に、図７（ｂ）とは別断面において、上側孔部の底面に第１、第２配線部２３２、２４２の一部を露出させる下側孔部を形成する。これにより、第２ウェハ５００に、上側孔部６０１および下側孔部６０２にて貫通孔２５５ａが構成され、図７（ｂ）とは別断面において、貫通孔２５５ｂ、２５５ｃが構成される。なお、３つの孔部５０１においては、本実施形態では、絶縁膜２５２が残存するように絶縁膜２５６を除去しているが、絶縁膜２５６が除去されていなくてもよい。
次に、図７（ｃ）に示されるように、スパッタ法や蒸着法等によりＡｌやＡｌ−Ｓｉ等を成膜する。これにより、各貫通孔２５５ａ〜２５５ｃに貫通電極２５７ａ〜２５７ｃが形成され、各孔部５０１に金属膜５０２が成膜される。そして、絶縁膜２５３上に成膜された金属膜をパターニングすることにより、各貫通電極２５７ａ〜２５７ｃと各金属膜５０２とを接続する配線層２６０ａ〜２６０ｃ（図７（ｃ）中では、配線層２６０ａのみ図示）を形成する。
続いて、図８（ａ）に示されるように、ダイシングラインに沿って積層ウェハ６００（第１、第２ウェハ４００、５００）をチップ単位にダイシングブレード等で分割する。このとき、孔部５０１および金属膜５０２を分割するように、チップ単位に分割する。これにより、キャップ部２５０の側面２５０ｃに、孔部５０１の一部によって上記溝部２５８ａ〜２５８ｃが形成され、金属膜５０２によって上記電極２５９ａ〜２５９ｃが形成された加速度検出素子２００が形成される。
その後、図８（ｂ）に示されるように、上記凹部１３０が形成されたケース１１０を用意し、第２凹部１３２の底面１３２ａに加速度検出素子２００および回路基板３００を搭載する。具体的には、センサ部２１０の一面２１０ａ、キャップ部２５０の一面２５０ａ、可動電極２２４と第１、第２固定電極２３１、２４１との配列方向が第２凹部１３２の底面１３２ａと直交し、側面２５０ｃ（電極２５９ａ〜２５９ｃ）が第２凹部１３２の底面１３２ａ側と反対側となると共に第２凹部１３２の底面１３２ａと平行となるように、加速度検出素子２００を第２凹部１３２の底面１３２ａに接着剤１５１を介して搭載する。また、一面３００ａが第２凹部１３２の底面１３２ａと平行となるように、回路基板３００を第２凹部１３２の底面１３２ａに接着剤１５２を介して搭載する。
そして、加速度検出素子２００の各電極２５９ａ〜２５９ｃと回路基板３００のパッド３０１とをワイヤ１６１を介して電気的に接続する。このとき、回路基板３００のパッド３０１と加速度検出素子２００の各電極２５９ａ〜２５９ｃとの間でワイヤボンディングを行うことになるが、側面２５０ｃ（各電極２５９ａ〜２５９ｃ）および一面３００ａ（パッド３０１）は第２凹部１３２の底面１３２ａと平行とされているため、ワイヤボンディング時の荷重を印加する方向を同じにできる。したがって、ワイヤボンディングを行う際の製造工程が複雑になることを抑制できる。その後、ケース１１０の一面１１０ａにリッド１２０を接合することにより、上記図１に示す加速度センサが製造される。
以上説明したように、本実施形態では、加速度検出素子２００は、可動電極２２４および第１、第２固定電極２３１、２４１が共に半導体層２１３に形成されることによって同一平面に位置している。このため、温度変化等による歪みや耐久変動が発生した場合、可動電極２２４と第１、第２固定電極２３１、２４１との変形量が異なることを抑制でき、特性変動を発生し難くできる。
また、加速度検出素子２００は、センサ部２１０の一面２１０ａ、キャップ部２５０の一面２５０ａ、可動電極２２４と第１、第２固定電極２３１、２４１との配列方向が第２凹部１３２の底面１３２ａと直交し、側面２５０ｃ（電極２５９ａ〜２５９ｃ）が第２凹部１３２の底面１３２ａ側と反対側となると共に第２凹部１３２の底面１３２ａと平行となるように、第２凹部１３２の底面１３２ａに搭載されている。また、回路基板３００は、一面３００ａが第２凹部１３２の底面１３２ａと平行となるように、第２凹部１３２の底面１３２ａに搭載されている。このため、回路基板３００のパッド３０１と加速度検出素子２００の各電極２５９ａ〜２５９ｃとの間でワイヤボンディングを行う際、側面２５０ｃ（各電極２５９ａ〜２５９ｃ）および一面３００ａ（パッド３０１）は第２凹部１３２の底面１３２ａと平行とされているため、ワイヤボンディング時の荷重を印加する方向を同じにできる。したがって、ワイヤボンディングを行う際の製造工程が複雑になることを抑制できる。
さらに、加速度検出素子２００は、センサ部２１０とキャップ部２５０とが接合（積層）されて構成されている。このため、加速度検出素子２００がセンサ部２１０のみで構成されている場合と比較して、第２凹部１３２の底面１３２ａとの接合される領域を確保し易く、加速度検出素子２００が倒れることを抑制できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して加速度検出素子２００の配置方法を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図９に示されるように、第２凹部１３２の底面１３２ａには、所定箇所に複数の接続端子１４２（図９中では１つのみ図示）が形成されている。そして、加速度検出素子２００は、側面２５０ｃが第２凹部１３２の底面１３２ａと対向するように配置され、電極２５９ａが接続端子１４２と導電性部材としてのはんだ１５３を介して電気的、機械的に接続されている。なお、図９とは別断面において、電極２５９ｂ、２５９ｃは、図９に示される接続端子１４２とは別の接続端子１４２とはんだ１５３を介して電気的、機械的に接続されている。そして、回路基板３００のパッド３０１は、各接続端子１４２と導電性部材としてのワイヤ１６３を介して電気的に接続されている。
これによれば、加速度検出素子２００に対してワイヤボンディングを行う必要がないため、加速度検出素子２００が破壊されることを抑制できる。すなわち、加速度検出素子２００は、図９に示されるように、積層方向に沿った方向の長さより、可動電極２２４と第１、第２固定電極２３１、２４１との配列方向に沿った方向の長さの方が長くなり易い。そして、可動電極２２４と第１、第２固定電極２３１、２４１の配列方向と第２凹部１３２の底面１３２ａとが直交するように加速度検出素子２００を配置した場合、加速度検出素子２００にワイヤボンディングを行うと、ワイヤボンディングを行う際の振動によって加速度検出素子２００がぐらつき易い。このため、ワイヤボンディングを安定して配置されている回路基板３００のパッド３０１と接続端子１４２との間で行うことにより、加速度検出素子２００が破壊されることを抑制できる。
また、電極２５９ａ〜２５９ｃが側面２５０ｃに配置されているため、第２凹部１３２の底面１３２ａに対する法線方向の加速度を検出できるように、加速度検出素子２００を接続端子１４２にはんだ１５３を介して容易に接続できる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第１実施形態に対して加速度検出素子２００の配置方法を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１０に示されるように、加速度検出素子２００は、回路基板３００上に接着剤１５１を介して搭載されている。具体的には、加速度検出素子２００は、センサ部２１０の一面２１０ａ、キャップ部２５０の一面２５０ａ、可動電極２２４と第１、第２固定電極２３１、２４１との配列方向が回路基板３００の一面３００ａと直交し、側面２５０ｃ（電極２５９ａ〜２５９ｃ）が回路基板３００の一面３００ａ側と反対側となると共に回路基板３００の一面３００ａと平行となるように、回路基板３００上に搭載されている。つまり、本実施形態では、回路基板３００が本発明の被搭載部材に相当し、回路基板３００の一面３００ａが本発明の被搭載部材の一面に相当している。
これによれば、加速度検出素子２００が回路基板３００上に搭載されているため、第２凹部１３２の底面１３２ａにおける面方向の大きさを小さくすることができ、小型化を図ることができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対して加速度検出素子２００の配置方法を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１１に示されるように、加速度検出素子２００は、センサ部２１０の他面２１０ｂが第１凹部１３１の側面に接着剤１５１を介して搭載されている。なお、加速度検出素子２００は、上記第１実施形態と同様に、センサ部２１０の一面２１０ａ、キャップ部２５０の一面２５０ａ、可動電極２２４と第１、第２固定電極２３１、２４１との配列方向が第２凹部１３２の底面１３２ａと直交し、側面２５０ｃ（電極２５９ａ〜２５９ｃ）が第２凹部１３２の底面１３２ａ側と反対側となると共に第２凹部１３２の底面１３２ａと平行となるように搭載されている。また、本実施形態では、接着剤１５１が本発明の接合部材に相当している。
これによれば、加速度検出素子２００は、面積が広い他面２１０ｂにてケース１１０に固定されている。このため、回路基板３００のパッド３０１と加速度検出素子２００の各電極２５９ａ〜２５９ｃとの間でワイヤボンディングを行う際の振動によって加速度検出素子２００がぐらつくことを抑制でき、加速度検出素子２００が破壊されることを抑制できる。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対して加速度検出素子２００の製造方法を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１２（ａ）に示されるように、隣接するチップ形成領域１を組１ａとしたとき、上記図６（ｂ）の工程では、各組１ａの可動部２２０および第１、第２固定部２３０、２４０を当該隣接するチップ形成領域１の間のダイシングライン２に対して対称となるように形成する。
そして、図１１（ｂ）に示されるように、上記図７（ａ）の孔部５０１を形成する工程では、隣接するチップ形成領域１の孔部５０１が共通となるように、それぞれのチップ形成領域１からダイシングライン２に跨る孔部５０１を形成する。
その後、図１１（ｃ）に示されるように、ダイシングラインに沿って積層ウェハ６００（第１、第２ウェハ４００、５００）をチップ単位にダイシングブレード等で分割する。このとき、孔部５０１および金属膜５０２が各チップ形成領域に分割されるようにチップ単位に分割する。つまり、孔部５０１にて、一方の加速度検出素子２００の溝部２５８ａ〜２５８ｃが構成されると共に他方の加速度検出素子２００の溝部２５８ａ〜２５８ｃが構成され、金属膜５０２にて、一方の加速度検出素子２００の電極２５９ａ〜２５９ｃが構成されると共に他方の加速度検出素子２００の電極２５９ａ〜２５９ｃが構成されるように、チップ単位に分割する。
これによれば、隣接する組１ａにおいて、孔部５０１および金属膜５０２を共通としているため、各チップ形成領域１に対して孔部５０１および金属膜５０２を形成する場合と比較して、ウェハ内の不要部分を削減できる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
上記各実施形態において、例えば、センサ部２１０に角速度を検出するセンシング部２１５を形成してもよい。つまり、角速度を検出する角速度センサに本発明を適用することもできる。なお、このようなセンサ部２１０を有する検出素子は、センシング部２１５が振動させられた状態で角速度の検出を行うため、上記第３実施形態のように、センサ部２１０を第１凹部１３１の壁面に搭載することにより、センサ部２１０と回路基板３００とを離間して配置することができ、センシング部２１５の振動が回路基板３００に対するノイズとなることを抑制できる。
また、上記各実施形態では、加速度検出素子２００と回路基板３００とがワイヤ１６１を介して電気的に接続される例について説明したが、加速度検出素子２００と回路基板３００とはプリント基板等の導電性部材を介して電気的に接続されていてもよい。
さらに、上記各実施形態では、加速度検出素子２００と回路基板３００とがワイヤ１６１を介して電気的に接続される例について説明したが、被搭載部材はプリント基板等の回路手段を有するものであってもよい。この場合、加速度検出素子２００は、被搭載部材としてのプリント基板と電気的に接続される。
そして、上記各実施形態を適宜組み合わせることもできる。例えば、上記第２実施形態を上記第３実施形態に組み合わせ、回路基板３００側に側面２５０ｃ（電極２５９ａ〜２５９ｃ）が位置するように加速度検出素子２００を配置し、パッド３０１と電極２５９ａ〜２５９ｃとをはんだ１５３を介して電気的、機械的に接続するようにしてもよい。
１００ パッケージ（被搭載部材）
２００ 加速度検出素子
２１０ センサ部
２１０ａ 一面
２２４ 可動電極
２３１、２４１ 第１、第２固定電極
２５０ キャップ部
２５０ｃ 側面
２５９ａ〜２５９ｃ 電極
３００ 回路基板

Claims (8)

  1. 物理量に応じたセンサ信号を出力する検出素子（２００）と、
    前記検出素子を搭載する被搭載部材（１００、３００）と、を備え、
    前記検出素子は、
    一面（２１０ａ）を有し、物理量に応じて前記一面の面方向に変位可能とされた可動電極（２２４）と、前記一面の面方向において前記可動電極と対向して配置された固定電極（２３１、２４１）とを有し、前記可動電極と前記固定電極との間の容量に基づいて前記センサ信号を出力するセンサ部（２１０）と、一面（２１０ａ）を有し、当該一面が前記センサ部の一面と対向する状態で前記センサ部と接合されているキャップ部（２５０）と、を有し、
    前記センサ部および前記キャップ部の一面が前記被搭載部材の一面（１３２ａ、３００ａ）と直交するように前記被搭載部材に搭載されることで前記被搭載部材の一面に対する法線方向の前記物理量を検出し、
    前記キャップ部のうちの前記一面と連なり、前記被搭載部材の一面と平行となる側面（２５０ｃ）に、前記可動電極と電気的に接続されると共に所定の処理を行う回路手段（３００）と電気的に接続される電極（２５９ａ）、および前記固定電極と電気的に接続されると共に前記回路手段と電気的に接続される電極（２５９ｂ、２５９ｃ）が形成されていることを特徴とする物理量センサ。
  2. 前記電極は、前記キャップ部のうちの前記被搭載部材の一面側と反対側に位置しており、導電性部材（１６１）を介して前記回路手段と電気的に接続されていることを特徴とする請求項１に記載の物理量センサ。
  3. 前記電極は、前記キャップ部のうちの前記被搭載部材の一面側に位置しており、
    前記被搭載部材には、前記一面に接続端子（１４２）が形成され、
    前記接続端子は、前記電極と第１導電性部材（１５３）を介して電気的に接続されていると共に第２導電性部材（１６３）を介して前記回路手段と電気的に接続されていることを特徴とする請求項１に記載の物理量センサ。
  4. 前記被搭載部材は、前記回路手段が形成された回路基板であることを特徴とする請求項請求項１ないし３のいずれか１つに記載の物理量センサ。
  5. 前記被搭載部材は、凹部（１３０）を有するパッケージであって、当該凹部の底面にて前記被搭載部材の一面が構成され、
    前記検出素子は、前記凹部の底面と連なる側面に接合部材（１５１）を介して搭載されていることを特徴とする請求項１または２に記載の物理量センサ。
  6. 前記検出素子は、前記キャップ部に、当該キャップ部を前記キャップ部と前記センサ部との積層方向に貫通し、前記可動電極と接続される可動電極用接続部（２２３ｂ）および前記固定電極と接続される固定電極用接続部（２３２、２４２）をそれぞれ露出させる可動電極用貫通孔（２５５ａ）および固定電極用貫通孔（２５５ｂ、２５５ｃ）が形成され、前記可動電極用貫通孔に前記可動電極用接続部と電気的に接続される可動電極用貫通電極（２５７ａ）が形成されていると共に、前記固定電極用貫通孔に前記固定電極用接続部と電気的に接続される固定電極用貫通電極（２５７ｂ、２５７ｃ）が形成され、さらに、前記キャップ部のうちの前記一面と反対側の他面（２５０ｂ）には、前記可動電極用貫通電極と前記可動電極と電気的に接続される電極とを電気的に接続する可動電極用配線（２６０ａ）、および前記固定電極用貫通電極と前記固定電極と電気的に接続される電極とを電気的に接続する固定電極用配線（２６０ｂ、２６０ｃ）が形成されていることを特徴とする請求項１ないし５のいずれか１つに記載の物理量センサ。
  7. 請求項１ないし６のいずれか１つに記載の物理量センサの製造方法であって、
    分割されることで前記センサ部を構成する第１ウェハ（４００）と分割されることで前記キャップ部を構成する第２ウェハ（５００）とが接合され、複数のチップ形成領域（１）のそれぞれに前記可動電極および前記固定電極が形成されていると共に当該複数のチップ形成領域がダイシングライン（２）にて区画された積層ウェハ（６００）を用意する工程と、
    前記積層ウェハを前記ダイシングラインに沿ってダイシングすることにより、前記センサ部および前記キャップ部を有する前記検出素子を形成する工程と、
    前記センサ部および前記キャップ部の一面が前記被搭載部材の一面と直交し、かつ、前記被搭載部材の一面に対する法線方向の前記物理量が検出されるように、前記検出素子を前記被搭載部材の一面に搭載する工程と、を行い、
    前記積層ウェハを用意する工程の後、前記第２ウェハに前記チップ形成領域および前記ダイシングラインに跨る孔部（５０１）を形成する工程と、前記孔部に金属膜（５０２）を成膜する工程と、を行い、
    前記検出素子を形成する工程では、前記孔部および前記金属膜が分割されるようにダイシングすることにより、前記検出素子における前記キャップ部のうちの前記一面と連なる前記側面に前記電極を形成することを特徴とする物理量センサの製造方法。
  8. 前記積層ウェハを形成する工程では、隣接するチップ形成領域を組（１ａ）としたとき、各組における一方の前記チップ形成領域に形成される前記可動電極および前記固定電極と、他方の前記チップ形成領域に形成される前記可動電極および前記固定電極とが前記ダイシングラインに対して対称となるように形成し、
    前記孔部を形成する工程では、前記一方の前記チップ形成領域、前記ダイシングライン、前記他方のチップ形成領域に跨る前記孔部を形成し、
    前記検出素子を形成する工程では、前記積層ウェハを前記ダイシングラインに沿ってダイシングすることにより、前記金属膜から一方の前記検出素子における前記電極を形成すると共に、他方の前記検出素子における前記電極を形成することを特徴とする請求項７に記載の物理量センサの製造方法。
JP2015009653A 2015-01-21 2015-01-21 物理量センサおよびその製造方法 Expired - Fee Related JP6464770B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015009653A JP6464770B2 (ja) 2015-01-21 2015-01-21 物理量センサおよびその製造方法
US15/537,665 US10509051B2 (en) 2015-01-21 2016-01-07 Physical quantity sensor and manufacturing method therefor
PCT/JP2016/000058 WO2016117289A1 (ja) 2015-01-21 2016-01-07 物理量センサおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015009653A JP6464770B2 (ja) 2015-01-21 2015-01-21 物理量センサおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2016133455A true JP2016133455A (ja) 2016-07-25
JP6464770B2 JP6464770B2 (ja) 2019-02-06

Family

ID=56416845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015009653A Expired - Fee Related JP6464770B2 (ja) 2015-01-21 2015-01-21 物理量センサおよびその製造方法

Country Status (3)

Country Link
US (1) US10509051B2 (ja)
JP (1) JP6464770B2 (ja)
WO (1) WO2016117289A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6926568B2 (ja) * 2017-03-24 2021-08-25 セイコーエプソン株式会社 物理量センサー、電子機器および移動体
US11279614B2 (en) * 2019-06-28 2022-03-22 Analog Devices, Inc. Low-parasitic capacitance MEMS inertial sensors and related methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0835983A (ja) * 1994-07-22 1996-02-06 Mitsubishi Electric Corp 静電容量式加速度センサ
JPH0961455A (ja) * 1995-08-30 1997-03-07 Hitachi Ltd 加速度センサ
JP2003248016A (ja) * 2002-02-21 2003-09-05 Denso Corp 容量式加速度センサ
JP2011516898A (ja) * 2008-04-14 2011-05-26 ハネウェル・インターナショナル・インコーポレーテッド 慣性センサが設置された電子アセンブリを形成するための方法およびシステム
WO2011118785A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
US20140083210A1 (en) * 2012-09-25 2014-03-27 Acreo Swedish Ict Ab Device for measuring force components, and method for its production

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554806A (en) * 1994-06-15 1996-09-10 Nippondenso Co., Ltd. Physical-quantity detecting device
JP3316555B2 (ja) 1995-11-22 2002-08-19 オムロン株式会社 圧力センサ
JP2007184355A (ja) 2006-01-05 2007-07-19 Canon Inc 半導体装置、光電変換装置、これらの製造方法、及びマルチチップ型イメージセンサ
US8089144B2 (en) * 2008-12-17 2012-01-03 Denso Corporation Semiconductor device and method for manufacturing the same
JP5527015B2 (ja) * 2010-05-26 2014-06-18 セイコーエプソン株式会社 素子構造体、慣性センサー、電子機器
US8539836B2 (en) 2011-01-24 2013-09-24 Freescale Semiconductor, Inc. MEMS sensor with dual proof masses
JP2013183083A (ja) 2012-03-02 2013-09-12 Seiko Epson Corp 電子部品の製造方法
JP2013183115A (ja) 2012-03-05 2013-09-12 Seiko Epson Corp 電子部品の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0835983A (ja) * 1994-07-22 1996-02-06 Mitsubishi Electric Corp 静電容量式加速度センサ
JPH0961455A (ja) * 1995-08-30 1997-03-07 Hitachi Ltd 加速度センサ
JP2003248016A (ja) * 2002-02-21 2003-09-05 Denso Corp 容量式加速度センサ
JP2011516898A (ja) * 2008-04-14 2011-05-26 ハネウェル・インターナショナル・インコーポレーテッド 慣性センサが設置された電子アセンブリを形成するための方法およびシステム
WO2011118785A1 (ja) * 2010-03-26 2011-09-29 パナソニック電工株式会社 シリコン配線埋込ガラス基板及びその製造方法
US20140083210A1 (en) * 2012-09-25 2014-03-27 Acreo Swedish Ict Ab Device for measuring force components, and method for its production

Also Published As

Publication number Publication date
US20180095106A1 (en) 2018-04-05
WO2016117289A1 (ja) 2016-07-28
US10509051B2 (en) 2019-12-17
JP6464770B2 (ja) 2019-02-06

Similar Documents

Publication Publication Date Title
JP6580804B2 (ja) Ｍｅｍｓ圧力センサとｍｅｍｓ慣性センサの集積構造
JP5956644B2 (ja) 単結晶シリコン電極を備えた容量性微小電気機械式センサー
JP5357166B2 (ja) Ｍｅｍｓセンサ及び検出装置
JP2006084327A (ja) 容量式力学量センサ装置
JP6020341B2 (ja) 容量式物理量センサおよびその製造方法
JP6372361B2 (ja) 複合センサ
JP6464770B2 (ja) 物理量センサおよびその製造方法
JP6512006B2 (ja) センサ装置
JP6123613B2 (ja) 物理量センサおよびその製造方法
JP6372450B2 (ja) 複合センサ
JP2005227089A (ja) 力学量センサ装置
JP3938205B1 (ja) センサエレメント
JP2008122304A (ja) 静電容量式加速度センサ
JP5118923B2 (ja) 半導体装置
JP4706634B2 (ja) 半導体センサおよびその製造方法
JP4665733B2 (ja) センサエレメント
JP2006041298A (ja) 電子装置および角速度検出装置
JP2006064538A (ja) ジャイロセンサ
JP2013003067A (ja) Ｍｅｍｓデバイス
JP6991300B2 (ja) 電子部品
JP5141545B2 (ja) 力学量センサ装置
JP2018025530A (ja) 力学量センサおよびその製造方法
JP2016200467A (ja) 複合センサデバイス
JP4000170B2 (ja) チップサイズパッケージ
JP2010216843A (ja) 力学量検出センサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181224

R151 Written notification of patent or utility model registration

Ref document number: 6464770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees