JP2016127421A - 出力回路及びこれを有する電流センサ - Google Patents
出力回路及びこれを有する電流センサ Download PDFInfo
- Publication number
- JP2016127421A JP2016127421A JP2014266769A JP2014266769A JP2016127421A JP 2016127421 A JP2016127421 A JP 2016127421A JP 2014266769 A JP2014266769 A JP 2014266769A JP 2014266769 A JP2014266769 A JP 2014266769A JP 2016127421 A JP2016127421 A JP 2016127421A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- circuit
- limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
- G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
- G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
- G01R15/207—Constructional details independent of the type of device used
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
Abstract
【解決手段】出力電圧Voutが第1リミット電圧VL1より上昇した場合、出力電圧Voutが第1リミット電圧VL1へ近づくように第1出力トランジスタM11が制御され、出力電圧Voutが第2リミット電圧VL2より低下した場合、出力電圧Voutが第2リミット電圧VL2へ近づくように第2出力トランジスタM12が制御される。これにより、従来の電圧リミッタ回路のようにリミッタ動作時の出力電流を増大させることなく出力電圧Voutの範囲を制限できるため、消費電力の増大を抑えることができる。
【選択図】図1
Description
上記の構成によれば、前記分圧電圧が電源の最高電圧と最低電圧との中間の電圧に近い電圧となるため、前記差動増幅回路の構成が簡易になる。
図1は、本発明の第1の実施形態に係る出力回路の構成の一例を示す図である。
図1に示す出力回路は、入力信号Sinを増幅して出力ラインOUTに出力する増幅回路10と、増幅回路10の出力電圧Voutを所定の範囲に制限するための制御を行うリミッタ制御回路20を有する。
トランジスタM14は、ゲートに入力されるバイアス電圧Vbに応じたほぼ一定の電流が流れる定電流源として動作する。トランジスタM15及びM16のゲート−ソース電圧は、トランジスタM14の一定の電流によってほぼ一定となる。すなわち、第1出力トランジスタM11のゲートと第2出力トランジスタM12のゲートとの電圧差はほぼ一定となる。そのため、トランジスタM17のドレイン電圧が入力信号Sinに応じて変化すると、第1出力トランジスタM11及び第2出力トランジスタM12のゲート電圧Vg1,Vg2が共に変化する。
入力信号Sinの電圧が上昇すると、トランジスタM17のドレイン電圧が低下する。これにより、第1出力トランジスタM11のゲート電圧Vg1が低下して第1出力トランジスタM11のドレイン電流が増大するとともに、第2出力トランジスタM12のゲート電圧Vg2が低下して第2出力トランジスタM12のドレイン電流が減少し、出力電圧Voutが上昇する。
入力信号Sinの電圧が低下した場合は、上記と逆の動作により、第1出力トランジスタM11のドレイン電流が減少するとともに第2出力トランジスタM12のドレイン電流が増大し、出力電圧Voutが低下する。従って、第1出力トランジスタM11と第2出力トランジスタM12は、入力信号Sinに応じて相補的に動作する。
出力電圧Voutが第1リミット電圧VL1より低い場合、第1差動増幅回路OP1の出力電圧はハイレベル(Vdd)となり、第1帰還制御トランジスタM31はオフ状態となる。この場合、第1制御回路21による出力電圧Voutのリミット動作は働かない。
これにより、従来の電圧リミッタ回路のようにリミッタ動作時の出力電流を増大させることなく出力電圧Voutの範囲を制限できるため、消費電力の増大を抑えることができる。
また、出力電圧Voutが所定の範囲から逸脱した場合、制御回路(21,22)によって出力電圧Voutが所定のリミット電圧(VL1,VL2)へ近づくように出力段のトランジスタ(M11,M12)が負帰還制御されるため、出力電圧Voutの範囲を精度良く制限することができる。
次に、本発明の第2の実施形態について説明する。
図2は、第2の実施形態に係る出力回路の構成の一例を示す図である。図2に示す出力回路は、図1に示す出力回路におけるリミッタ制御回路20をリミッタ制御回路20Aに置き換えたものであり、他の構成は図1に示す出力回路と同じである。
第1分圧回路23は、所定の電圧と出力電圧Voutとの間の分圧電圧(第1分圧電圧Vo1)を発生する回路である。ここで「所定の電圧」は、出力電圧Voutと第1リミット電圧VL1とが等しい場合に、第1分圧電圧Vo1が出力電圧Voutに比べて電源電圧Vddとグランドの電圧(ゼロ電圧)との中間値(Vdd/2)に近くなるように設定される。図1の例において、「所定の電圧」は、第1リミット電圧VL1より低い電圧であるグランドの電圧(ゼロ電圧)に設定されている。すなわち、第1分圧回路23は、出力ラインOUTと接地ラインGNDとの間に直列接続された抵抗R1及びR2によって構成されている。
TH1=(R1/(R1+R2))×VL1 …(1)
第2分圧回路24は、所定の電圧と出力電圧Voutとの間の分圧電圧(第2分圧電圧Vo2)を発生する回路である。ここで「所定の電圧」は、出力電圧Voutと第2リミット電圧VL2とが等しい場合に、第2分圧電圧Vo2が出力電圧Voutに比べて電源電圧Vddとグランドの電圧(ゼロ電圧)との中間値(Vdd/2)に近くなるように設定される。図1の例において、「所定の電圧」は、第2リミット電圧VL2より高い電圧である電源電圧Vddに設定されている。すなわち、第2分圧回路24は、出力ラインOUTと電源ラインVddとの間に直列接続された抵抗R3及びR4によって構成されている。
TH2=(R3×Vdd+R4×VL1)/(R3+R4) …(2)
次に、本発明の第3の実施形態について説明する。
図3は、第3の実施形態に係る出力回路の構成の一例を示す図である。図3に示す出力回路は、図2に示す出力回路における増幅回路10を増幅回路10Aに置き換えたものであり、他の構成は図2に示す出力回路と同じである。
次に、本発明の第4の実施形態について説明する。
図4は、第4の実施形態に係る出力回路の構成の一例を示す図である。図4に示す出力回路は、図2に示す出力回路における増幅回路10を増幅回路10Bに置き換えたものであり、他の構成は図2に示す出力回路と同じである。
次に、本発明の第5の実施形態について説明する。
図5は、第5の実施形態に係る出力回路の構成の一例を示す図である。図5に示す出力回路は、図2に示す出力回路における増幅回路10を増幅回路10Cに置き換えたものであり、他の構成は図2に示す出力回路と同じである。
入力信号Sinの電圧が上昇した場合、トランジスタQ14のベース電流が増大することによりトランジスタQ14のコレクタ電圧が低下し、第1出力トランジスタQ11及び第2出力トランジスタQ12のベース電圧が低下し、出力電圧Voutが低下する。入力信号Sinの電圧が低下した場合は、上記と逆の動作により第1出力トランジスタQ11及び第2出力トランジスタQ12のベース電圧が上昇し、出力電圧Voutが上昇する。従って、第1出力トランジスタQ11と第2出力トランジスタQ12は、入力信号Sinに応じて相補的に動作する。
また、出力電圧Voutが第2リミット電圧VL2より低くなった場合は、第2帰還制御トランジスタM32が導通してトランジスタQ15のベース電圧が低下し、トランジスタQ15のコレクタ電流(トランジスタQ14のベース電流)が減少し、トランジスタQ14のエミッタ電圧が上昇し、第1出力トランジスタQ13及び第2出力トランジスタQ12のベース電圧が上昇することにより、出力電圧Voutが第2リミット電圧VL2へ近づく方向へ変化する。従って、既に述べた出力回路と同様に、消費電流の増大を抑制しつつ、出力電圧Voutの範囲を負帰還動作で精度よく制限することができる。
次に、本発明の第6の実施形態について説明する。
図6は、第6の実施形態に係る出力回路の構成の一例を示す図である。図6に示す出力回路は、図1に示す出力回路におけるリミッタ制御回路20をリミッタ制御回路20Bに置き換えたものであり、他の構成は図1に示す出力回路と同じである。
次に、本発明の第7の実施形態について説明する。
図7は、第7の実施形態に係る出力回路の構成の一例を示す図である。図7に示す出力回路は、図1に示す出力回路におけるリミッタ制御回路20をリミッタ制御回路20Cに置き換えたものであり、他の構成は図1に示す出力回路と同じである。
第1差動増幅回路OP1は、既に説明した第1制御回路21に含まれる同一符号の構成要素と同じである。
帰還制御トランジスタM35は、第1出力トランジスタM11のゲートと電源ラインVddとの間に設けられており、出力電圧Voutが第1リミット電圧VL1より上昇した場合、第1出力トランジスタM11のゲート電圧Vg1を第1差動増幅回路OP1の出力信号に応じて制御する。帰還制御トランジスタM35のドレインが第1出力トランジスタM11のゲートに接続され、そのソースが電源ラインVddに接続され、そのゲートが第1差動増幅回路OP1の出力に接続される。
第2差動増幅回路OP2は、既に説明した第2制御回路22に含まれる同一符号の構成要素と同じである。
帰還制御トランジスタM36は、第2出力トランジスタM12のゲートと接地ラインGNDとの間に設けられており、出力電圧Voutが第2リミット電圧VL2より低下した場合、第2出力トランジスタM12のゲート電圧Vg2を第2差動増幅回路OP2の出力信号に応じて制御する。帰還制御トランジスタM36のドレインが第2出力トランジスタM12のゲートに接続され、そのソースが接地ラインGNDに接続され、そのゲートが第2差動増幅回路OP2の出力に接続される。
次に、本発明の第8の実施形態について説明する。
本実施形態は、本発明に係る出力回路を用いた磁気平衡式の電流センサに関するものである。
23…第1分圧回路、24…第2分圧回路、30…磁気センサ、40…コイル、50…コイル駆動回路、60…増幅回路、M11,M13,Q11…第1出力トランジスタ、M12,Q12…第2出力トランジスタ、M31…第1帰還制御トランジスタ、M32…第2帰還制御トランジスタ、M33…第3帰還制御トランジスタ、M34…第4帰還制御トランジスタ、M35,M36…帰還制御トランジスタ、OP1…第1差動増幅回路、OP2…第2差動増幅回路、Rs…シャント抵抗、VL1…第1リミット電圧、VL2…第2リミット電圧、TH1…第1しきい電圧、TH2…第2しきい電圧、Vo1…第1分圧電圧、Vo2…第2分圧電圧。
Claims (10)
- 入力信号に応じたアナログ信号を出力ラインへ出力する出力回路であって、
少なくとも1つの電源ラインと前記出力ラインとの間の電流経路に設けられた少なくとも1つの出力トランジスタと、
前記出力ラインに生じる出力電圧が所定のリミット電圧より上昇又は低下した場合、前記出力電圧が前記リミット電圧へ近づくように前記出力トランジスタを制御する少なくとも1つの制御回路と
を具備することを特徴とする出力回路。 - 前記制御回路は、
前記出力電圧と前記リミット電圧との差を増幅する差動増幅回路と、
前記出力トランジスタの制御端子へ信号を伝達する信号経路と前記出力ラインとの間に設けられており、前記出力電圧が前記リミット電圧より上昇又は低下した場合、前記出力ラインから前記信号経路への帰還信号を前記差動増幅回路の出力信号に応じて制御する帰還制御トランジスタとを有する
ことを特徴とする請求項1に記載の出力回路。 - 前記制御回路は、所定の電圧と前記出力電圧との間の分圧電圧を発生する分圧回路を有し、
前記差動増幅回路は、前記リミット電圧と前記分圧回路の分圧比とに基づいて設定されたしきい電圧と前記分圧電圧との差を増幅し、
前記所定の電圧は、前記出力電圧と前記リミット電圧とが等しい場合に前記分圧電圧が前記出力電圧に比べて電源の最高電圧と最低電圧との中間の電圧に近くなるように設定される
ことを特徴とする請求項2に記載の出力回路。 - 第1電源ラインと前記出力ラインとの間の電流経路に設けられた第1出力トランジスタと、
前記第1電源ラインより低電圧の第2電源ラインと前記出力ラインとの間の電流経路に設けられた第2出力トランジスタと、
前記出力電圧が第1リミット電圧より上昇した場合、前記出力電圧が前記第1リミット電圧へ近づくように前記第1出力トランジスタを制御する第1制御回路と、
前記出力電圧が第2リミット電圧より低下した場合、前記出力電圧が前記第2リミット電圧へ近づくように前記第2出力トランジスタを制御する第2制御回路とを備え、
前記第1制御回路は、
前記出力電圧と前記第1リミット電圧との差を増幅する第1差動増幅回路と、
前記第1出力トランジスタの制御端子へ信号を伝達する信号経路と前記出力ラインとの間に設けられており、前記出力電圧が前記第1リミット電圧より上昇した場合、前記出力ラインから当該信号経路への帰還信号を前記第1差動増幅回路の出力信号に応じて制御する第1帰還制御トランジスタとを有し、
前記第2制御回路は、
前記出力電圧と前記第2リミット電圧との差を増幅する第2差動増幅回路と、
前記第2出力トランジスタの制御端子へ信号を伝達する信号経路と前記出力ラインとの間に設けられており、前記出力電圧が前記第2リミット電圧より低下した場合、前記出力ラインから当該信号経路への帰還信号を前記第2差動増幅回路の出力信号に応じて制御する第2帰還制御トランジスタとを有する
ことを特徴とする請求項1に記載の出力回路。 - 前記第1制御回路は、前記第1リミット電圧より低い所定の電圧と前記出力電圧との間の第1分圧電圧を発生する第1分圧回路を有し、
前記第1差動増幅回路は、前記第1リミット電圧と前記第1分圧回路の分圧比とに基づいて設定された第1しきい電圧と前記第1分圧電圧との差を増幅し、
前記第2制御回路は、前記第2リミット電圧より高い所定の電圧と前記出力電圧との間の第2分圧電圧を発生する第2分圧回路を有し、
前記第2差動増幅回路は、前記第2リミット電圧と前記第2分圧回路の分圧比とに基づいて設定された第2しきい電圧と前記第2分圧電圧との差を増幅する
ことを特徴とする請求項4に記載の出力回路。 - 前記制御回路は、
前記第2出力トランジスタの制御端子と前記第1電源ラインとの間に設けられており、前記出力電圧が前記第1リミット電圧より上昇した場合、前記第1差動増幅回路の出力信号に応じて前記第2出力トランジスタの制御端子の電圧を制御する第3帰還制御トランジスタ、及び、
前記第1出力トランジスタの制御端子と前記第2電源ラインとの間に設けられており、前記出力電圧が前記第2リミット電圧より低下した場合、前記第2差動増幅回路の出力信号に応じて前記第1出力トランジスタの制御端子の電圧を制御する第4帰還制御トランジスタの少なくとも一方を有する
ことを特徴とする請求項4又は5の何れか一項に記載の出力回路。 - 前記第1出力トランジスタ及び前記第2出力トランジスタを前記入力信号に応じて相補的に動作させる相補駆動回路を有する
ことを特徴とする請求項4乃至6の何れか一項に記載の出力回路。 - 前記第1出力トランジスタ及び前記第2出力トランジスタの一方を定電流源として動作させるバイアス回路を有する
ことを特徴とする請求項4乃至6の何れか一項に記載の出力回路。 - 前記制御回路は、
前記出力電圧と前記リミット電圧との差を増幅する差動増幅回路と、
前記出力トランジスタの制御端子へ信号を伝達する信号経路と所定の電圧が供給される電圧供給ラインとの間に設けられており、前記出力電圧が前記リミット電圧より上昇又は低下した場合、前記差動増幅回路の出力信号に応じて前記信号経路の電圧を制御する帰還制御トランジスタとを有する
ことを特徴とする請求項1に記載の出力回路。 - 被測定電流による磁界に応じた検出信号を出力する磁気センサと、
前記磁気センサに作用する前記被測定電流による磁界を打ち消す方向に磁界を発生するコイルと、
前記検出信号に応じて、前記磁気センサに作用する前記被測定電流による磁界と前記コイルに流れる電流による磁界とが平衡するよう前記コイルを駆動するコイル駆動回路と、
前記コイルに流れる電流を検出する抵抗と、
前記抵抗に生じる電圧を増幅する増幅回路と
を備え、
前記増幅回路が、請求項1乃至請求項9の何れか一項に記載した出力回路を有する
ことを特徴とする電流センサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014266769A JP6270711B2 (ja) | 2014-12-26 | 2014-12-26 | 出力回路及びこれを有する電流センサ |
US14/979,065 US9772354B2 (en) | 2014-12-26 | 2015-12-22 | Output circuit with limited output voltage range and reduced power consumption and current sensor having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014266769A JP6270711B2 (ja) | 2014-12-26 | 2014-12-26 | 出力回路及びこれを有する電流センサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016127421A true JP2016127421A (ja) | 2016-07-11 |
JP6270711B2 JP6270711B2 (ja) | 2018-01-31 |
Family
ID=56165451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014266769A Active JP6270711B2 (ja) | 2014-12-26 | 2014-12-26 | 出力回路及びこれを有する電流センサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US9772354B2 (ja) |
JP (1) | JP6270711B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06303054A (ja) * | 1993-04-09 | 1994-10-28 | Olympus Optical Co Ltd | 電圧制限機能付き演算増幅回路 |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2005328151A (ja) * | 2004-05-12 | 2005-11-24 | Denso Corp | 増幅回路 |
JP2005333736A (ja) * | 2004-05-20 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 過電流防止回路 |
JP2008002816A (ja) * | 2006-06-20 | 2008-01-10 | Tdk Corp | 電流センサ |
JP2009284049A (ja) * | 2008-05-20 | 2009-12-03 | Yokogawa Electric Corp | 出力電圧制限機能を具備した増幅器 |
US20100097146A1 (en) * | 2008-10-16 | 2010-04-22 | Fuji Electric Systems Co., Ltd. | Signal amplification circuit |
JP2012023517A (ja) * | 2010-07-14 | 2012-02-02 | Toshiba Corp | 電圧出力回路 |
WO2013128859A1 (ja) * | 2012-03-01 | 2013-09-06 | 旭化成エレクトロニクス株式会社 | 電源接続回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000056841A (ja) | 1998-08-07 | 2000-02-25 | Toyota Motor Corp | 電圧リミッタ回路 |
US6472856B2 (en) * | 2001-03-09 | 2002-10-29 | Semtech Corporation | Bounded power supply voltage positioning |
US7518351B2 (en) | 2005-05-18 | 2009-04-14 | Linear Technology Corporation | Switching regulator over voltage reduction circuit and method |
JP4717692B2 (ja) * | 2006-04-14 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | リミッタ回路 |
KR101530085B1 (ko) * | 2008-12-24 | 2015-06-18 | 테세라 어드밴스드 테크놀로지스, 인크. | 저 드롭 아웃(ldo) 전압 레귤레이터 및 그의 동작 방법 |
-
2014
- 2014-12-26 JP JP2014266769A patent/JP6270711B2/ja active Active
-
2015
- 2015-12-22 US US14/979,065 patent/US9772354B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06303054A (ja) * | 1993-04-09 | 1994-10-28 | Olympus Optical Co Ltd | 電圧制限機能付き演算増幅回路 |
JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JP2005328151A (ja) * | 2004-05-12 | 2005-11-24 | Denso Corp | 増幅回路 |
JP2005333736A (ja) * | 2004-05-20 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 過電流防止回路 |
JP2008002816A (ja) * | 2006-06-20 | 2008-01-10 | Tdk Corp | 電流センサ |
JP2009284049A (ja) * | 2008-05-20 | 2009-12-03 | Yokogawa Electric Corp | 出力電圧制限機能を具備した増幅器 |
US20100097146A1 (en) * | 2008-10-16 | 2010-04-22 | Fuji Electric Systems Co., Ltd. | Signal amplification circuit |
JP2010119091A (ja) * | 2008-10-16 | 2010-05-27 | Fuji Electric Systems Co Ltd | 信号増幅回路 |
JP2012023517A (ja) * | 2010-07-14 | 2012-02-02 | Toshiba Corp | 電圧出力回路 |
WO2013128859A1 (ja) * | 2012-03-01 | 2013-09-06 | 旭化成エレクトロニクス株式会社 | 電源接続回路 |
Also Published As
Publication number | Publication date |
---|---|
US20160190929A1 (en) | 2016-06-30 |
JP6270711B2 (ja) | 2018-01-31 |
US9772354B2 (en) | 2017-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10345833B2 (en) | Voltage-current converter and load driver | |
US20140084994A1 (en) | Current Limiting Circuitry and Method for Pass Elements and Output Stages | |
JP6571031B2 (ja) | オープン/ショート検査回路及び負荷駆動装置 | |
US20050184805A1 (en) | Differential amplifier circuit | |
US10816613B2 (en) | Magnetic sensor circuit | |
US7683687B2 (en) | Hysteresis characteristic input circuit including resistors capable of suppressing penetration current | |
TW202129456A (zh) | 參考電壓電路 | |
JP6270002B2 (ja) | 擬似抵抗回路及び電荷検出回路 | |
US20160195890A1 (en) | Constant-current circuit and sensor device having this | |
JP5046144B2 (ja) | 増幅回路 | |
US8237505B2 (en) | Signal amplification circuit | |
JP2015146497A (ja) | 増幅回路 | |
JP6625458B2 (ja) | 出力回路及びこれを有する電流センサ | |
JP6270711B2 (ja) | 出力回路及びこれを有する電流センサ | |
US4308504A (en) | Direct-coupled amplifier circuit with DC output offset regulation | |
KR101443178B1 (ko) | 전압제어회로 | |
JP2015230585A (ja) | シリーズレギュレータ回路 | |
JP2014126908A (ja) | 定電圧電源装置 | |
JP2021141443A (ja) | 半導体集積回路装置および電流検出回路 | |
US7579911B2 (en) | Semiconductor circuit | |
US20150171808A1 (en) | Small signal amplifier circuit | |
JP2018041179A (ja) | レギュレータ回路およびセンサ回路 | |
JP2017211944A (ja) | 電源回路 | |
JPS6382006A (ja) | 増幅回路 | |
JP5848546B2 (ja) | 電力増幅器のバイアス回路および電力増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170912 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171226 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6270711 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |