JP2016122800A - 配線層形成方法、配線層形成システムおよび記憶媒体 - Google Patents

配線層形成方法、配線層形成システムおよび記憶媒体 Download PDF

Info

Publication number
JP2016122800A
JP2016122800A JP2014263452A JP2014263452A JP2016122800A JP 2016122800 A JP2016122800 A JP 2016122800A JP 2014263452 A JP2014263452 A JP 2014263452A JP 2014263452 A JP2014263452 A JP 2014263452A JP 2016122800 A JP2016122800 A JP 2016122800A
Authority
JP
Japan
Prior art keywords
layer
substrate
wiring layer
forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014263452A
Other languages
English (en)
Other versions
JP6359444B2 (ja
Inventor
下 光 秋 岩
Mitsuaki Iwashita
下 光 秋 岩
中 崇 田
Takashi Tanaka
中 崇 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014263452A priority Critical patent/JP6359444B2/ja
Priority to TW104142087A priority patent/TW201635462A/zh
Priority to KR1020150180254A priority patent/KR102560933B1/ko
Priority to US14/972,623 priority patent/US20160190040A1/en
Publication of JP2016122800A publication Critical patent/JP2016122800A/ja
Application granted granted Critical
Publication of JP6359444B2 publication Critical patent/JP6359444B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1651—Two or more layers only obtained by electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C23C18/1653—Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】基板表面の配線層外方に位置するバリア層及びシード層をエッチング処理により容易に除去する配線層形成方法、配線層形成システム及び記憶媒体を提供する。【解決手段】基板２の表面及び凹部２ａ内面にバリア層２３及びシード層２４からなるメタル層２５を形成し、このメタル層上にレジストパターン２６を形成する。次にレジストパターン２６の開口からめっき液を供給して凹部２ａ内に配線層２７を形成し、基板２の表面上のメタル層２５をエッチングにより除去する。メタル層２５は無電解めっき処理により形成されている。【選択図】図３

Description

本発明は基板に対して配線層を形成する配線層形成方法、配線層形成システムおよび記憶媒体に関する。
近年、ＬＳＩなどの半導体装置は、実装面積の省スペース化や処理速度の改善といった課題に対応するべく、より一層高密度化することが求められている。高密度化を実現する技術の一例として、複数の配線基板を積層することにより三次元ＬＳＩなどの多層基板を作製する多層配線技術が知られている。
多層配線技術においては一般に、配線基板間の導通を確保するため、配線基板を貫通するとともに銅（Ｃｕ）などの導電性材料が埋め込まれた貫通ビアホールが配線基板に設けられている。導電性材料が埋め込まれた貫通ビアホールを作製するための技術の一例として、無電解めっき法が知られている。
配線基板を作製する具体的な方法として、凹部が形成された基板を準備し、次に、基板上にＣｕ拡散防止膜としてのバリア層を形成し、このバリア層上にシード層を形成する方法が知られている。その後凹部内のシード層上に電解ＣｕめっきによりＣｕが埋め込まれ、埋め込まれたＣｕは凹部内で配線層を構成する。
上述のように、基板の凹部内にＣｕを埋め込んで配線層を形成する前に、基板上にバリア層およびシード層を形成しているが、これらのバリア層およびシード層はＰＶＤ又はＣＶＤ等の成膜処理により形成される。このため、基板表面のバリア層およびシード層は膜厚が大きくなり（例えば１０００ｎｍ以上）、基板の凹部内にＣｕを埋め込んで配線層を形成した後、基板表面の配線層外方に位置するバリア層およびシード層をエッチング等で除去する作業が困難となる。また膜厚が大きなバリア層およびシード層をエッチングで除去する際、エッチング時間が長くかかり、このエッチング中に配線層までが欠けてしまうことがある。
特開２０１２−２３１０９６号公報
本発明は、このような点を考慮してなされたものであり、基板の凹部内に配線層を形成した後、基板表面の配線層外方に位置するバリア層およびシード層を容易に除去することができる配線層形成方法、配線層形成システムおよび記憶媒体を提供することを目的とする。
本発明は、基板に対して配線層を形成する配線層形成方法において、凹部を有する基板を準備する工程と、前記基板の表面および前記凹部内面にバリア層およびシード層からなるメタル層を形成する工程と、前記基板のメタル層上に前記凹部を囲む開口を有するレジストパターンを形成する工程と、前記レジストパターンの開口からめっき液を供給するめっき処理により前記凹部内に配線層を設ける工程と、前記基板上の前記メタル層のうち、前記配線層の外方に位置するメタル層をエッチング処理により除去する工程とを備え、前記メタル層のシード層は、無電解めっき処理により形成されていることを特徴とする配線層形成方法である。
本発明は、基板に対して配線層を形成する配線層形成システムにおいて、凹部を有する基板の表面および凹部内面にバリア層およびシード層からなるメタル層を形成するメタル形成部と、前記基板上に前記凹部を囲む開口を有するレジストパターンを形成するレジストパターン形成部と、前記レジストパターンの開口からめっき液を供給するめっき処理により前記凹部内に配線層を設ける配線層形成部と、前記基板上の前記メタル層のうち、前記配線層の外方に位置するメタル層をエッチング処理により除去するエッチング処理部とを備え、前記メタル層のシード層は、無電解めっき処理により形成されていることを特徴とする配線層形成システムである。
本発明は、配線層形成システムに配線層形成方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、前記配線層形成方法は、凹部を有する基板を準備する工程と、前記基板の表面および前記凹部内面にバリア層およびシード層からなるメタル層を形成する工程と、前記基板のメタル層上に前記凹部を囲む開口を有するレジストパターンを形成する工程と、前記レジストパターンの開口からめっき液を供給するめっき処理により前記凹部内に配線層を設ける工程と、前記基板上の前記メタル層のうち、前記配線層の外方に位置するメタル層をエッチング処理により除去する工程とを備え、前記メタル層のシード層は、無電解めっき処理により形成されていることを特徴とする記憶媒体である。
本発明によれば、基板の凹部内に配線層を形成した後、基板表面の配線層外方に位置するバリア層およびシード層をエッチング処理により容易かつ簡単に除去することができる。
図１は、本発明の実施の形態における配線層形成システム全体を示すブロック図。 図２（ａ）〜（ｅ）は、配線層形成方法が施される基板を示す図。 図３（ａ）〜（ｃ）は、配線層形成方法が施される基板を示す図。 図４は、バリア層形成部およびシード層形成部を示す側断面図。 図５は、バリア層形成部およびシード層形成部を示す平面図。
＜配線層形成システム＞
図１乃至図５により本発明の一実施の形態について説明する。
まず図１により本発明による配線層形成システムについて述べる。
図１に示すように、配線層形成システム１０は半導体ウエハ等の凹部２ａを有する基板（シリコン基板）２に対してめっき処理を施すものである（図２（ａ）〜（ｅ）および図３（ａ）〜（ｄ）参照）。
このような配線層形成システム１０は、基板２を収納したカセット（図示せず）が載置されるカセットステーション１８と、カセットステーション１８上のカセットから基板２を取り出して搬送する基板搬送アーム１１と、基板搬送アーム１１が走行する走行路１１ａとを備えている。
また走行路１１の一側に、基板２上にシランカップリング剤等のカップリング剤を吸着させて後述する密着層２１を形成する密着層形成部１２と、基板２の密着層２１上に触媒を吸着させて後述する触媒層２２を形成する触媒層形成部１３と、基板２の触媒層２２上に後述するＣｕ拡散防止膜（バリア層）として機能するバリア層２３を形成するバリア層形成部１４とが配置されている。
また走行路１１の他側に、基板２に形成されたバリア層２３を焼きしめる焼きしめ部１５と、基板２に形成されたバリア層２３上に、後述するシード層２４となる無電解銅めっき層（無電解Ｃｕめっき層）を形成するためのシード層形成部１６が配置されている。さらにシード層形成部１６には、基板２上に凹部２ａを囲む開口２６ａを有するレジストパターン２６を形成するためのレジストパターン形成部３０が接続されている。
また焼きしめ部１５に隣接して、基板２に形成された凹部２ａ内に、無電解Ｃｕめっき層２４をシード層として電解銅めっき層（電解Ｃｕめっき層）を充てんして配線層２７を形成するための配線層形成部１７が配置されている。
さらに配線層形成部１７には、基板２上のレジストパターン２６を除去するレジストパターン除去部３１が接続され、さらにレジストパターン除去部３１には、基板２上のバリア層２３およびシード層２４のうち、配線層２７の外方に位置するバリア層２３およびシード層２４をエッチング処理により除去するエッチング処理部３２が接続されている。
ところで、バリア層形成部１４により形成されるバリア層２３と、シード層形成部１６により形成されるシード層２４は、いずれも後述のように無電触めっき処理により形成され、これらバリア層２３とシード層２４とによりメタル層２５が構成される。
このためバリア層形成部１４とシード層形成部１６は、メタル層２５を形成するためのメタル層形成部１４、１６を構成する。
またレジストパターン形成部３０は基板２上に凹部２ａを囲む開口２６ａを有するレジストパターン２６を形成するものであり、図示しないが、シード層２４が形成された基板２上にレジストを塗布するレジスト塗布部と、レジストを露出するレジスト露光部と、露光されたレジストを現像するレジスト現像部とを有している。
また上述した配線層形成システム１０の各構成部材、例えばカセットステーション１８、基板搬送アーム１１、密着層形成部１２、触媒層形成部１３、バリア層形成部１４、焼きしめ部１５、シード層形成部１６、配線層形成部１７、レジストパターン形成部３０、およびエッチング処理部３１は、いずれも制御部１９に設けた記憶媒体１９Ａに記録された各種のプログラムに従って制御部１９で駆動制御され、これによって基板２に対する様々な処理が行われる。ここで、記憶媒体１９Ａは、各種の設定データや後述するめっき処理プログラム等の各種のプログラムを格納している。記憶媒体１９Ａとしては、コンピューターで読み取り可能なＲＯＭやＲＡＭなどのメモリーや、ハードディスク、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭやフレキシブルディスクなどのディスク状記憶媒体などの公知のものが使用され得る。
次にバリア層２３を形成するためのバリア層形成部１４と、シード層２４を形成するためのシード層形成部１６について更に述べる。
バリア層形成部１４とシード層形成部１６は、いずれも図４および図５に示す液処理装置から構成することができる。
なお、バリア層形成部１４とシード層形成部１６はいずれも同様の液処理装置から構成することができ、このうちバリア層形成部１４について図４および図５により説明する。
バリア層形成部１４は、図４および図５に示すように、ケーシング１０１の内部で基板２を回転保持するための基板回転保持機構（基板収容部）１１０と、基板２の表面にめっき液や洗浄液などを供給する液供給機構３０Ａ，９０と、基板２から飛散しためっき液や洗浄液などを受けるカップ１０５と、カップ１０５で受けためっき液や洗浄液を排出する排出口１２４，１２９，１３４と、排出口に集められた液を排出する液排出機構１２０，１２５，１３０と、基板回転保持機構１１０、液供給機構３０Ａ，９０，カップ１０５、および液排出機構１２０，１２５，１３０を制御するバリア層形成部用の制御機構１６０と、を備えている。
（基板回転保持機構）
このうち基板回転保持機構１１０は、図４および図５に示すように、ケーシング１０１内で上下に伸延する中空円筒状の回転軸１１１と、回転軸１１１の上端部に取り付けられたターンテーブル１１２と、ターンテーブル１１２の上面外周部に設けられ、基板２を支持するウエハチャック１１３と、回転軸１１１を回転駆動する回転機構１６２と、を有している。このうち回転機構１６２は、制御機構１６０により制御され、回転機構１６２によって回転軸１１１が回転駆動され、これによって、ウエハチャック１１３により支持されている基板２が回転される。
次に、基板２の表面にめっき液や洗浄液などを供給する液供給機構３０Ａ，９０について、図４および図５を参照して説明する。液供給機構３０Ａ，９０は、基板２の表面に対してめっき液を供給するめっき液供給機構３０Ａと、基板２の表面に洗浄液を供給する洗浄液供給機構９０と、を含んでいる。
図４および図５に示すように、吐出ノズル３２は、ノズルヘッド１０４に取り付けられている。またノズルヘッド１０４は、アーム１０３の先端部に取り付けられており、このアーム１０３は、上下方向に延伸可能となっており、かつ、回転機構１６５により回転駆動される支持軸１０２に固定されている。めっき液供給機構３０Ａのめっき液供給管はアーム１０３の内側に配置されている。このような構成により、めっき液吐出ノズル３２を介して基板２の表面の任意の箇所に所望の高さから吐出することが可能となっている。
洗浄液供給機構９０は、後述するように基板２の洗浄工程において用いられるものであり、図４に示すように、ノズルヘッド１０４に取り付けられたノズル９２を含んでいる。
この場合、ノズル９２から、洗浄液またはリンス処理液のいずれかが選択的に基板２の表面に吐出される。
（液排出機構）
次に、基板２から飛散しためっき液や洗浄液などを排出する液排出機構１２０，１２５，１３０について、図４を参照して説明する。図４に示すように、ケーシング１０１内には、昇降機構１６４により上下方向に駆動され、排出口１２４，１２９，１３４を有するカップ１０５が配置されている。液排出機構１２０，１２５，１３０は、それぞれ排出口１２４，１２９，１３４に集められる液を排出するものとなっている。
図４に示すように、液排出機構１２０，１２５は、流路切換器１２１，１２６により切り替えられる回収流路１２２，１２７および廃棄流路１２３，１２８をそれぞれ有している。このうち回収流路１２２，１２７は、めっき液を回収して再利用するための流路であり、一方、廃棄流路１２３，１２８は、めっき液を廃棄するための流路である。なお図４に示すように、処理液排出機構１３０には廃棄流路１３３のみが設けられている。
また図４および図５に示すように、回収流路１２２にはめっき液を冷却する冷却バッファ１２０Ａが設けられている。
＜配線層形成方法＞
次にこのような構成からなる本実施の形態の作用について、図２および図３により説明する。
まず前工程において、半導体ウエハ等からなる基板（シリコン基板）２に対して凹部２ａが形成され、凹部２ａが形成された基板２が本発明による配線層形成システム１０内に搬送される。
そして配線層形成システム１０の密着層形成部１２内において、凹部２ａを有する基板２上に密着層２１が形成される（図２（ａ）参照）。
ここで基板２に凹部２ａを形成する方法としては、従来公知の方法から適宜採用することができる。具体的には、例えば、ドライエッチング技術として、弗素系又は塩素系ガス等を用いた汎用的技術を適用できるが、特にアスペクト比（孔の深さ／孔の径）の大きな孔を形成するには、高速な深掘エッチングが可能なＩＣＰ−ＲＩＥ（Inductively Coupled Plasma Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング）の技術の採用した方法をより好適に採用でき、特に、六フッ化硫黄（ＳＦ6）を用いたエッチングステップとＣ4Ｆ8などのテフロン系ガスを用いた保護ステップとを繰り返しながら行うボッシュプロセスと称される方法を好適に採用できる。
また密着層形成部１２は加熱部を有する真空室（図示せず）を有し、この密着層形成部１２内において、凹部２ａを有する基板２上にシランカップリング剤等のカップリング剤が吸着され、このようにして基板２上に密着層２１が形成される（ＳＡＭ処理）。シランカップリング剤を吸着させて形成された密着層２１は、後述する触媒層２２と基板２との密着性を向上させるものである。
密着層形成部１２において密着層２１が形成された基板２は、基板搬送アーム１１によって触媒層形成部１３へ送られる。そしてこの触媒層形成部１３において、基板２の密着層２１上に、例えば触媒となるナノパラジウム（ｎ−Ｐｄ）が吸着されて触媒層２２が形成される（図２（ｂ）参照）。
次に本発明の実施の形態による触媒層形成部１３における触媒層形成工程について、更に説明する。
まず、基板２に供給される触媒溶液および触媒溶液に含まれる触媒について説明する。
基板２の密着層２１に吸着される触媒としては、めっき反応を促進することができる触媒作用を有する触媒が適宜用いられるが、例えば、ナノ粒子からなる触媒が用いられる。ここでナノ粒子とは、触媒作用を有するコロイド状の粒子であって、平均粒径が２０ｎｍ以下、例えば０．５ｎｍ〜２０ｎｍの範囲内となっている粒子のことである。ナノ粒子を構成する元素としては、例えば、パラジウム、金、白金などが挙げられる。このうちナノ粒子のパラジウムをｎ−Ｐｄとして表わすことができる。
また、ナノ粒子を構成する元素として、ルテニウムが用いられてもよい。
ナノ粒子の平均粒径を測定する方法が特に限られることはなく、様々な方法が用いられ得る。例えば、触媒溶液内のナノ粒子の平均粒径を測定する場合、動的光散乱法などが用いられ得る。動的光散乱法とは、触媒溶液内に分散しているナノ粒子にレーザー光を照射し、その散乱光を観察することにより、ナノ粒子の平均粒径などを算出する方法である。
また、基板２の凹部２ａに吸着したナノ粒子の平均粒径を測定する場合、ＴＥＭやＳＥＭなどを用いて得られた画像から、所定の個数のナノ粒子、例えば２０個のナノ粒子を検出し、これらのナノ粒子の粒径の平均値を算出することもできる。
次に、ナノ粒子からなる触媒が含まれる触媒溶液について説明する。触媒溶液は、触媒となるナノ粒子を構成する金属のイオンを含有するものである。例えばナノ粒子がパラジウムから構成されている場合、触媒溶液には、パラジウムイオン源として、塩化パラジウムなどのパラジウム化合物が含有されている。
触媒溶液の具体的な組成は特には限られないが、好ましくは、触媒溶液の粘性係数が０．０１Ｐａ・ｓ以下となるよう触媒溶液の組成が設定されている。触媒溶液の粘性係数を上記範囲内とすることにより、基板２の凹部２ａの直径が小さい場合であっても、基板２の凹部２ａの下部にまで触媒溶液を十分に行き渡らせることができる。このことにより、基板２の凹部２ａの下部にまで触媒をより確実に吸着させることができる。
好ましくは、触媒溶液中の触媒は、分散剤によって被覆されている。これによって、触媒の界面における界面エネルギーを小さくすることができる。従って、触媒溶液内における触媒の拡散をより促進することができ、このことにより、基板２の凹部２ａの下部にまで触媒をより短時間で到達させることができると考えられる。
また、複数の触媒が凝集してその粒径が大きくなることを防ぐことができ、このことによっても、触媒溶液内における触媒の拡散をより促進することができると考えられる。
分散剤で被覆された触媒を準備する方法が特に限られることはない。例えば、予め分散剤で被覆された触媒を含む触媒溶液が、触媒層形成部１３に対して供給されてもよい。若しくは、触媒を分散剤で被覆する工程を触媒層形成部１３の内部で実施するよう、触媒層形成部１３が構成されていてもよい。
分散剤としては、具体的には、ポリビニルポロリドン（ＰＶＰ）、ポリアクリル酸（ＰＡＡ）、ポリエチレンイミン（ＰＥＩ）、テトラメチルアンモニウム（ＴＭＡ）、クエン酸等が好ましい。
その他、特性を調整するための各種薬剤が触媒溶液に添加されていてもよい。
なお触媒を含む触媒溶液としては、ｎ−Ｐｄ等のナノ粒子を含む触媒溶液に限られることはなく、塩化パラジウム水溶液（ＰｄＣｌ２）を触媒溶液として用い、塩化パラジウム（ＰｄＣｌ２）中のＰｄイオンを触媒として用いてもよい。
このように、触媒形成部１３において基板２上に触媒層２２を形成した後、基板２は基板搬送アーム１１によってバリア層形成部１４へ送られる。
次にバリア層形成部１４において、基板２の触媒層２２上に、Ｃｕ拡散防止膜（バリア膜）として機能するバリア層２３が形成される（図２（ｃ）参照）。
この場合、バリア層形成部１４は、図４および図５に示すような液処理装置からなり、基板２の触媒層２２上に無電解めっき処理を施すことによりバリア層２３を形成することができる。
バリア層形成部１４においてバリア層２３を形成する場合、めっき液としては、例えばＣｏ−Ｗ−Ｂを含むめっき液を用いることができ、めっき液の温度は４０〜７５℃（好ましくは６５℃）に保たれている。
Ｃｏ−Ｗ−Ｂを含むめっき液を基板２上に供給することにより、基板２の触媒層２２上に無電解めっき処理により、Ｃｏ−Ｗ−Ｂを含むバリア層２３が形成される。
次に触媒層２２上にバリア層２３が形成された基板２は、基板搬送アーム１１により、バリア層形成部１４から焼きしめ部１５へ送られる。
そして、この焼きしめ部１５内において、基板２は、酸化を抑制するためにＮ２ガスが充てんされた不活性雰囲気中でホットプレート上で加熱される。このようにして基板２のバリア層２３が焼きしめられる（Ｂａｋｅ処理）。
焼きしめ部１５において、バリア層２３を焼きしめる際の焼きしめ温度は、１５０〜２００℃、焼きしめ時間は１０〜３０分となっている。
このように基板２上のバリア層２３を焼きしめることにより、バリア層２３内の水分を外方へ放出することができ、同時にバリア層２３内の金属間結合を高めることができる。
このようにして形成されたバリア層２３は、Ｃｕ拡散防止層（バリア膜）として機能する。次にバリア層２３が形成された基板２は、その後基板搬送アーム１１によりシード層形成部１６に送られる。
次にシード層形成部１６において、基板２のバリア層２３上に、配線層２７を形成するためのシード膜として機能する無電解Ｃｕめっき層を含むシード層２４が形成される（図２（ｄ）参照）。
この場合、シード層形成部１６は、図４および図５に示すような液処理装置からなり、基板２のバリア層２３上に無電解めっき処理を施すことにより、無電解Ｃｕめっき層を含むシード層２４を形成することができる。
シード層形成部１６において形成された無電解Ｃｕめっき層を含むシード層２４は、配線層２７を形成するためのシード膜として機能するものであり、シード層形成部１６において用いられるめっき液には、銅イオン源となる銅塩、例えば硫酸銅、硝酸銅、塩化銅、臭化銅、酸化銅、水酸化銅、ピロリン酸銅などが含まれている。まためっき液には、銅イオンの錯化剤および還元剤がさらに含まれている。まためっき液には、めっき反応の安定性や速度を向上させるための様々な添加剤が含まれていてもよい。
このようにして基板２上に形成されたバリア層２３とシード層２４とによりメタル層２５が構成され、メタル層２５が形成された基板２は、シード層形成部１６からレジストパターン形成部３０へ送られる。
この場合、基板２上に形成されたメタル層２５のバリア層２３およびシード層２４は、いずれも無電解めっき処理により形成されており、例えばバリア層２３およびシード層２４をＰＶＤあるいはＣＶＤ等の成膜処理により形成する場合に比べてメタル層２５全体の厚みを、２００ｎｍ以下、例えば１５０ｎｍ以下まで小さくすることができる。
バリア層２３およびシード層２４を成膜処理により形成した場合、メタル層２５全体の厚みは１０００ｎｍ以上となり、後述するエッチング処理により除去することは困難であるが、本実施の形態によれば、メタル層２５全体の厚みを小さくすることができ、このためエッチング処理によりメタル層２５を容易に除去することができる。
なお、シード層２４が形成された基板２を焼きしめ部１５に送って焼きしめた後、レジストパターン形成部３０へ送ってもよい。
次にレジストパターン形成部３０において、基板２のメタル層２５上に凹部２ａを囲むとともに、凹部２ａより大きな形状をもつ開口２６ａを有するレジストパターン２６が形成される（図２（ｅ）参照）。
このようにして基板２のメタル層２５上にレジストパターン２６が形成された基板２は、基板搬送アーム１１により、配線層形成部１７へ送られる。次に配線層形成部１７において、基板２に対して電解Ｃｕめっき処理が施され、基板２の凹部２ａ内にシード層２４をシード膜として電解Ｃｕめっき層が充てんされ、この電解めっき層により配線層２７が得られる（図３（ａ）参照）。
次に凹部２ａに電解めっき層を充てんすることにより配線層２７が形成された基板２は、その後レジストパターン除去部３１へ送られ、このレジストパターン除去部３１において基板２上のレジストパターン２６が除去される（図３（ｂ）参照）。
この場合、レジストパターン除去部３１において、レジストパターン２６をドライエッチング又はウェットエッチングにより除去することができる。
次にレジストパターン除去部３１においてレジストパターン２６が除去された基板２は、その後エッチング処理部３２へ送られ、このエッチング処理部３２において基板２上のメタル層２５のうち、配線層２７の外方に位置するメタル層２５および密着層２１がエッチング処理により除去される（図３（ｃ）参照）。
エッチング処理部３２において、メタル層２５をドライエッチング又はウェットエッチングにより容易かつ精度良く除去することができる。
すなわち、上述のように基板２に形成されたメタル層２５のバリア層２３およびシード層２４は、いずれも無電解めっき処理により形成されるため、基板２表面上のメタル層２５全体の厚みは２００ｎｍ以下、好ましくは１５０ｎｍ以下となっている。
このためエッチング処理部３２において、メタル層２５をエッチング処理により容易かつ簡単に除去することができる。
一方、メタル層２５のバリア層２３およびシード層２４の双方を、ＰＶＤ又はＣＶＤ等の成膜処理により形成する場合、メタル層２５の厚みは１０００ｎｍ以上となる。このためメタル層２５をエッチング処理により除去する場合、エッチング処理に長時間を要し、かつこのエッチング処理中に配線層２７も一部除去されることも考えられる。
これに対して本実施の形態によれば、メタル層２５をめっき処理により形成してメタル層２５全体の厚みを小さく抑えることができ、このことにより、メタル層２５をエッチング処理により容易かつ簡単に除去することができる。
またエッチング処理によりメタル層２５をきわめて短時間で除去することができるため、エッチング処理中に配線層２７が削れてしまうことはない。さらにまたメタル層２５を形成するためにＰＶＤ又はＣＶＤ等の高価な成膜装置を用いる必要がなく、配線形成システムを全体として安価に構成することができる。
＜本実施の形態の変形例＞
以下、本実施の形態の変形例について説明する。
上記実施の形態において、メタル層２５のうちバリア層２３およびシード層２４の双方を無電解めっき処理により形成した例を示したが、これに限らずバリア層２３をＰＶＤ又はＣＶＤ等の成膜処理により形成するとともに、シード層２４のみを無電解めっき処理により形成してもよい。
さらにまたＣｏ−Ｗ−Ｂを含むめっき液を用いて、Ｃｏ−Ｗ−Ｂを含むバリア層２３を形成した例を示したが、これに限らずバリア層２３がＮｉ又はＮｉ合金を含んでいてもよい。また、バリア層２３はＮｉ合金、Ｃo合金等の複数層から形成されてもよい。
または配線層２７が電解Ｃｕめっき層を含む例を示したが、これに限らず配線層２７は電解Ｎｉめっき層を含んでいてもよく、電解Ｃｏめっき層を含んでいてもよい。配線層２７が電解Ｎｉめっき層を含む場合、シード層２４はＮｉ又はＮｉ合金を含んでいてもよく、配線層２７が電解Ｃｏめっき層を含む場合、シード層２４はＣｏ又はＣｏ合金を含んでいてもよい。なお、この場合はバリア層２３を用いない場合もであってもよい。
さらにまた基板２は、配線層２７を形成するための凹部２ａを有する例を示したが、基板２は凹部２ａに加えて凹部２ａより小さな溝からなるアライメントマーク（図示せず）を有していてもよい。
基板２上に成膜処理によってバリア層２３とシード層２４とを含むメタル層２５を形成する場合、メタル層２５の厚みが大きくなるため、メタル層２５により基板２上のアライメントマークが埋込まれて、このアライメントマークを検知器により読み取ることがむずかしくなる。これに対して本実施の形態によれば、基板２上にめっき処理を施して厚みが小さいメタル層２５を形成することができるため、メタル層２５によってアライメントマークが埋没してしまうことはない。
２ 基板
２ａ 凹部
１０ 配線層形成システム
１１ 基板搬送アーム
１２ 密着層形成部
１３ 触媒層形成部
１４ バリア層形成部
１５ 焼きしめ部
１６ シード層形成部
１７ 配線層形成部
１８ カセットステーション
１９ 制御部
１９Ａ 記憶媒体
２１ 密着層
２２ 触媒層
２３ バリア層
２４ シード層
２５ メタル層
２６ レジストパターン
２６ａ 開口
２７ 配線層
３０ レジストパターン形成部
３１ レジストパターン除去部
３２ エッチング処理部

Claims (9)

  1. 基板に対して配線層を形成する配線層形成方法において、
    凹部を有する基板を準備する工程と、
    前記基板の表面および前記凹部内面にバリア層およびシード層からなるメタル層を形成する工程と、
    前記基板のメタル層上に前記凹部を囲む開口を有するレジストパターンを形成する工程と、
    前記レジストパターンの開口からめっき液を供給するめっき処理により前記凹部内に配線層を設ける工程と、
    前記基板上の前記メタル層のうち、前記配線層の外方に位置するメタル層をエッチング処理により除去する工程とを備え、
    前記メタル層のシード層は、無電解めっき処理により形成されていることを特徴とする配線層形成方法。
  2. 前記メタル層のバリア層は、無電解めっき処理により形成されていることを特徴とする請求項１記載の配線層形成方法。
  3. 前記メタル層のバリア層は、ＣＶＤ又はＰＶＤによる成膜処理により形成されていることを特徴とする請求項１記載の配線層形成方法。
  4. 前記メタル層の厚みは、２００ｎｍ以下となっていることを特徴とする請求項１乃至３のいずれか記載の配線層形成方法。
  5. 前記バリア層はコバルト又はコバルト合金を含むことを特徴とする請求項１乃至４のいずれか記載の配線層形成方法。
  6. 前記シード層は銅又は銅合金を含むことを特徴とする請求項１乃至５のいずれか記載の配線層形成方法。
  7. 前記配線層は銅を含むめっき液を用いた電解めっき処理により形成されていることを特徴とする請求項１乃至６のいずれか記載の配線層形成方法。
  8. 基板に対して配線層を形成する配線層形成システムにおいて、
    凹部を有する基板の表面および凹部内面にバリア層およびシード層からなるメタル層を形成するメタル形成部と、
    前記基板上に前記凹部を囲む開口を有するレジストパターンを形成するレジストパターン形成部と、
    前記レジストパターンの開口からめっき液を供給するめっき処理により前記凹部内に配線層を設ける配線層形成部と、
    前記基板上の前記メタル層のうち、前記配線層の外方に位置するメタル層をエッチング処理により除去するエッチング処理部とを備え、
    前記メタル層のシード層は、無電解めっき処理により形成されていることを特徴とする配線層形成システム。
  9. 配線層形成システムに配線層形成方法を実行させるためのコンピュータプログラムを格納した記憶媒体において、
    前記配線層形成方法は、
    凹部を有する基板を準備する工程と、
    前記基板の表面および前記凹部内面にバリア層およびシード層からなるメタル層を形成する工程と、
    前記基板のメタル層上に前記凹部を囲む開口を有するレジストパターンを形成する工程と、
    前記レジストパターンの開口からめっき液を供給するめっき処理により前記凹部内に配線層を設ける工程と、
    前記基板上の前記メタル層のうち、前記配線層の外方に位置するメタル層をエッチング処理により除去する工程とを備え、
    前記メタル層のシード層は、無電解めっき処理により形成されていることを特徴とする記憶媒体。
JP2014263452A 2014-12-25 2014-12-25 配線層形成方法、配線層形成システムおよび記憶媒体 Active JP6359444B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014263452A JP6359444B2 (ja) 2014-12-25 2014-12-25 配線層形成方法、配線層形成システムおよび記憶媒体
TW104142087A TW201635462A (zh) 2014-12-25 2015-12-15 配線層形成方法、配線層形成系統及記憶媒體
KR1020150180254A KR102560933B1 (ko) 2014-12-25 2015-12-16 배선층 형성 방법, 배선층 형성 시스템 및 기억 매체
US14/972,623 US20160190040A1 (en) 2014-12-25 2015-12-17 Wiring layer forming method, wiring layer forming system and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014263452A JP6359444B2 (ja) 2014-12-25 2014-12-25 配線層形成方法、配線層形成システムおよび記憶媒体

Publications (2)

Publication Number Publication Date
JP2016122800A true JP2016122800A (ja) 2016-07-07
JP6359444B2 JP6359444B2 (ja) 2018-07-18

Family

ID=56165076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014263452A Active JP6359444B2 (ja) 2014-12-25 2014-12-25 配線層形成方法、配線層形成システムおよび記憶媒体

Country Status (4)

Country Link
US (1) US20160190040A1 (ja)
JP (1) JP6359444B2 (ja)
KR (1) KR102560933B1 (ja)
TW (1) TW201635462A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255772A1 (ja) * 2019-06-18 2020-12-24 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2013067856A (ja) * 2011-09-09 2013-04-18 Kansai Univ 触媒の吸着処理方法および吸着処理装置
JP2013204071A (ja) * 2012-03-27 2013-10-07 Tokyo Electron Ltd めっき処理方法、めっき処理システムおよび記憶媒体
JP2013247254A (ja) * 2012-05-25 2013-12-09 Lapis Semiconductor Co Ltd 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495443B1 (en) * 2001-06-05 2002-12-17 Advanced Micro Devices, Inc. Method of re-working copper damascene wafers
US20030074098A1 (en) * 2001-09-18 2003-04-17 Cheung Robin W. Integrated equipment set for forming an interconnect on a substrate
US20050230262A1 (en) * 2004-04-20 2005-10-20 Semitool, Inc. Electrochemical methods for the formation of protective features on metallized features
TWI400365B (zh) * 2004-11-12 2013-07-01 Enthone 微電子裝置上的銅電沈積
US7960825B2 (en) * 2006-09-06 2011-06-14 Megica Corporation Chip package and method for fabricating the same
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
KR101078738B1 (ko) * 2009-09-08 2011-11-02 한양대학교 산학협력단 반도체 소자의 구리배선 및 그 형성방법
US20120177821A1 (en) * 2010-07-20 2012-07-12 Rohm And Haas Electronic Materials Llc Composition of nanoparticles
JP2012231096A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
JP5968657B2 (ja) * 2012-03-22 2016-08-10 東京エレクトロン株式会社 めっき処理方法、めっき処理システムおよび記憶媒体
US9441300B2 (en) * 2013-03-15 2016-09-13 Rohm And Haas Electronic Materials Llc Stable catalysts for electroless metallization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349593A (ja) * 2003-05-26 2004-12-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2013067856A (ja) * 2011-09-09 2013-04-18 Kansai Univ 触媒の吸着処理方法および吸着処理装置
JP2013204071A (ja) * 2012-03-27 2013-10-07 Tokyo Electron Ltd めっき処理方法、めっき処理システムおよび記憶媒体
JP2013247254A (ja) * 2012-05-25 2013-12-09 Lapis Semiconductor Co Ltd 半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020255772A1 (ja) * 2019-06-18 2020-12-24 東京エレクトロン株式会社 基板処理方法および基板処理装置
JPWO2020255772A1 (ja) * 2019-06-18 2020-12-24
JP7254178B2 (ja) 2019-06-18 2023-04-07 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11781215B2 (en) 2019-06-18 2023-10-10 Tokyo Electron Limited Substrate processing method of forming a plating film in a recess

Also Published As

Publication number Publication date
JP6359444B2 (ja) 2018-07-18
TW201635462A (zh) 2016-10-01
KR102560933B1 (ko) 2023-07-28
US20160190040A1 (en) 2016-06-30
KR20160078882A (ko) 2016-07-05

Similar Documents

Publication Publication Date Title
JP6054279B2 (ja) 金属配線層形成方法、金属配線層形成装置および記憶媒体
JP5968657B2 (ja) めっき処理方法、めっき処理システムおよび記憶媒体
JP6328576B2 (ja) 半導体装置、めっき処理方法、めっき処理システムおよび記憶媒体
JP6328575B2 (ja) 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6359444B2 (ja) 配線層形成方法、配線層形成システムおよび記憶媒体
JP6211478B2 (ja) 触媒層形成方法、触媒層形成システムおよび記憶媒体
JP6181006B2 (ja) めっき前処理方法、めっき処理システムおよび記憶媒体
JP6316768B2 (ja) 密着層形成方法、密着層形成システムおよび記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170914

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20171107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180620

R150 Certificate of patent or registration of utility model

Ref document number: 6359444

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250