JP2016092182A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016092182A
JP2016092182A JP2014224330A JP2014224330A JP2016092182A JP 2016092182 A JP2016092182 A JP 2016092182A JP 2014224330 A JP2014224330 A JP 2014224330A JP 2014224330 A JP2014224330 A JP 2014224330A JP 2016092182 A JP2016092182 A JP 2016092182A
Authority
JP
Japan
Prior art keywords
oxide film
drain
locos
concentration
mos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014224330A
Other languages
English (en)
Other versions
JP6427388B2 (ja
Inventor
陽一 三室
Yoichi Mimuro
陽一 三室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2014224330A priority Critical patent/JP6427388B2/ja
Priority to US14/927,056 priority patent/US9818832B2/en
Priority to CN201510731674.3A priority patent/CN105576029B/zh
Publication of JP2016092182A publication Critical patent/JP2016092182A/ja
Application granted granted Critical
Publication of JP6427388B2 publication Critical patent/JP6427388B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】ＬＯＣＯＳドレイン型ＭＯＳトランジスタを搭載した集積回路を製造する過程において、ゲート電極となるポリシリコン膜をパターニングする際、パターン形成不良となりゲート電極がずれる場合がある。パターン異常が生じても、耐圧の低下が発生せず、耐圧不良に至ることがないＬＯＣＯＳドレイン型ＭＯＳトランジスタを搭載した集積回路を提供する。
【解決手段】ＬＯＣＯＳドレイン型ＭＯＳトランジスタのドレイン側の能動領域上に、ゲート酸化膜よりも厚いドレイン酸化膜を形成することにより、ゲート電極がドレインの能動領域に至ってもＭＯＳトランジスタの耐圧は低下しない。
【選択図】 図１

Description

本発明は、ＭＯＳ型半導体素子、特に高い耐圧を有するＭＯＳ型半導体素子に関する。
半導体装置を構成している、ＭＯＳ型のトランジスタ構造を有するＭＯＳ型半導体素子において、高いドレイン耐圧を実現するためには、そのドレイン近傍の電界緩和が必要である。ドレイン近傍の電界緩和を実現する手法の一つには、ＬＯＣＯＳ法で形成する厚い酸化膜（フィールド酸化膜）をドレイン近傍に配置する、いわゆるＬＯＣＯＳドレイン型ＭＯＳトランジスタがある。
図２はＬＯＣＯＳドレイン型ＭＯＳトランジスタの断面図をに示している。Ｐ型のシリコン基板１の表面にソース領域となる高濃度のＮ型拡散層５とドレイン領域となる中濃度のＮ型拡散層２が離間して配置されている。高濃度のＮ型拡散層５と中濃度のＮ型拡散層２との間のチャネル領域は、厚いゲート酸化膜を形成してしまうと電流駆動能力が下がってしまうので、その部分には薄いゲート酸化膜６Ａを設けている。ドレイン領域となる中濃度のＮ型拡散層２の上には厚い酸化膜であるＬＯＣＯＳ酸化膜７が配置されている。チャネル領域上の薄いゲート酸化膜６ＡからＬＯＣＯＳ酸化膜７にかけてゲート電極７が配置される。中濃度のＮ型拡散層２には高濃度のＮ型拡散層４が金属層との接続を取るために隣接して形成され、高濃度のＮ型拡散層４の表面には薄いドレイン上の酸化膜（以下ドレイン酸化膜）６Ｂが設けられている。
ドレイン領域を形成する中濃度のＮ型拡散層２および高濃度のＮ型拡散層４の下にはさらに低濃度のＮ型拡散層３が設けられることもある。低濃度のＮ型拡散層３はＮ型のウェル領域で形成することも可能である。ＬＯＣＯＳ酸化膜７の本来の目的は素子分離であるが、これを高耐圧ＭＯＳトランジスタのドレインに利用した構造であり、工程を増やすことなく高耐圧ＭＯＳトランジスタを実現できる手法である。なお、図においてＮ＋なる記載はＮ±よりも不純物濃度が高いことを示している。そして、Ｎ±はＮＷＥＬＬの濃度よりも不純物濃度が高いとする。
ＬＯＣＯＳドレイン型ＭＯＳトランジスタに対しては、ドレイン耐圧のばらつきの低減等様々な工夫がなされてきた。（例えば特許文献１を参照）
特開２００２−３２９７２８号公報
ＬＯＣＯＳドレイン型ＭＯＳトランジスタを搭載した集積回路を設計する上ではドレイン近傍のＬＯＣＯＳ酸化膜７のチャネルに沿った方向の長さはできる限り短いことが望ましい。しかし、この長さが短いと、集積回路を製造する過程で、そのゲート電極となるポリシリコン膜をパターニングする際、位置ずれが発生する場合があり、望ましくないパターンが形成される恐れがある。
このようなパターン形成不良の様子を図３に示す。本来はポリシリコン膜により形成されたゲート電極８は、ＬＯＣＯＳ酸化膜７の上面の平坦部まで形成されるが、パターン形成不良が生じると、ＬＯＣＯＳ酸化膜７を超えてドレインの高濃度領域４の上に設けられた薄いドレイン酸化膜６Ｂにまで至る場合がある。図面の符号１２は薄いドレイン酸化膜６Ｂの上にまで延伸したゲート電極の部分を示している。ドレイン領域とゲート電極の間には大きな電位差が印加されるので、このような構造になってしまうと、ドレインの高濃度領域にまで至ったゲート電極の下のドレイン酸化膜は薄く、耐圧が低いため、このＬＯＣＯＳドレイン型ＭＯＳトランジスタにおいては要求される本来の耐圧を有することができず耐圧不良に至る。
そこで、本発明は上記のような望ましくないパターンが形成された場合にも、耐圧が低下しないＭＯＳ型のトランジスタ構造を有するＭＯＳ型半導体素子を含む半導体装置を提供することを課題としている。
上記の課題を解決するため、本発明は以下のような構成をした。即ち、ＬＯＣＯＳドレイン型ＭＯＳトランジスタのドレイン側の高濃度領域の上にはゲート酸化膜に比べ厚いドレイン酸化膜が配置された構造とする。
上記手段を用いることにより、パターン欠陥がある場合でも、ドレインの能動領域にまで至ったゲート電極の下のドレイン酸化膜の耐圧が低下することがない。パターン異常が発生しても耐圧劣化が生じないため、良品率が安定する。またパターン異常が生じても、連続使用状態での絶縁耐性の経年劣化が回避でき、経年劣化不良を低くできる。
本発明の実施例に係るＬＯＣＯＳドレイン型ＭＯＳトランジスタの断面模式図である。 従来のＬＯＣＯＳドレイン型ＭＯＳトランジスタの断面模式図である。 従来のＬＯＣＯＳドレイン型ＭＯＳトランジスタにおいてパターン異常が生じた場合の断面模式図である。 本発明の実施例に係るＬＯＣＯＳドレイン型ＭＯＳトランジスタの製造工程を示す断面模式図である。
図１に、本発明を実施するための形態を示す。Ｐ型のシリコン基板１の表面にソース領域となる高濃度のＮ型拡散層５とドレイン領域となる中濃度のＮ型拡散層２が離間して配置されている。高濃度のＮ型拡散層５と中濃度のＮ型拡散層２との間のチャネル領域には、比較的薄いゲート酸化膜６Ａが設けられている。厚いゲート酸化膜を形成してしまうと電流駆動能力が下がってしまうからである。ゲート酸化膜６Ａに連続して、ドレイン領域となる中濃度のＮ型拡散層２の上には厚い酸化膜であるＬＯＣＯＳ酸化膜７が配置されている。これは、ドレイン領域のチャネル側の端部において酸化膜に大きな電界が加わるので、その電界に耐えるためである。そして、チャネル領域上の薄いゲート酸化膜６ＡからＬＯＣＯＳ酸化膜７の平坦部にかけてゲート電極７が配置される。
ドレインとなる中濃度のＮ型拡散層２には高濃度のＮ型拡散層４が配線となる金属層との接続を取るために隣接して形成され、高濃度のＮ型拡散層４の表面には薄いゲート酸化膜６Ａよりも膜厚が厚いドレイン酸化膜９が設けられている。高濃度のＮ型拡散層４の表面にはＬＯＣＯＳ酸化膜が設けられていないのでドレインの能動領域を形成している。ここで、ドレイン酸化膜９の厚さは、通常の動作において、ゲート電極とドレイン領域との間に印加される最大の電位差では破壊されない厚さとする。ドレイン領域を形成する中濃度のＮ型拡散層２および高濃度のＮ型拡散層４の下にはさらに低濃度のＮ型拡散層３が設けられることもある。低濃度のＮ型拡散層３はＮ型のウェル領域で形成することも可能である。
上に示したように、本実施例においては、ＬＯＣＯＳ酸化膜７に連続してドレインの高濃度領域４の表面に設けられるドレイン酸化膜９の膜厚がチャネル領域上に設けられる薄いゲート酸化膜６Ａの膜厚よりも大きいことが特徴である。なお、図にも示してあるようにドレイン酸化膜９の膜厚はＬＯＣＯＳ酸化膜７に比べれば薄くなっている。
こうした構造とすることで、ゲート電極７のパターニングにおいて位置ずれが発生し、ゲート電極８がＬＯＣＯＳ酸化膜７を超えてドレインの高濃度領域４の上に設けられたドレイン酸化膜９にまで至ったとしても、ドレイン酸化膜９は通常の動作において、ゲート電極とドレイン領域との間に印加される最大の電位差によっては破壊されない厚さを有しているので、静電破壊する畏れは小さくなり、信頼性を保つことが可能である。
ＬＯＣＯＳ酸化膜７のチャネル方向の長さが極めて短い場合、ゲート電極８の位置がずれてもチャネル領域を覆い、オフセットを形成することがないように、ＬＯＣＯＳ酸化膜に対して、ゲート電極はＬＯＣＯＳ酸化膜のチャネル方向の長さの１／２以上の重なり長さを有するのが好ましい。即ち、ＬＯＣＯＳ酸化膜７はその半分以上がゲート電極８により覆われていることが好ましい。
図４に、図1に示した実施例を製造する工程を示す。図４（ａ）に示すように、まずＰ型シリコン基板１に、低濃度のＮ型拡散層３を形成し、続いてシリコン酸化膜１０、シリコン窒化膜１１を順次形成する。その後パターンニングを行い、ＬＯＣＯＳ酸化膜を形成する部分のみシリコン窒化膜１１をエッチング除去し、その部分に中濃度のＮ型拡散層を形成する。この状態で、ＬＯＣＯＳ酸化を行い、ＬＯＣＯＳ酸化膜を形成する。
ＬＯＣＯＳ酸化膜を形成後にシリコン窒化膜、その下に形成されていた、シリコン酸化を除去することで図４（ｂ）の構造を得る。
その後、図４（ｃ）に示すように、ドレイン酸化膜９となる酸化膜を高耐圧のＭＯＳ型半導体素子のＬＯＣＯＳ酸化膜により覆われていない領域に形成する。この膜厚は、ドレイン耐圧より高い耐圧となるように決定する。例えば、ドレイン耐圧が２５Ｖである場合、この厚いゲート酸化膜は、３００Ａ程度の膜厚とする。
その後、図４（ｄ）に示すように、ソース側の能動領域であるソース領域およびチャネル領域の上のドレイン酸化膜のみエッチング除去し、ドレイン酸化膜９よりも薄いゲート酸化膜６Ａを形成する。この膜厚は、目標とする電流駆動能力やドレイン耐圧によって決定する。続いて、ポリシリコン膜を形成し、パターニングを行って、ゲート電極を形成し、高濃度のソース領域及びドレイン領域となる高濃度のＮ型拡散層を形成すれば、図１に示したＭＯＳ型半導体素子となる。
１ Ｐ型シリコン基板
２ 中濃度Ｎ型拡散層
３ 低濃度Ｎ型拡散層
４ ドレイン側の高濃度Ｎ型拡散層
５ ソース側の高濃度Ｎ型拡散層
６Ａ ゲート酸化膜
６Ｂ、９ ドレイン酸化膜
７ ＬＯＣＯＳ酸化膜
８ ゲート電極
１０ シリコン酸化膜
１１ シリコン窒化膜

Claims (3)

  1. チャネル領域の表面に設けられたゲート酸化膜と、
    前記ゲート酸化膜に連続してドレイン側に配置された前記ゲート酸化膜よりも膜厚の厚いＬＯＣＯＳ酸化膜と、を有するＭＯＳトランジスタを含む半導体装置であって、
    前記ＬＯＣＯＳ酸化膜を前記チャネル領域とは反対の方向に超えた、前記ＭＯＳトランジスタのドレイン側の能動領域の表面に、膜厚が前記ゲート酸化膜よりも厚く、前記ＬＯＣＯＳ酸化膜よりも薄いドレイン酸化膜が、前記ＬＯＣＯＳ酸化膜に連続して配置されていることを特徴とする半導体装置。
  2. 前記ドレイン酸化膜の耐圧が、前記ドレインの耐圧より高いことを特徴とする請求項１記載の半導体装置。
  3. 前記ＬＯＣＯＳ酸化膜に対して、前記ゲート電極は前記ＬＯＣＯＳ酸化膜のチャネル方向の長さの１／２以上の重なり長さを有することを特徴とする請求項１記載の半導体装置。
JP2014224330A 2014-11-04 2014-11-04 半導体装置 Expired - Fee Related JP6427388B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014224330A JP6427388B2 (ja) 2014-11-04 2014-11-04 半導体装置
US14/927,056 US9818832B2 (en) 2014-11-04 2015-10-29 Semiconductor device
CN201510731674.3A CN105576029B (zh) 2014-11-04 2015-11-02 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014224330A JP6427388B2 (ja) 2014-11-04 2014-11-04 半導体装置

Publications (2)

Publication Number Publication Date
JP2016092182A true JP2016092182A (ja) 2016-05-23
JP6427388B2 JP6427388B2 (ja) 2018-11-21

Family

ID=55853569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014224330A Expired - Fee Related JP6427388B2 (ja) 2014-11-04 2014-11-04 半導体装置

Country Status (3)

Country Link
US (1) US9818832B2 (ja)
JP (1) JP6427388B2 (ja)
CN (1) CN105576029B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050115B2 (en) * 2014-12-30 2018-08-14 Globalfoundries Inc. Tapered gate oxide in LDMOS devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309258A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
US20080023785A1 (en) * 2006-07-28 2008-01-31 Alpha & Omega Semiconductor, Ltd Bottom source LDMOSFET structure and method
JP2008091689A (ja) * 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366916A (en) * 1993-02-04 1994-11-22 Delco Electronics Corporation Method of making a high voltage implanted channel device for VLSI and ULSI processes
EP0965145B1 (en) * 1997-12-24 2011-09-21 Nxp B.V. A high voltage thin film transistor with improved on-state characteristics and method for making same
US8278712B2 (en) * 2007-09-25 2012-10-02 O2Micro Inc. Power MOSFET integration
US8119507B2 (en) * 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003309258A (ja) * 2002-04-17 2003-10-31 Sanyo Electric Co Ltd Ｍｏｓ半導体装置およびその製造方法
US20080023785A1 (en) * 2006-07-28 2008-01-31 Alpha & Omega Semiconductor, Ltd Bottom source LDMOSFET structure and method
JP2008091689A (ja) * 2006-10-03 2008-04-17 Sharp Corp 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路

Also Published As

Publication number Publication date
US20160126313A1 (en) 2016-05-05
US9818832B2 (en) 2017-11-14
CN105576029A (zh) 2016-05-11
CN105576029B (zh) 2020-09-04
JP6427388B2 (ja) 2018-11-21

Similar Documents

Publication Publication Date Title
US7573100B2 (en) High voltage semiconductor device and method for fabricating the same
KR101106511B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2009239111A (ja) 半導体装置
JP2007049039A (ja) 半導体装置
US10141400B2 (en) Semiconductor devices including field effect transistors with dummy gates on isolation
JP2006344943A (ja) トレンチ分離領域を有するｍｏｓ電界効果トランジスタ及びその製造方法
JP2006059841A (ja) 半導体装置及び半導体装置の製造方法
JP2007243117A (ja) 高耐圧ｍｏｓトランジスタの製造方法
TWI605586B (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
JP5683163B2 (ja) 半導体装置
JP2016092182A (ja) 半導体装置
JP2016086002A (ja) 半導体装置及びその製造方法
JP4956351B2 (ja) Ｄｍｏｓトランジスタの製造方法
TWI726069B (zh) 半導體裝置以及半導體裝置的製造方法
JP2007081243A (ja) 半導体装置、半導体装置の製造方法
JP2007180244A (ja) 半導体装置及びその製造方法
JP4425295B2 (ja) 半導体装置
JP6215647B2 (ja) 半導体装置及び半導体装置の製造方法
JP2010206163A (ja) 半導体装置
JP5718103B2 (ja) 半導体装置
KR102475451B1 (ko) 반도체 소자의 제조 방법
JP2007184360A (ja) 半導体装置およびその製造方法
JP2009044036A (ja) 半導体装置およびその製造方法
JP2023007739A (ja) 半導体装置及びその製造方法
JP6099956B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180926

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181029

R150 Certificate of patent or registration of utility model

Ref document number: 6427388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees