JP5718103B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5718103B2 JP5718103B2 JP2011049119A JP2011049119A JP5718103B2 JP 5718103 B2 JP5718103 B2 JP 5718103B2 JP 2011049119 A JP2011049119 A JP 2011049119A JP 2011049119 A JP2011049119 A JP 2011049119A JP 5718103 B2 JP5718103 B2 JP 5718103B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Description
2 埋め込み酸化膜(第1絶縁膜)
3 n−シリコン層(第1半導体層)
4 トレンチ溝(第1トレンチ)
5 ゲート酸化膜(ゲート絶縁膜)
6 ゲート電極
7 pウエル領域(第1半導体領域)
8 n+ソース領域(第2半導体領域)
9 n+ドレイン領域(第3半導体領域)
9a n+シリコン領域
10 素子分離酸化膜(素子分離絶縁膜)
11 ポリシリコン埋め込み領域
12 ソース電極
13 ドレイン電極
14 引出ゲート電極
15 トレンチ溝(第2トレンチ)
16 層間絶縁膜
100 半導体装置
Claims (8)
- 支持基板の上に設けられた第1絶縁膜と、
前記第1絶縁膜の上に設けられた第1導電型の第1半導体層と、
前記第1半導体層の表面を含む上部に設けられた第2導電型の第1半導体領域と、
前記第1半導体領域の表面を含む上部に設けられた第1導電型の第2半導体領域と、
側面が、前記支持基板側から順に、前記第1半導体層と前記第1半導体領域と前記第2半導体領域と接する第1トレンチと、
前記第1トレンチの前記側面に沿って設けられたゲート絶縁膜と、
前記第1トレンチ内に埋め込まれたゲート電極と、
前記第1半導体領域と前記第1トレンチから離れて、前記第1半導体層の表面を含む上部に設けられた第1導電型の第3半導体領域と、
側面が前記第3半導体領域に接し、前記第3半導体領域に対して前記第1半導体領域の反対側に配置された第2トレンチと、
前記第2トレンチの前記側面に沿って設けられた素子分離絶縁膜と、
前記第2トレンチ内に埋め込まれたポリシリコン埋め込み領域とを有し、
前記ゲート電極と、前記ポリシリコン埋め込み領域とは、ポリシリコンで形成され、
前記ゲート電極のポリシリコンの不純物濃度は、前記ポリシリコン埋め込み領域のポリシリコンの不純物濃度より、高いことを特徴とする半導体装置。 - 前記第3半導体領域の底面が、前記第1絶縁膜に達していることを特徴とする請求項1に記載の半導体装置。
- 前記第1トレンチの底面が、前記第1絶縁膜に達していることを特徴とする請求項1に記載の半導体装置。
- 前記第1トレンチの底面が、前記第1絶縁膜から離れていることを特徴とする請求項1に記載の半導体装置。
- 前記第2トレンチの底面が、前記第1絶縁膜に達していることを特徴とする請求項1に記載の半導体装置。
- 前記第2トレンチの底面が、前記第1絶縁膜から離れていることを特徴とする請求項1に記載の半導体装置。
- 前記第1半導体層の表面からの、前記第1トレンチの底面の深さと、前記第2トレンチの底面の深さが、略等しいことを特徴とする請求項1に記載の半導体装置。
- 前記ゲート絶縁膜の厚さと、前記素子分離絶縁膜の厚さが、略等しいことを特徴とする請求項1に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011049119A JP5718103B2 (ja) | 2011-03-07 | 2011-03-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011049119A JP5718103B2 (ja) | 2011-03-07 | 2011-03-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012186359A JP2012186359A (ja) | 2012-09-27 |
JP5718103B2 true JP5718103B2 (ja) | 2015-05-13 |
Family
ID=47016144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011049119A Active JP5718103B2 (ja) | 2011-03-07 | 2011-03-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5718103B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019202760A1 (ja) * | 2018-04-16 | 2019-10-24 | パナソニックIpマネジメント株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4929538B2 (ja) * | 2001-06-29 | 2012-05-09 | 株式会社デンソー | 半導体装置の製造方法 |
JP2010135396A (ja) * | 2008-12-02 | 2010-06-17 | Toyota Motor Corp | 横型mosトランジスタ |
-
2011
- 2011-03-07 JP JP2011049119A patent/JP5718103B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012186359A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5641131B2 (ja) | 半導体装置およびその製造方法 | |
JP5833277B1 (ja) | 半導体装置 | |
CN103548132B (zh) | 半导体器件的制造方法 | |
US9165918B1 (en) | Composite semiconductor device with multiple threshold voltages | |
JPWO2011007387A1 (ja) | 電力用半導体装置およびその製造方法 | |
JP2008182106A (ja) | 半導体装置 | |
JP7127389B2 (ja) | 炭化珪素半導体装置 | |
TWI447912B (zh) | 半導體裝置及其製造方法 | |
TWI487112B (zh) | 半導體裝置及其製造方法 | |
TWI605586B (zh) | 橫向雙擴散金屬氧化物半導體元件及其製造方法 | |
KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
US10269945B2 (en) | Power transistor device | |
JP5718103B2 (ja) | 半導体装置 | |
WO2013161448A1 (ja) | 半導体装置 | |
KR20150142220A (ko) | 전력 반도체 소자 | |
JP4260777B2 (ja) | 半導体装置及びその製造方法 | |
JP4150704B2 (ja) | 横型短チャネルdmos | |
JP6337969B2 (ja) | 半導体装置およびその製造方法 | |
WO2012157025A1 (ja) | 半導体装置 | |
JP2005085975A (ja) | 半導体装置 | |
JP2008205494A (ja) | 半導体装置 | |
JP2023177677A (ja) | 半導体装置およびその製造方法 | |
JP5784860B1 (ja) | 炭化ケイ素半導体装置 | |
US20160307849A1 (en) | Semiconductor Device and Manufacturing Method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130124 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150318 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5718103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |