JP2016090800A - 電気光学装置、電気光学装置の制御方法および電子機器 - Google Patents

Abstract

【課題】プリチャージ有りの画素と無しの画素との階調差を低減する。
【解決手段】電気光学装置は、ｋ本のデータ線（ただしｋ＞１）に対して印加される、フ
レームに区分された入力映像に応じた電圧の大きさを有するデータ電圧が時分割多重され
た映像信号を信号線に供給するデータ線駆動回路と、信号線に供給されている映像信号の
供給先となる少なくとも１本のデータ線をｋ本のデータ線の中から選択する選択回路と、
複数の走査線の中から少なくとも１本の走査線を選択する走査線駆動回路と、プリチャー
ジ期間において所定のプリチャージ電圧を当該ｋ本のデータ線に印加する制御を行う制御
回路と、プリチャージ電圧が印加される画素と印加されない画素との階調差の補正をする
補正回路とを有する。
【選択図】図７

Description

本発明は、電気光学装置、電気光学装置の制御方法および電子機器に関する。

液晶素子等の電気光学素子を用いたドットマトリクス表示装置が知られている。これらの
表示装置における表示品質向上のため、画素にデータを書き込む前にプリチャージ電圧を
印加する技術が知られている。一方で、近年、表示装置は高解像度化しており、この表示
装置の駆動には、駆動回路を高速で動作させることが求められている。特許文献１は、プ
リチャージを用いる駆動方法において、プリチャージを行う期間を１水平期間毎に切り替
える技術を開示している。

特開２０１２−５３４０７号公報

特許文献１においては、プリチャージ無しの期間において、電気光学装置内部の遅延（
配線遅延や負荷容量による遅延）により、プリチャージ有りの期間と比較して最初の書き
込み期間におけるデータの書き込みが正常に行われず、プリチャージ有りの画素と無しの
画素とで階調差が生じる場合があった。

これに対し本発明は、プリチャージ有りの画素と無しの画素との階調差を低減する技術
を提供する。

本発明は、複数の走査線および複数のデータ線の交差に対応して設けられ、対応する走
査線が選択された時に、対応するデータ線の電位に応じた階調を示す複数の画素と、前記
複数のデータ線のうちｋ本のデータ線（ただしｋ＞１）に対して印加される、フレームに
区分された入力映像に応じた電圧の大きさを有するデータ電圧が時分割多重された映像信
号を信号線に供給するデータ線駆動回路と、前記信号線に供給されている映像信号の供給
先となる少なくとも１本のデータ線を前記ｋ本のデータ線の中から選択する選択回路と、
前記複数の走査線の中から少なくとも１本の走査線を選択する走査線駆動回路と、一のフ
レームにおいて特定の画素に対応する走査線が選択されている期間のうち、前記時分割多
重された映像信号に応じたデータ電圧が印加される前のプリチャージ期間において前記ｋ
本のデータ線を全て選択するように前記選択回路を制御し、当該プリチャージ期間におい
て所定のプリチャージ電圧を当該ｋ本のデータ線に印加する制御を行う制御回路と、前記
プリチャージ電圧が印加される画素と印加されない画素との階調差の補正をする補正回路
とを有する電気光学装置を提供する。

この電気光学装置によれば、プリチャージ有りの画素と無しの画素との階調差を低減す
ることができる。

前記補正回路は、補正の対象となる画素に印加されるデータ電圧に応じて前記補正にお
ける補正量を変えてもよい。

この電気光学装置によれば、データ電圧によらずに補正量が決められる場合と比較して
、プリチャージ有りの画素と無しの画素との階調差をより低減することができる。

前記補正回路は、前記補正の対象となる画素のデータ電圧と前記プリチャージ電圧との
差が第１電圧であるときよりも、第２電圧（ただし第２電圧は第１電圧よりも大きい）で
あるときの方が前記補正量を大きくしてもよい。

この電気光学装置によれば、データ電圧とプリチャージ電圧との差によらずに補正量が
決められる場合と比較して、プリチャージ有りの画素と無しの画素との階調差をより低減
することができる。

前記補正回路は、前記プリチャージ電圧が印加される画素のデータ電圧が小さくなり、
前記プリチャージ電圧が印加されない画素のデータ電圧が大きくなるように前記補正を行
ってもよい。

この電気光学装置によれば、プリチャージ有りの画素および無しの画素のいずれか一方
のデータ電圧のみ補正する場合と比較して、プリチャージ有りの画素と無しの画素との階
調差をより低減することができる。

前記補正回路は、前記プリチャージ電圧と前記データ電圧の極性が異なる画素に対して
前記補正を行い、前記プリチャージ電圧と前記データ電圧の極性が同じ画素に対して前記
補正を行わなくてもよい。

前記補正回路は、前記プリチャージ電圧が印加される画素のデータ電圧が大きくなり、
前記プリチャージ電圧が印加されない画素のデータ電圧が小さくなるように補正してもよ
い。

この電気光学装置によれば、プリチャージ有りの画素および無しの画素のいずれか一方
のデータ電圧のみ補正する場合と比較して、プリチャージ有りの画素と無しの画素との階
調差をより低減することができる。

前記制御回路は、前記特定の画素の配置をフレーム毎に切り替えてもよい。

この電気光学装置によれば、特定の画素の配置をフレーム毎に切り替えない場合と比較
して、プリチャージ有りの画素と無しの画素との階調差を視認されにくくすることができ
る。

また、本発明は、複数の走査線および複数のデータ線の交差に対応して設けられ、対応
する走査線が選択された時に、対応するデータ線の電位に応じた階調を示す複数の画素を
有する電気光学装置の制御方法であって、前記複数のデータ線のうちｋ本のデータ線（た
だしｋ＞１）に対して印加される、フレームに区分された入力映像に応じた電圧の大きさ
を有するデータ電圧が時分割多重された映像信号を信号線に供給するステップと、前記信
号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を前記ｋ本のデ
ータ線の中から選択するステップと、前記複数の走査線の中から少なくとも１本の走査線
を選択するステップと、一のフレームにおいて特定の画素に対応する走査線が選択されて
いる期間のうち、前記時分割多重された映像信号に応じたデータ電圧が印加される前のプ
リチャージ期間において前記ｋ本のデータ線を全て選択するように前記選択回路を制御し
、当該プリチャージ期間において所定のプリチャージ電圧を当該ｋ本のデータ線に印加す
る制御を行うステップと、前記プリチャージ電圧が印加される画素と印加されない画素と
の階調差の補正をするステップとを有する電気光学装置の制御方法を提供する。

この制御方法によれば、プリチャージ有りの画素と無しの画素との階調差を低減するこ
とができる。

さらに、本発明は、上記いずれかの電気光学装置を有する電子機器を提供する。

この電子機器によれば、プリチャージ有りの画素と無しの画素との階調差を低減するこ
とができる。

一実施形態に係る電気光学装置１の外観を示す図。 電気光学装置１の構成を示す模式図。 液晶パネル１００の構造を示す図。 画素１１１の等価回路を示す図。 制御回路５００の構成を例示する図。 関連技術に係る電気光学装置の動作を示すタイミングチャート。 階調差が生じる理由を示す図。 階調差が生じる別の理由を示す図。 間引きプリチャージの問題点を説明する図。 電気光学装置１の動作例１に係る動作を示すタイミングチャート。 データ電圧の補正を例示する図。 データ電圧の補正の別の例を示す図。 データ電圧の補正のさらに別の例を示す図。 一実施形態に係るプロジェクター２１００を例示する図。 電気光学装置１の変形例４に係る動作を示すタイミングチャート。 電気光学装置１の変形例４に係る動作を示すタイミングチャート。

１．構成
図１は、一実施形態に係る電気光学装置１の外観を示す図である。電気光学装置１は、
例えば、プロジェクターのライトバルブとして用いられる液晶装置である。電気光学装置
１は、液晶パネル１００、データ線駆動回路２００、ＦＰＣ（Flexible Printed Circuit
s）基板３００、回路基板４００、および制御回路５００を有する。ＦＰＣ基板３００上
には、データ線駆動回路２００が設けられている。回路基板４００上には、電気光学装置
１を制御する制御回路５００が設けられている。回路基板４００と液晶パネル１００とは
、ＦＰＣ基板３００を介して電気的に接続される。回路基板４００とＦＰＣ基板３００と
は、コネクター４１０およびコネクター３２０を介して接続される。ＦＰＣ基板３００と
液晶パネル１００とはコネクター３１０およびコネクター１０７を介して接続される。電
気光学装置１は、ホスト装置（図示略）から供給される信号に応じて動作する。

図２は、電気光学装置１、特に液晶パネル１００の構成を示す模式図である。データ線
駆動回路２００は、制御回路５００から入力されるクロック信号、制御信号、および映像
信号に従って、液晶パネル１００に表示させる画像を示す映像信号を出力する。液晶パネ
ル１００は、データ線駆動回路２００および他の回路から入力されるクロック信号および
映像信号に従って、画像を表示する。

液晶パネル１００は、画素領域１１０、走査線駆動回路１３０、データ線選択回路１５
０、ｎ本の映像信号線１６０、ｎ個の映像信号入力端子１６１、ｋ本の選択信号線（選択
信号線１４１、選択信号線１４２、選択信号線１４３、および選択信号線１４４。図２の
例ではｋ＝４）、およびｋ個の選択制御信号入力端子（選択制御信号入力端子１４６、選
択制御信号入力端子１４７、選択制御信号入力端子１４８、および選択制御信号入力端子
１４９）を有する。

画素領域１１０は、画像を表示する領域である。画素領域１１０は、ｍ本の走査線１１
２、（ｋ×ｎ）本のデータ線１１４、および（ｍ×ｋ×ｎ）個の画素１１１を有する。走
査線１１２は、走査信号を伝送する信号線であり、行（ｘ）方向に沿って設けられている
。データ線１１４は、データ信号を伝送する信号線であり、列（ｙ）方向に沿って設けら
れている。走査線１１２とデータ線１１４とは、電気的に絶縁されている。画素１１１は
、液晶パネル１００をｚ方向（ｘ方向およびｙ方向に垂直な方向）から見たときに、走査
線１１２とデータ線１１４との交差に対応して設けられている。すなわち、画素１１１は
、ｍ行×（ｋ×ｎ）列のマトリクス状に配列されている。また、この例では、行方向にお
いて連続するｋ個の画素１１１が、１つの画素群（ブロック）を形成している。あるブロ
ックに属する画素１１１は、データ線選択回路１５０を介して同一の映像信号線１６０に
接続されている。すなわち、液晶パネル１００は、ｎ個のブロックに区分された画素群を
有する。画素１１１の詳細は後述する。以下の説明において、複数の走査線１１２の各々
を区別する必要があるときは、第１行、第２行、第３行、…、第ｍ行の走査線１１２と表
す。複数のデータ線１１４の各々を区別する必要があるときは、第１列、第２列、第３列
、…、第（ｋ×ｎ）列のデータ線１１４と表す。映像信号線１６０についても同様である
。

走査線駆動回路１３０は、マトリクス状に配置された複数の画素１１１の中から、デー
タを書き込む行を選択する。具体的には、走査線駆動回路１３０は、複数の走査線１１２
の中から１本の走査線１１２を選択するための走査信号を出力する。走査線駆動回路１３
０は、第１行、第２行、第３行、…、第ｍ行の走査線１１２に、走査信号Ｙ１、Ｙ２、Ｙ
３、…、Ｙｍを供給する。この例で、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、順次排他
的にハイレベルとなる信号である。

選択信号線１４１、選択信号線１４２、選択信号線１４３、および選択信号線１４４は
、選択制御信号入力端子１４６、選択制御信号入力端子１４７、選択制御信号入力端子１
４８、選択制御信号入力端子１４９およびから入力された選択信号ＳＥＬ［１］、ＳＥＬ
［２］、ＳＥＬ［３］、およびＳＥＬ［４］を伝送する信号線である。選択信号ＳＥＬ［
１］、ＳＥＬ［２］、ＳＥＬ［３］、およびＳＥＬ［４］は、順次ハイレベルとなる信号
である。

データ線選択回路１５０は、各ブロックにおいて、データを書き込む列を選択する。具
体的には、データ線選択回路１５０は、そのブロックに属するｋ本のデータ線１１４の中
から少なくとも１本のデータ線１１４を、選択信号ＳＥＬ［１］、ＳＥＬ［２］、ＳＥＬ
［３］、およびＳＥＬ［４］に応じて選択する。データ線選択回路１５０は、ｎ列の画素
群の各々に対応する、ｎ個のデマルチプレクサー１５１を有する。デマルチプレクサー１
５１の詳細は後述する。

映像信号線１６０は、映像信号入力端子１６１から入力された映像信号Ｓを、データ線
選択回路１５０に伝送する信号線である。映像信号Ｓは、画素１１１に書き込まれるデー
タを示す信号である。ここで、「映像」は静止画または動画をいう。１本の映像信号線１
６０は、データ線選択回路１５０を介してｋ本のデータ線１１４に接続されている。した
がって、映像信号Ｓにおいては、これらｋ本のデータ線１１４に供給されるデータが時分
割多重されている。

データ線駆動回路２００は、第１列、第２列、第３列、…、第ｎ列の映像信号入力端子
１６１に、映像信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを出力する。また、データ線駆動回路２
００は、選択制御信号入力端子１４６、選択制御信号入力端子１４７、選択制御信号入力
端子１４８、および選択制御信号入力端子１４９に、選択信号ＳＥＬ［１］、ＳＥＬ［２
］、ＳＥＬ［３］、およびＳＥＬ［４］を出力する。

図３（Ａ）は、液晶パネル１００の構造を示す斜視図である。図３（Ｂ）は、図３（Ａ
）におけるＨ−ｈ線における断面を示す模式図である。液晶パネル１００は、素子基板１
０１と、対向基板１０２と、液晶１０５とを有する。素子基板１０１と対向基板１０２と
は、スペーサー（図示省略）を含むシール材９０によって一定の間隙を保って、互いに電
極形成面が対向するように貼り合わせられている。液晶１０５は、この間隙に封入されて
いる。液晶１０５は、例えばＶＡ（Vertical Alignment）型の液晶である。

素子基板１０１および対向基板１０２は、それぞれガラスまたは石英などの透明性を有
する基板を有する。素子基板１０１にあっては、対向基板１０２よりもｙ方向のサイズが
長い。奥側（ｈ側）が揃えられているので、素子基板１０１の手前側（Ｈ側）の一辺が対
向基板１０２から張り出している。この張り出した領域にｘ方向に沿って複数のコネクタ
ー１０７が設けられている。複数のコネクター１０７は、ＦＰＣ基板３００に接続される
。ＦＰＣ基板３００には、データ線駆動回路２００が形成される。複数のコネクター１０
７は、外部の回路から各種信号や各種電圧、映像信号などを供給するための端子であり、
上述の選択制御信号入力端子１４６、選択制御信号入力端子１４７、選択制御信号入力端
子１４８、選択制御信号入力端子１４９、および映像信号入力端子１６１を含む。

素子基板１０１において対向基板１０２と対向する面には、画素電極１１８が形成され
ている。画素電極１１８は、ＩＴＯ（Indium Tin Oxide）などの透明性を有する導電層を
パターニングしたものである。また、素子基板１０１には、走査線駆動回路１３０が形成
されている。対向基板１０２において、素子基板１０１と対向する面に設けられた共通電
極１０８は、同じくＩＴＯなどの透明性を有する導電層である。

図４は、画素１１１の等価回路を示す図である。図４では、第ｉ行の第（４ｊ−１）列
〜第４ｊ列の画素１１１に対応するデマルチプレクサー１５１が示されている（ｉおよび
ｊは、１≦ｉ≦ｍおよび１≦ｊ≦ｎを満たす整数）。第ｉ行において、一つのブロックは
、ｋ個（この例ではｋ＝４）の画素１１１から構成される。画素１１１は、ＴＦＴ（Thin
Film Transistor）１１６と、画素電極１１８と、液晶層１２０と、共通電極１０８と、
保持容量１１７とを有する。ＴＦＴ１１６は、画素電極１１８へのデータの書き込み（電
圧の印加）を制御するスイッチング素子であり、この例ではｎチャネル型の電界効果トラ
ンジスターである。ＴＦＴ１１６のゲート電極は走査線１１２に接続され、ソース電極は
データ線１１４に接続され、ドレイン電極は画素電極１１８に接続されている。走査線１
１２にハイレベルの走査信号が供給されるとＴＦＴ１１６はオン状態になり、データ線１
１４と画素電極１１８とが低インピーダンス状態になる。すなわち、画素電極１１８にデ
ータが書き込まれる。走査線１１２にローレベルの走査信号が供給されるとＴＦＴ１１６
はオフ状態になり、データ線１１４と画素電極１１８とは高インピーダンス状態になる。
共通電極１０８はすべての画素１１１について共通である。共通電極１０８には、例えば
データ線駆動回路２００により、共通電圧ＬＣＣＯＭが印加される。液晶層１２０には、
画素電極１１８と共通電極１０８との電位差に相当する電圧が印加され、この電圧に応じ
て光学的特性（反射率または透過率）が変化する。保持容量１１７は、液晶層１２０に並
列に接続されており、画素電極１１８と共通電圧ＶＣＯＭとの電位差に相当する電荷を保
持する（この例では、ＶＣＯＭ＝ＬＣＣＯＭである）。以下、ある特定のブロックにおい
て画素１１１の各々を区別するときは、画素１１１［ｓ］のように表記して区別する（ｓ
は、１≦ｓ≦ｋを満たす整数）。ＴＦＴ１１６等、画素１１１に含まれる要素についても
同様である。

デマルチプレクサー１５１は、選択信号ＳＥＬ［１］〜ＳＥＬ［４］に応じて選択され
たデータ線１１４に、映像信号Ｓを供給する回路である。デマルチプレクサー１５１は、
１つの映像信号入力端子と、ｋ個の選択制御信号入力端子と、ｋ個の映像信号出力端子と
、ｋ個のＴＦＴ１５２とを有する（この例ではｋ＝４）。ＴＦＴ１５２は、ゲートに入力
される選択信号ＳＥＬに応じてデータ線１１４を選択するためのスイッチング素子である
。

ＴＦＴ１５２［１］のゲート電極は、選択信号線１４１に接続され、ソース電極は第ｊ
列の映像信号線１６０に接続され、ドレイン電極は第（４ｊ−３）列のデータ線１１４（
すなわち、第ｊ列の画素群のＴＦＴ１１６［１］のソース電極）に接続されている。選択
信号線１４１にハイレベルの選択信号ＳＥＬ［１］が供給されるとＴＦＴ１５２はオン状
態になり、第ｊ列の映像信号線１６０と第（４ｊ−３）列のデータ線１１４とが低インピ
ーダンス状態になる。すなわち、第（４ｊ−３）列のデータ線１１４に映像信号Ｓｊが供
給される。選択信号線１４１にローレベルの選択信号ＳＥＬ［１］が供給されるとＴＦＴ
１５２［１］はオフ状態になり、第ｊ列の映像信号線１６０と第（４ｊ−３）列のデータ
線１１４とが高インピーダンス状態になる。

ＴＦＴ１５２［２］のゲート電極は、選択信号線１４２に接続され、ソース電極は第ｊ
列の映像信号線１６０に接続され、ドレイン電極は第（４ｊ−２）列のデータ線１１４（
すなわち、第ｊ列の画素群のＴＦＴ１１６［２］のソース電極）に接続されている。選択
信号線１４２にハイレベルの選択信号ＳＥＬ［２］が供給されるとＴＦＴ１５２［２］は
オン状態になり、第ｊ列の映像信号線１６０と第（４ｊ−２）列のデータ線１１４とが導
通する。すなわち、第（４ｊ−２）列のデータ線１１４に映像信号Ｓｊが供給される。選
択信号線１４２にローレベルの選択信号ＳＥＬ［２］が供給されるとＴＦＴ１５２［２］
はオフ状態になり、第ｊ列の映像信号線１６０と第（４ｊ−２）列のデータ線１１４とが
高インピーダンス状態になる。

ＴＦＴ１５２［３］のゲート電極は、選択信号線１４３に接続され、ソース電極は第ｊ
列の映像信号線１６０に接続され、ドレイン電極は第（４ｊ−１）列のデータ線１１４（
すなわち、第ｊ列の画素群のＴＦＴ１１６［３］のソース電極）に接続されている。選択
信号線１４３にハイレベルの選択信号ＳＥＬ［３］が供給されるとＴＦＴ１５２［３］は
オン状態になり、第ｊ列の映像信号線１６０と第（４ｊ−１）列のデータ線１１４とが導
通する。すなわち、第（４ｊ−１）列のデータ線１１４に映像信号Ｓｊが供給される。選
択信号線１４３にローレベルの選択信号ＳＥＬ［３］が供給されるとＴＦＴ１５２［３］
はオフ状態になり、第ｊ列の映像信号線１６０と第（４ｊ−１）列のデータ線１１４とが
高インピーダンス状態になる。

ＴＦＴ１５２［４］のゲート電極は、選択信号線１４４に接続され、ソース電極は第ｊ
列の映像信号線１６０に接続され、ドレイン電極は第４ｊ列のデータ線１１４（すなわち
、第ｊ列の画素群のＴＦＴ１１６［４］のソース電極）に接続されている。選択信号線１
４４にハイレベルの選択信号ＳＥＬ［４］が供給されるとＴＦＴ１５２［４］はオン状態
になり、第ｊ列の映像信号線１６０と第４ｊ列のデータ線１１４とが導通する。すなわち
、第４ｊ列のデータ線１１４に映像信号Ｓｊが供給される。選択信号線１４４にローレベ
ルの選択信号ＳＥＬ［４］が供給されるとＴＦＴ１５２［４］はオフ状態になり、第ｊ列
の映像信号線１６０と第４ｊ列のデータ線１１４とが高インピーダンス状態になる。

デマルチプレクサー１５１には、映像信号入力端子１６１から入力された映像信号Ｓが
、映像信号線１６０を介して供給される。デマルチプレクサー１５１においては、映像信
号線１６０が、ＴＦＴ１５２［１］〜［４］の間で複数に分岐している。なお、この例で
は、デマルチプレクサー１５１は波形整形回路１５５を有している。波形整形回路１５５
は省略されてもよい。

図５は、制御回路５００の構成を例示する図である。制御回路５００は、補正回路５１
０を有する。制御回路５００は、走査線駆動回路１３０およびデータ線駆動回路２００に
対する制御信号を生成および出力する回路等、補正回路５１０以外の回路も有するが、こ
こでは補正回路５１０以外は省略している。補正回路５１０は、プリチャージが行われる
画素１１１と行われない画素１１１との階調差を補正するための回路である。補正回路５
１０は、補正データ記憶部５１１、補正データ記憶部５１２、選択部５１３、加算部５１
４を有する。補正データ記憶部５１１は、プリチャージが行われない画素に対する補正値
を記憶する。補正データ記憶部５１２は、プリチャージが行われる画素に対する補正値を
記憶する。選択部５１３は、補正データ記憶部５１１および補正データ記憶部５１２の補
正値のいずれか一方を選択する。加算部５１４は、入力された映像データに対し、選択部
５１３により選択された補正データを加算または減算する。補正回路５１０に入力される
映像データは、画素電極１１８に印加する電圧値を示すデータである。あるいは、補正回
路５１０に入力される映像データは、画素１１１に表示させる階調値を示すデータであっ
てもよい。

まとめると、複数の画素１１１は、複数の走査線１１２および複数のデータ線１１４の
交差に対応して設けられており、対応する走査線１１２が選択された時に、対応するデー
タ線１１４の電位に応じた階調を示す。データ線駆動回路２００は、複数のデータ線１１
４のうちｋ本のデータ線（ただしｋ＞１）に対して印加される、フレームに区分された入
力映像に応じた電圧の大きさを有するデータ電圧が時分割多重された映像信号を信号線に
供給する。データ線選択回路１５０は、信号線に供給されている映像信号の供給先となる
少なくとも１本のデータ線１１４をｋ本のデータ線１１４の中から選択する。走査線駆動
回路１３０は、複数の走査線１１２の中から少なくとも１本の走査線１１２を選択する。
制御回路５００は、一のフレームにおいて特定の画素１１１に対応する走査線１１２が選
択されている期間のうち、時分割多重された映像信号に応じたデータ電圧が印加される前
のプリチャージ期間においてｋ本のデータ線を全て選択するようにデータ線選択回路１５
０を制御し、そのプリチャージ期間において所定のプリチャージ電圧をｋ本のデータ線１
１４に印加する制御を行う。補正回路５１０は、プリチャージ電圧が印加される画素１１
１と印加されない画素１１１との階調差の補正をする。

２．動作
２−１．概要
図６は、関連技術に係る電気光学装置の動作を示すタイミングチャートである。垂直同
期信号Ｖｓｙｎｃは、垂直同期のタイミングすなわちフレームの始期を示す。映像信号に
時分割多重されているデータ電圧の極性は、１フレーム毎に反転する。すなわち、この例
で、電気光学装置の駆動方法は、いわゆるフレーム反転駆動である。水平同期信号Ｈｓｙ
ｎｃは、水平同期のタイミングすなわち選択する走査線１２を切り替えるタイミングを示
す。なおこの例では後述の理由により水平期間の長さは一定ではなく変動している。この
例で、走査信号Ｙ１〜Ｙｍは、走査線１１２を１本ずつ順番に排他的に選択する信号であ
る。

各水平期間は、１ブロックに含まれるデータ線１１４に順次データを書き込む期間（以
下、「書き込み期間Ｔｗｒｔ」という）を含む。書き込み期間Ｔｗｒｔは、各ブロックに
おいてｋ個のデータ線１１４の中からデータを供給する一のデータ線１１４を順次選択す
る期間を含む。

一部の水平期間は、プリチャージ期間Ｔｐｒｅを含む。プリチャージ期間はプリチャー
ジをするための期間である。プリチャージとは、書き込み期間における書き込み不足（液
晶１１５が所望の光学状態になる前に電圧印加が終了してしまうこと）を補償するために
、データ線１１４（および液晶１１５）をあらかじめ充電（または放電）することをいう
。プリチャージ期間Ｔｐｒｅにおいては、すべてのデータ線１１４が同時に選択され、プ
リチャージ電位Ｖｐｒｅが与えられる。表示品質の観点からは全ての水平期間でプリチャ
ージを行うことが好ましい。しかし、この例では、消費電力を低減するため、または駆動
速度を向上させるため、全ての水平期間ではプリチャージを行わず、一部の水平期間のみ
でプリチャージが行われる。すなわち、あるフレームについて見ると全ての画素１１１に
対しプリチャージが行われるわけではなく、一部の行の画素１１１に対してのみプリチャ
ージが行われる。図６の例では、４水平期間毎にプリチャージが行われる。すなわち、連
続する４つの水平期間のうち１つの水平期間のみでプリチャージが行われ、他の水平期間
ではプリチャージが行われない。

なお、この例で、プリチャージ電位Ｖｐｒｅは、そのフレームにおけるデータ電圧の極
性によらず、常に負極性である。これは以下の理由による。例えばデータ線１１４と画素
電極１１８との間には寄生容量が存在する。この寄生容量による容量性結合によりデータ
線１１４の電位変動は、画素電極１１８の電位に影響を与える。データ電圧の極性を１水
平期間毎に反転させる、いわゆる１Ｈ反転駆動の場合、この影響は１Ｈ毎に打ち消される
ため視認されにくい。しかし、フレーム反転駆動においては、この影響は１フレーム継続
するのでフリッカーとして視認されやすい。このような問題を解決するため、データ電圧
の極性によらず常に負極性電位のプリチャージが行われる。

しかし、図６の例においては、連続する４つの水平期間のうち１つの水平期間のみでプ
リチャージが行われていた。すなわち、１フレームにおいては、連続する４行の画素１１
１のうち１行の画素１１１に対してのみプリチャージが行われ、残りの３行の画素１１１
に対してはプリチャージが行われていなかった。ここでは、一部の行に対してのみプリチ
ャージが行われることを「間引きプリチャージ」という。

間引きプリチャージには、プリチャージ有りの行と行われない行とで階調に差が生じて
しまうという場合があるという問題があった。階調に差が生じる理由は液晶パネル１００
やデータ線駆動回路２００の具体的構成によって様々であるが、代表的なものを２つ説明
する。

図７は、階調差が生じる理由を示す図である。図７の上段は、プリチャージ有りの行に
おける、隣り合う（第（４ｊ−３）列および第（４ｊ−２）列の）２本のデータ線１１４
に接続された２つの画素電極１１８の電位を示す図である。プリチャージ期間Ｔｐｒｃに
おいて、これら２本のデータ線１１４には、プリチャージ電位Ｖｐｒｃが書き込まれる。
この例では、Ｖｐｒｃ＜０である。プリチャージ期間Ｔｐｒｃが終了すると、すべてのＴ
ＦＴ１５２がオフ状態となる。その後、書き込み期間Ｔｗｒｔ１においてＴＦＴ１５２［
１］がオン状態となり、データ線１１４［１］にはデータ電圧Ｖｄが印加される。書き込
み期間Ｔｗｒｔ１が終了すると、ＴＦＴ１５２［１］はオフ状態となる。次に、書き込み
期間Ｔｗｒｔ２においてＴＦＴ１５２［２］がオン状態となり、データ線１１４［２］に
はデータ電圧Ｖｄが印加される。このとき、データ線１１４［２］には、画素電極１１８
［２］の電位をＶｐｒｃからＶｄまで引き上げるため、多量の電荷が流れ込む。ここで、
データ線１１４［１］は、データ線１１４［２］と寄生容量を介した容量性結合をしてい
る。そのため、データ線１１４［２］の電位上昇に伴って、データ線１１４［１］すなわ
ち画素電極１１８［１］の電位が少し（図のΔＶｄ）上昇してしまう。一方で図７の下段
に示すように、プリチャージ無しの行においては、書き込み期間Ｔｗｒｔ２においてデー
タ線１１４［２］には、画素電極１１８［２］の電位をゼロＶからＶｄまで引き上げるた
めの電荷が流れ込むが、この電荷量はプリチャージ有りの行と比較すると少なく、寄生容
量を介した容量性結合によるデータ線１１４［１］の電位上昇はほとんどない。なお、プ
リチャージ無しの行に関しては、書き込み期間Ｔｗｒｔの前における画素電極１１８の電
位はゼロＶとは限らないが、ここでは単純化のためゼロＶとして説明した。

したがって、書き込み期間におけるデータ電圧が同じであっても、最終的な画素電極１
１８［１］の電位は、プリチャージ有りの行の方が高くなってしまう。すなわち、プリチ
ャージ有りの画素１１１の方が、プリチャージ無しの画素１１１よりも階調が明るくなる
。ここでは簡単のために隣り合う２本のデータ線１１４についてのみ説明したが、すべて
のデータ線１１４について同じ現象が起こりうる。

図８は、階調差が生じる別の理由を示す図である。この例では、データ線駆動回路２０
０の能力（電荷を供給する能力）が相対的に低く、画素電極１１８が所望の電位になるま
での時間が長い。この例では、プリチャージ有りの行において、データ線駆動回路２００
の能力が足りず、書き込み期間Ｔｗｒｔ１では、画素電極１１８の電位をＶｐｒｃからＶ
ｄまで引き上げることができない。一方で、プリチャージ無しの行においては、書き込み
期間Ｔｗｒｔ１の始期における画素電極１１８の電位がＶｐｒｃよりもゼロＶに近いので
、書き込み期間Ｔｗｒｔ１の終期において、画素電極１１８の電位はＶｄになっている。

したがって、書き込み期間におけるデータ電圧が同じであっても、最終的な画素電極１
１８の電位は、プリチャージ有りの行の方が低くなってしまう。すなわち、プリチャージ
有りの画素１１１の方が、プリチャージ無しの画素１１１よりも階調が暗くなる。

図９は、間引きプリチャージの問題点を説明する図である。図７または図８で説明した
理由により、たとえ全面同一階調のデータが書き込まれたとしても、プリチャージ有りの
行と無しの行とで画素電極１１８の電位が異なっている。すなわち、プリチャージ有りの
行と無しの行とで階調値が異なっている。本実施形態の電気光学装置１は、この問題に対
処するため、プリチャージが行われる画素および行われない画素の少なくとも一方のデー
タ電圧を、両者の差を小さくする補正を行う。以下、より具体的な動作例を説明する。

２−２．動作例
図１０は、電気光学装置１の動作例１に係る動作を示すタイミングチャートである。こ
こでは説明のため、水平同期信号Ｈｓｙｎｃ、選択信号ＳＥＬ［１］〜［４］、走査信号
Ｙ１〜Ｙ３、および映像信号ｄ［１］のみを図示している。映像信号ｄ［１］は、映像信
号線１６０［１］に供給される映像信号である。

この例では、プリチャージは４水平期間毎に行われる。すべての水平期間は、書き込み
期間Ｔｗｒｔを含む。この例で、書き込み期間Ｔｗｒｔは、選択信号ＳＥＬ［１］がハイ
レベルになってから選択信号ＳＥＬ［４］がローレベルになるまでの期間である。プリチ
ャージが行われる水平期間は、さらにプリチャージ期間ＴＰＲＣを含む。このように、プ
リチャージが行われる水平期間は、プリチャージが行われない水平期間よりも時間長が長
い。

２−２−１．プリチャージ
プリチャージ期間ＴＰＲＣにおいて、選択信号ＳＥＬ［１］〜［４］はすべてハイレベ
ルとなる。したがってＴＦＴ１５２［１］〜［４］はすべてオン状態となり、データ線１
１４［１］〜［４］に電圧が印加される。このとき、データ線駆動回路２００から出力さ
れる映像信号ｄ［１］のレベルは、プリチャージ電圧Ｖｐｒｃである。すなわち、データ
線１１４［１］〜［４］に印加される電圧はプリチャージ電圧Ｖｐｒｃである。プリチャ
ージ電圧Ｖｐｒｃの極性はデータ電圧の極性によらず常に負極性であり、その大きさは常
に一定である。プリチャージ電圧Ｖｐｒｃの大きさは、例えば、ビデオ振幅の半分より大
きい。

２−２−２．書き込み
この例で、選択信号ＳＥＬ［１］〜［４］は、順次排他的にハイレベルとなる信号であ
る。隣り合うデータ線１１４間のクロストークを抑制するため、選択信号ＳＥＬ［１］が
ハイレベルからローレベルに切り替わってから選択信号ＳＥＬ［２］がローレベルからハ
イレベルに切り替わるまで、選択信号ＳＥＬ［１］および［２］がともにローレベルにな
る時間が存在する。こうして、書き込み期間Ｔｗ１〜Ｔｗ４においてデータ線１１４［１
］〜［４］に順次、データ電圧が書き込まれる。

２−２−３．補正
補正回路５１０は、プリチャージ有りの行および無しの行の少なくとも一方におけるデ
ータ電圧を補正する。この補正は、同じデータ電圧を書き込んだ際の両者の階調差を小さ
くするためのものである。

図１１は、データ電圧の補正を例示する図である。この例で、データ電圧は正極性であ
る。Ｖｄはデータ電圧を、Ｖｐｉｘは画素電極１１８の電位を表している（以下の図にお
いて同様）。この例では、データ電圧の補正を行わない場合、図７で説明したように、同
じデータ電圧を印加したとしても、プリチャージ有りの行の方が、画素電極１１８の電位
が高い（すなわち階調が明るい）。

この例で、補正回路５１０は、プリチャージ有りの行に属する画素のデータ電圧に対し
ては、データ電圧を低下させる補正を行う。すなわち、データ電圧に対し負の補正値を加
算する。プリチャージ無しの行に対して補正は行われない。この例は、プリチャージ有り
の行の方が階調が明るくなる場合に特に有用である。

図１２は、データ電圧の補正の別の例を示す図である。この例で、データ電圧は正極性
である。この例では、データ電圧の補正を行わない場合、図８で説明したように、同じデ
ータ電圧を印加したとしても、プリチャージ有りの行の方が、画素電極１１８の電位が低
い（すなわち階調が暗い）。

この例で、補正回路５１０は、プリチャージ有りの行に属する画素のデータ電圧に対し
ては、データ電圧を増加させる補正を行う。すなわち、データ電圧に対し正の補正値を加
算する。プリチャージ無しの行に対して補正は行われない。この例は、プリチャージ有り
の行の方が階調が暗くなる場合に特に有用である。

図１３は、データ電圧の補正のさらに別の例を示す図である。この例で、データ電圧は
正極性である。この例では、データ電圧の補正を行わない場合、図７で説明したように、
同じデータ電圧を印加したとしても、プリチャージ有りの行の方が、画素電極１１８の電
位が高い（すなわち階調が明るい）。

この例で、補正回路５１０は、プリチャージ有りの行に属する画素のデータ電圧に対し
てはデータ電圧を低下させ、プリチャージ無しの行に属する画素のデータ電圧に対しては
データ電圧を増加させる補正を行う。

図１１〜１３の例において、補正データ記憶部５１１はプリチャージ有りの行に対する
データ電圧の補正値を記憶しており、補正データ記憶部５１２はプリチャージ無しの行に
対するデータ電圧の補正値（この例ではゼロすなわち補正無し）を記憶している。選択部
５１３は、プリチャージ有りの行に属する画素に対しては補正データ記憶部５１１を、プ
リチャージ無しの行に属する画素に対しては補正データ記憶部５１２を選択する。加算部
５１４は、選択された記憶部に記憶されている補正値を、入力されたデータ電圧に加算す
る。

なお、補正値の大きさは、例えば液晶パネル１００の特性に応じて実験的に決められる
。補正回路５１０は、例えば、対象となる画素１１１に印加されるデータ電圧に応じて補
正値（補正量）を変えてもよい。具体的には、データ電圧が大きいほど補正値を大きくし
てもよい。

別の例で、補正回路５１０は、対象となる画素１１１に印加されるデータ電圧とプリチ
ャージ電圧との差に応じて補正値を変えてもよい。具体的には、データ電圧とプリチャー
ジ電圧との差が大きいほど、補正値を大きくしてもよい。すなわち、補正回路５１０は、
対象となる画素のデータ電圧Ｖｄとプリチャージ電圧Ｖｐｒｃとの差がＶ１であるときよ
りも、Ｖ２（ただしＶ２＞Ｖ１）であるときの方が、大きい補正値を用いる。

以上で説明したように、本実施形態によれば、プリチャージ有りの行と無しの行の階調
差を低減することができる。

３．適用例
図１４は、一実施形態に係るプロジェクター２１００を例示する図である。プロジェク
ター２１００は、電気光学装置１を用いた電子機器の一例である。プロジェクター２１０
０において、電気光学装置１がライトバルブとして用いられている。この図に示されるよ
うに、プロジェクター２１００の内部には、ハロゲンランプ等の白色光源を有するランプ
ユニット２１０２が設けられている。ランプユニット２１０２から射出された投射光は、
内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によ
ってＲ（赤）色、Ｇ（緑）色、Ｂ（青）色の３原色に分離される。分離された投射光は、
各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。
なお、Ｂ色の光は、他のＲ色やＧ色と比較すると光路が長いので、その損失を防ぐために
、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４を有するリレー
レンズ系２１２１を介して導かれる。

プロジェクター２１００において、電気光学装置１を含む液晶表示装置が、Ｒ色、Ｇ色
、Ｂ色のそれぞれに対応して３組設けられている。ライトバルブ１００Ｒ、１００Ｇおよ
び１００Ｂの構成は、上述した液晶パネル１００と同様である。Ｒ色、Ｇ色、Ｂ色のそれ
ぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給され
て、ライトバルブ１００Ｒ、１００Ｇおよび１００がそれぞれ駆動される。ライトバルブ
１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズ
ム２１１２に３方向から入射する。そして、ダイクロイックプリズム２１１２において、
Ｒ色およびＢ色の光は９０度に屈折し、Ｇ色の光は直進する。したがって、各原色の画像
が合成された後、スクリーン２１２０には、投射レンズ群２１１４によってカラー画像が
投射される。

なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２
１０８によって、Ｒ色、Ｇ色、Ｂ色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロ
イックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇ
の透過像はそのまま投射される。したがって、ライトバルブ１００Ｒ、１００Ｂによる水
平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右を反転さ
せた像を表示する構成となっている。

４．変形例
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち２つ以上のものが組み合わせて用い
られてもよい。

４−１．変形例１
補正回路５１０による補正は、一部において行われなくてもよい。例えば、１フレーム
毎にデータ電圧の極性を反転させる駆動が用いられる場合、プリチャージ電圧とデータ電
圧の極性が異なるフレームのみで補正が行われ、プリチャージ電圧とデータ電圧の極性が
同じフレームでは補正が行われなくてもよい。あるいは、１水平期間（１行）毎にデータ
電圧の極性を反転させる駆動が用いられる場合、プリチャージ電圧とデータ電圧の極性が
異なる行のみで補正が行われ、プリチャージ電圧とデータ電圧の極性が同じ行では補正が
行われなくてもよい。どのような駆動方法が用いられるにしても、プリチャージ電圧とデ
ータ電圧の極性が異なる画素に対してのみ補正が行われ、プリチャージ電圧とデータ電圧
の極性が同じ画素に対しては補正が行われなくてもよい。

４−２．変形例２
一部の水平期間のみにおいてプリチャージが行われる場合すなわち一部の行の画素１１
１に対してのみプリチャージが行われる場合、プリチャージ有りの行（すなわちプリチャ
ージ電圧が印加される特定の画素の配置）をフレーム毎に切り替えてもよい（すなわちプ
リチャージ有りの行をローテーションしてもよい）。例えば、４フレームを１単位として
、第１フレームにおいては第（４ｉ−３）行を、第２フレームにおいては第（４ｉ−２）
行を、第３フレームにおいては第（４ｉ−１）行を、第４フレームにおいては第４ｉ行を
対象としてプリチャージを行ってもよい。さらに、プリチャージ有りの行の順番（ローテ
ーション）を４フレーム毎に切り替えてもよい。例えば、最初の４フレームにおいては、
第（４ｉ−３）行、第（４ｉ−２）行、第（４ｉ−１）行、および第４ｉ行の順番でプリ
チャージを行い、次の４フレームにおいては、第（４ｉ−２）行、第（４ｉ−１）行、第
４ｉ行、および第（４ｉ−３）行の順番でプリチャージを行ってもよい。

４−３．変形例３
データ電圧の補正は、図１１〜１３で例示したものに限定されない。例えば、プリチャ
ージ有りの行の方が画素電極１１８の電位が高い（階調が明るい）場合において、プリチ
ャージ有りの行のデータ電圧を下げるのではなく、プリチャージ無しの行のデータ電圧を
上げる補正が行われてもよい。別の例で、プリチャージ無しの行の方が画素電極１１８の
電位が高い（階調が明るい）場合において、プリチャージ有りの行のデータ電圧を上げる
のではなく、プリチャージ無しの行のデータ電圧を下げる補正が行われてもよい。さらに
別の例で、プリチャージ有りの行および無しの行の両方を補正する場合において、プリチ
ャージ有りの行のデータ電圧を上げ、プリチャージ無しの行のデータ電圧を下げる補正が
行われてもよい。

４−４．変形例４
図１５は、電気光学装置１の変形例４に係る動作を示すタイミングチャートである。こ
の例で、プリチャージ有りの水平期間において、第１プリチャージ期間Ｔｐｒｃ１および
第２プリチャージ期間Ｔｐｒｃ２の２段階のプリチャージが行われる。第１プリチャージ
期間Ｔｐｒｃ１は、実施形態で説明したプリチャージ期間Ｔｐｒｃと同様であり、例えば
、データ電圧の極性によらず常に負極性のプリチャージ電圧が印加される。第２プリチャ
ージ期間Ｔｐｒｃ２は、データ電圧と同じ極性のプリチャージ電圧が印加される。

実施形態で説明したデータ電圧の補正と併せて２段階プリチャージを行うことで、プリ
チャージ有りの行と無しの行との階調差をより低減することができる。

４−５．変形例５
図１６は、電気光学装置１の変形例５に係る動作を示すタイミングチャートである。図
１５の例では、選択信号ＳＥＬ［１］〜［４］は順次排他的にハイレベルとなる信号であ
ったが、一部の期間において他の選択信号と同時にハイレベルとなる信号であってもよい
。例えば、選択信号ＳＥＬ［１］は時刻ｔ１からｔ３までハイレベルであり、選択信号Ｓ
ＥＬ［２］は時刻ｔ２からｔ４までハイレベルである。すなわち、時刻ｔ２からｔ３の間
では選択信号ＳＥＬ［１］およびＳＥＬ［２］がともにハイレベルであり、データ線１１
４［１］および１１４［２］が同時に選択されている。このように、隣り合う２本のデー
タ線１１４の選択期間がオーバーラップすることによって、駆動をより高速化できる。

４−６．他の変形例

電気光学装置１のハードウェア構成は実施形態で説明したものに限定されない。例えば
、実施形態においては、単一の駆動回路（データ線選択回路１５０）が、プリチャージ電
圧およびデータ電圧の双方を出力する構成を説明した。しかし、プリチャージ電圧を出力
する回路とデータ電圧を出力する回路とは、別個の回路であってもよい。また、補正回路
５１０は、制御回路５００とは別の回路であってもよい。

ｎ本のデータ線１１４は、ｋ本毎に区分されていなくてもよい。すなわち、ｎ本のデー
タ線１１４のうち一部のデータ線に着目した場合において、その着目した一部のデータ線
に対して実施形態で説明した処理が行われてもよい。

電気光学装置１を用いた電子機器は、実施形態で例示したプロジェクターの他にも、テ
レビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナ
ビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーシ
ョン、テレビ電話、ＰＯＳ端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備
えた機器等などが挙げられる。

液晶１１５は、ＶＡ液晶に限定されない。ＴＮ液晶等、ＶＡ液晶以外の液晶が用いられ
てもよい。また、液晶１０５は、ノーマリーホワイトモードの液晶であってもよい。また
、液晶以外の電気光学素子が用いられてもよい。電気光学素子としては、液晶の他にも、
ＥＰＤ（マイクロカプセル型電気泳動ディスプレイやＥＣＤ（エレクトロクロミックディ
スプレイ）等が用いられてもよい。

半導体素子（ＴＦＴ１１６等）の伝導型、および半導体素子の駆動に用いる信号（選択
信号ＳＥＬ等）、電圧（プリチャージ電圧等）の極性は実施形態で説明したものに限定さ
れない。実施形態で説明した信号レベルや電圧値はあくまで例示である。

１…電気光学装置、１００…液晶パネル、２００…データ線駆動回路、３００…ＦＰＣ基
板、４００…回路基板、５００…制御回路、１１０…画素領域、１３０…走査線駆動回路
、１５０…データ線選択回路、１５１…デマルチプレクサー、１６０…映像信号線、１６
１…映像信号入力端子、１４１…選択信号線、１４２…選択信号線、１４３…選択信号線
、１４４…選択信号線、１４６…選択制御信号入力端子、１４７…選択制御信号入力端子
、１４８…選択制御信号入力端子、１４９…選択制御信号入力端子、１０１…素子基板、
１０２…対向基板、１０５…液晶、１０７…コネクター、１１６…ＴＦＴ、１１８…画素
電極、１２０…液晶層、１０８…共通電極、１１７…保持容量、２１００…プロジェクタ
ー、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、
２１１２…ダイクロイックプリズム、２１１４…投射レンズ群、２１２０…スクリーン、
２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４
…出射レンズ

Claims (9)

1. 複数の走査線および複数のデータ線の交差に対応して設けられ、対応する走査線が選択
   された時に、対応するデータ線の電位に応じた階調を示す複数の画素と、
   前記複数のデータ線のうちｋ本のデータ線（ただしｋ＞１）に対して印加される、フレ
   ームに区分された入力映像に応じた電圧の大きさを有するデータ電圧が時分割多重された
   映像信号を信号線に供給するデータ線駆動回路と、
   前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を前記
   ｋ本のデータ線の中から選択する選択回路と、
   前記複数の走査線の中から少なくとも１本の走査線を選択する走査線駆動回路と、
   一のフレームにおいて特定の画素に対応する走査線が選択されている期間のうち、前記
   時分割多重された映像信号に応じたデータ電圧が印加される前のプリチャージ期間におい
   て前記ｋ本のデータ線を全て選択するように前記選択回路を制御し、当該プリチャージ期
   間において所定のプリチャージ電圧を当該ｋ本のデータ線に印加する制御を行う制御回路
   と、
   前記プリチャージ電圧が印加される画素と印加されない画素との階調差の補正をする補
   正回路と
   を有する電気光学装置。
2. 前記補正回路は、補正の対象となる画素に印加されるデータ電圧に応じて前記補正にお
   ける補正量を変える
   ことを特徴とする請求項１に記載の電気光学装置。
3. 前記補正回路は、前記補正の対象となる画素のデータ電圧と前記プリチャージ電圧との
   差が第１電圧であるときよりも、第２電圧（ただし第２電圧は第１電圧よりも大きい）で
   あるときの方が前記補正量を大きくする
   ことを特徴とする請求項２に記載の電気光学装置。
4. 前記補正回路は、前記プリチャージ電圧が印加される画素のデータ電圧が小さくなり、
   前記プリチャージ電圧が印加されない画素のデータ電圧が大きくなるように前記補正を行
   う
   ことを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。
5. 前記補正回路は、前記プリチャージ電圧と前記データ電圧の極性が異なる画素に対して
   前記補正を行い、前記プリチャージ電圧と前記データ電圧の極性が同じ画素に対して前記
   補正を行わない
   ことを特徴とする請求項４に記載の電気光学装置。
6. 前記補正回路は、前記プリチャージ電圧が印加される画素のデータ電圧が大きくなり、
   前記プリチャージ電圧が印加されない画素のデータ電圧が小さくなるように補正する
   ことを特徴とする請求項１ないし３のいずれか一項に記載の電気光学装置。
7. 前記制御回路は、前記特定の画素の配置をフレーム毎に切り替える
   ことを特徴とする請求項１ないし６のいずれか一項に記載の電気光学装置。
8. 複数の走査線および複数のデータ線の交差に対応して設けられ、対応する走査線が選択
   された時に、対応するデータ線の電位に応じた階調を示す複数の画素を有する電気光学装
   置の制御方法であって、
   前記複数のデータ線のうちｋ本のデータ線（ただしｋ＞１）に対して印加される、フレ
   ームに区分された入力映像に応じた電圧の大きさを有するデータ電圧が時分割多重された
   映像信号を信号線に供給するステップと、
   前記信号線に供給されている映像信号の供給先となる少なくとも１本のデータ線を前記
   ｋ本のデータ線の中から選択するステップと、
   前記複数の走査線の中から少なくとも１本の走査線を選択するステップと、
   一のフレームにおいて特定の画素に対応する走査線が選択されている期間のうち、前記
   時分割多重された映像信号に応じたデータ電圧が印加される前のプリチャージ期間におい
   て前記ｋ本のデータ線を全て選択するように前記選択回路を制御し、当該プリチャージ期
   間において所定のプリチャージ電圧を当該ｋ本のデータ線に印加する制御を行うステップ
   と、
   前記プリチャージ電圧が印加される画素と印加されない画素との階調差の補正をするス
   テップと
   を有する電気光学装置の制御方法。
9. 請求項１ないし７のいずれか一項に記載の電気光学装置を有する電子機器。