JP2016071273A - 光スイッチ素子 - Google Patents
光スイッチ素子 Download PDFInfo
- Publication number
- JP2016071273A JP2016071273A JP2014202766A JP2014202766A JP2016071273A JP 2016071273 A JP2016071273 A JP 2016071273A JP 2014202766 A JP2014202766 A JP 2014202766A JP 2014202766 A JP2014202766 A JP 2014202766A JP 2016071273 A JP2016071273 A JP 2016071273A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- output
- waveguide
- waveguides
- coupler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】光ゲート間での電気クロストークを防止して、消光比を高くする。【解決手段】光スイッチ素子10は、入力光導波路12と、光カプラ13と、分岐光導波路16A,16Bと、電界印加用電極17A,17Bが設けられた光ゲート14A,14Bと、出力光導波路15A,15Bとが順に接続して構成されている。光ゲート14A,14B間の電気クロストークを防止するため、接地電位に接続されたグランド電極18を光カプラ13の上面に設けた。【選択図】図1
Description
本発明は、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する発明であり、消光比を高くするように工夫したものである。
近年、通信トラフィックの急激な増大に起因して、電気ルータの膨大な電力消費量が大きな課題となっている。そこで、ルータ内において入力光パケットを光のまま所望の出力ポートにパケット毎にスイッチングする、N入力N出力(以下、N×Nとする)光スイッチが、ルータの低消費電力化や低遅延化に有効な光部品として期待されている。その理由は、光スイッチを使用すれば、たとえば40Gbit/sや100Gbit/sなどの高速なビットレートの光パケット信号を、光−電気変換および電気−光変換を必要とせずにスイッチングできるためである。
N×N光スイッチは、図13に示すように、たとえばN個の1×N光スイッチ101とN個のN×1光カプラ102を接続することで構成できる。入力ポート103より入力された光パケットは、1×N光スイッチ101により、所望の出力ポート104に接続されたN×1光カプラ102に向けて出力される。
このようなN×N光スイッチを構成する光スイッチ素子の従来技術として、たとえば特許文献1(特開平6−59294号公報)に示す2×2光スイッチ素子が提案されている。
図14に、特許文献1に示されている従来の2×2光スイッチ素子の斜視図を示す。この2×2光スイッチ素子は、方向性結合器型の光スイッチ素子であり、n−InP基板上に、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVを設けた構成となっている。
より詳細に説明すると、従来の2×2光スイッチ素子は、n−InP基板206上に、i−MQW層205、i−InPクラッド層204、p−InPクラッド層203が順に積層されている。p−InPクラッド層203は、図14に示すような構造で、細線状に2本形成されている。さらに、光スイッチ部IIの一方のp−InPクラッド層203上、および光吸収部IVの両方のp−InPクラッド層203上には、p+ −InGaAsキャップ層202およびp型電極201が順に形成されている。n−InP基板206の裏面にはn型電極207が形成されている。また、208は分離溝である。
光パケットなどの入力信号光は、i−MQW層205内のうち、細線状に形成されたp−InPクラッド層203の下部に位置する部分を導波する。以下、光入力部I、光スイッチ部II、光出力部IIIおよび光吸収部IVに設けたp−InPクラッド層203の下部に位置するi−MQW層205を、それぞれ入力導波路、光スイッチ導波路、出力導波路および光吸収導波路と呼ぶこととする。
入力信号光は、いずれか一方の入力導波路に入力され、光スイッチ導波路に導かれる。
光スイッチ導波路では、光スイッチ部IIに設けたp型電極201とn型電極207との間に所望の電圧を印加することにより、たとえば多重量子井戸(Multiple Quantum Well: MQW)構造に起因する量子井戸閉じ込め効果(Quantum Confined Stark Effect: QCSE)により、p型電極201下方の光スイッチ導波路の屈折率を変えることで、いずれか一方の光スイッチ導波路からのみ信号光を出力する。すなわち、光路切り替えを行う。
光スイッチ導波路では、光スイッチ部IIに設けたp型電極201とn型電極207との間に所望の電圧を印加することにより、たとえば多重量子井戸(Multiple Quantum Well: MQW)構造に起因する量子井戸閉じ込め効果(Quantum Confined Stark Effect: QCSE)により、p型電極201下方の光スイッチ導波路の屈折率を変えることで、いずれか一方の光スイッチ導波路からのみ信号光を出力する。すなわち、光路切り替えを行う。
光吸収部IVでは、信号光が入力された光吸収導波路とは異なる光吸収導波路に設けたp型電極201と、n型電極207との間に、所望の電圧が印加される。これにより、電圧が印加された光吸収導波路を導波する光(すなわち、前記光スイッチ導波路から漏れ出たクロストーク光)は光吸収導波路で吸収される一方、光スイッチ導波路から出力された信号光は出力導波路へ導かれる。
このように、光スイッチ部IIと光吸収部IVを備えることにより、光クロストークを低減可能な光スイッチ素子を実現している。
ところで図14に示す従来の光スイッチ素子では、光スイッチ部IIに一つ設けられた電極201、光吸収部IVに二つ設けられた電極201は、それぞれ異なる電圧値で、かつ独立に動作させる必要があった。そのため、各電極間で電気クロストークが生じないよう、各電極間は電気的に分離される必要があった。
一般に、電気クロストークを抑制するためには、電極間の抵抗を増大させる手段がとられるため、従来の光スイッチ素子では、図14に示されているように、各電極間にある導電率の高いp+ −InGaAsキャップ層202およびp−InPクラッド層203を除去し、電極間に分離溝208を形成することで、電極間抵抗を増大させている。
一般に、電気クロストークを抑制するためには、電極間の抵抗を増大させる手段がとられるため、従来の光スイッチ素子では、図14に示されているように、各電極間にある導電率の高いp+ −InGaAsキャップ層202およびp−InPクラッド層203を除去し、電極間に分離溝208を形成することで、電極間抵抗を増大させている。
しかし、分離溝208を形成するためにp−InPクラッド層203を除去してしまうと、信号光が伝搬する導波路の実効屈折率が変化してしまい、分離溝208の有無により導波路伝搬光のモード分布に差異が生じる。これにより、信号光の過剰損失が増大してしまう、という課題があった。
また、分離溝208があるため、信号光がモード分布の差異に起因して反射する、という課題があった。すなわち、光スイッチ素子の光学的特性が劣化してしまう、という課題があった。
また、分離溝208があるため、信号光がモード分布の差異に起因して反射する、という課題があった。すなわち、光スイッチ素子の光学的特性が劣化してしまう、という課題があった。
本発明は、上記課題に鑑み、作製方法が簡便で、光学的特性を劣化させることなく、かつ、低い光クロストークにして電極間の電気的干渉を抑制した光スイッチ素子を提供することを目的とする。
上記課題を解決する本発明は、
入力された光を2以上の整数N個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたN個の分岐光導波路と、N個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられたN個の光ゲートと、N個の前記光ゲートにそれぞれ接続されたN個の出力光導波路とが順に接続して構成されており、前記光カプラ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、N個またはN―1個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
入力された光を2以上の整数N個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたN個の分岐光導波路と、N個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられたN個の光ゲートと、N個の前記光ゲートにそれぞれ接続されたN個の出力光導波路とが順に接続して構成されており、前記光カプラ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、N個またはN―1個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
また本発明は、
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された2つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられた2つの光ゲートと、前記光ゲートにそれぞれ接続された2つの出力光導波路とが順に接続して構成されており、前記光スイッチ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち2つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された2つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられた2つの光ゲートと、前記光ゲートにそれぞれ接続された2つの出力光導波路とが順に接続して構成されており、前記光スイッチ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち2つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
また本発明は、
前記光スイッチは、入力側の光カプラと出力側の光カプラを2つのアーム光導波路で接続した構成を含むマッハツェンダー干渉計であり、
前記マッハツェンダー干渉計の前記出力側の光カプラの上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
前記光スイッチは、入力側の光カプラと出力側の光カプラを2つのアーム光導波路で接続した構成を含むマッハツェンダー干渉計であり、
前記マッハツェンダー干渉計の前記出力側の光カプラの上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
本発明の光スイッチ素子は、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、極めて低い光クロストークにして電極間の電気的干渉を抑制する、という効果を奏する。
以下、本発明の実施形態を図面に基づき詳細に説明する。
(第1の実施形態)
本発明の第1の実施形態に係る光スイッチ素子は、1×2光カプラと、その各出力にそれぞれ電界吸収型(Electro absorption: EA )の光ゲートを備えた1×2光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。
本発明の第1の実施形態に係る光スイッチ素子は、1×2光カプラと、その各出力にそれぞれ電界吸収型(Electro absorption: EA )の光ゲートを備えた1×2光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。
第1の実施形態に係る光スイッチ素子の斜視図を図1に、概念図を図2に示す。また、図1のA−A線における光スイッチ素子の断面図を図3に示す。
第1の実施形態に係る光スイッチ素子10は、同一のn−InP基板11上に形成された、入力光導波路12と、1×2光カプラ13と、2個の光ゲート14(14A,14B)と、2個の出力光導波路15(15A,15B)とを順に接続して構成されている。なお、1×2光カプラ13の出力側には分岐光導波路16A,16Bが接続されており、1×2光カプラ13の出力側は、分岐光導波路16A,16Bを介して、光ゲート14A,14Bに接続されている。
入力光導波路12は、その端面である入力ポート12aを介して、入力信号光を1×2光カプラ13に導く。1×2光カプラ13は、入力光導波路12から入力される入力信号光をそれぞれ2分割し、分岐した信号光を分岐光導波路16A,16Bを介して、同じ強度で2つの光ゲート14A,14Bへ出力する。光ゲート14A,14Bの動作については、後述する。光ゲート14A,14Bから出力される信号光は出力光導波路15A,15Bへ導かれ、その端面である出力ポート15A−1,15B−1から出力される。
入力光導波路12、1×2光カプラ13、分岐光導波路16A,16B、光ゲート14A,14Bおよび出力光導波路15A,15Bは、物理的に分断されることなく連続して(途中に分離溝を有することなく)形成されており、すべて図3に示すものと同じ断面構造を有する。すなわち、n−InP基板11上に、n−InP下部クラッド層21、バルク1.4Q組成のInGaAsPコア層(フォトルミネッセンスピーク波長1.4μm、厚さ0.3μm)22、p−InP上部クラッド層23、p+ −InGaAsキャップ層24の順に形成された積層構造を、同時にInGaAsPコア層22の下部までエッチングすることで作製され、ハイメサ光導波路構造を形成している。入力光導波路12、1×2光カプラ13、分岐光導波路16A,16B、光ゲート14A,14Bおよび出力光導波路15A,15Bは、pinダブルヘテロ接合構造となっている。
光ゲート14A,14Bのp+ −InGaAsキャップ層24には、その上面を覆うように、それぞれp型電極(電界印加用電極)17A,17Bが設けられている。
1×2光カプラ13のp+ −InGaAsキャップ層24には、その上面を覆うように、グランド電極18が設けられている。このグランド電極18は接地されており、その電位は0Vになっている。このように接地電位に接続されているグランド電極18を設けたことが、第1の実施形態における大きな特徴である。
n−InP基板11の裏面、あるいは上面の各積層構造が除去された部分には、n型電極(不図示)が設けられている。
1×2光カプラ13のp+ −InGaAsキャップ層24には、その上面を覆うように、グランド電極18が設けられている。このグランド電極18は接地されており、その電位は0Vになっている。このように接地電位に接続されているグランド電極18を設けたことが、第1の実施形態における大きな特徴である。
n−InP基板11の裏面、あるいは上面の各積層構造が除去された部分には、n型電極(不図示)が設けられている。
入力光導波路12、1×2光カプラ13、分岐光導波路16A,16B、光ゲート14A,14Bおよび出力光導波路15A,15Bの高さは、4μmとした。入力光導波路12、分岐光導波路16A,16B、光ゲート14A,14Bおよび出力光導波路15A,15Bの導波路幅は、1.5μmとした。光ゲート14A,14Bの導波方向の長さ(すなわち、光ゲート14A,14Bに設けたp型電極17A,17Bの長さ)は、1000μmとした。1×2光カプラ13は、マルチモード干渉(MMI)光カプラとし、そのサイズは17×4μmとした(導波方向の長さが17μm)。
以下、光ゲート14A,14Bおよび光スイッチ素子10の動作について説明する。
n−InP基板11に設けたn型電極は接地し(電位=0V)、光ゲート14A,14Bに設けたp型電極17A,17Bにマイナス電圧を印加すると、フランツケルディッシュ効果により、InGaAsPコア層22における吸収端がシフトし、光ゲート14A,14Bを伝搬する信号光波長での吸収係数が増加する。
n−InP基板11に設けたn型電極は接地し(電位=0V)、光ゲート14A,14Bに設けたp型電極17A,17Bにマイナス電圧を印加すると、フランツケルディッシュ効果により、InGaAsPコア層22における吸収端がシフトし、光ゲート14A,14Bを伝搬する信号光波長での吸収係数が増加する。
そこで、例えば、光ゲート14Aに0Vを印加し、光ゲート14Bに信号光波長で所望の吸収率(減衰)が得られるマイナス電圧を印加することで、入力ポート12aに入力された入力信号光は出力ポート15A−1からのみ出力されるようになる。逆に、光ゲート14Aに所定のマイナス電圧を印加し、光ゲート14Bに0Vを印加することで、入力ポート12aに入力された入力信号光は出力ポート15B−1からのみ出力されるようになる。こうして、光ゲート14A,14Bへの印加電圧の制御により、光スイッチ素子10をスイッチ動作させることができる。
なお、光ゲート14A,14Bへの印加電圧が0Vである場合、信号光波長を1.55μmとすると、光ゲート14A,14Bの吸収端は信号光波長よりも100nm以上離れており、光ゲート14A,14Bにおける伝搬損失は0.5dB/mmと極めて低い。
光スイッチ素子10の光ゲート14Bに印加する電圧を0Vとしたときの、光ゲート14Aの印加電圧に対する、出力ポート15A−1および出力ポート15B−1からの各出力の透過特性を図4に示す。図4の縦軸は、入力信号光の強度に対する出力ポート15A−1,15B−1からの出力光の強度の比であり、光ゲート14Aの印加電圧が0Vであるときの出力光の強度を基準(0 dB)とした場合の「正規化透過率」とした。また、入力信号光としては、波長1.55μm、強度0 dBmの連続光(CW光)を用いた。
図4(a)は、1×2光カプラ13上にグランド電極18を形成しない場合の光ゲート14A,14Bの透過特性である。出力ポート15A−1の透過特性(図4(a)の実線)から、光ゲート14A単体では、印加電圧−7Vで40dB以上の消光比が得られることが分かる。
一方、出力ポート15B−1の透過特性(図4(a)の破線)から、光ゲート14Bへの印加電圧を0Vとしているにもかかわらず、光ゲート14Aへのマイナス電圧印加とともに光ゲート14Bの透過率が減少する現象が見られた。具体的には、光ゲート14Aへの印加電圧が−7Vのとき、光ゲート14Bで約10dBの光出力強度の低下が生じた。
これは、物理的に分断されていないp+ −InGaAsキャップ層24およびp−InP上部クラッド層23を介して、光ゲート14Aに印加した電圧が光ゲート14B近傍にまで及ぶこと(電気クロストークが生ずること)に起因する。すなわち、光ゲート14Aのp型電極17Aに印加した電圧により、光ゲート14A、1×2光カプラ13、光ゲート14Bの各p−InP上部クラッド層23の電圧がマイナス側に引っ張られたため、1×2光カプラ13と光ゲート14Bの間のInGaAsPコア層22の吸収係数がフランツケルディッシュ効果により増大したものである。
以下、この現象を、等価回路を用いて詳しく説明する。
これは、物理的に分断されていないp+ −InGaAsキャップ層24およびp−InP上部クラッド層23を介して、光ゲート14Aに印加した電圧が光ゲート14B近傍にまで及ぶこと(電気クロストークが生ずること)に起因する。すなわち、光ゲート14Aのp型電極17Aに印加した電圧により、光ゲート14A、1×2光カプラ13、光ゲート14Bの各p−InP上部クラッド層23の電圧がマイナス側に引っ張られたため、1×2光カプラ13と光ゲート14Bの間のInGaAsPコア層22の吸収係数がフランツケルディッシュ効果により増大したものである。
以下、この現象を、等価回路を用いて詳しく説明する。
図5は、図1,図2に示す光スイッチ素子10において、仮にグランド電極18を設けなかった場合において、光ゲート14Aにマイナス電圧である−Vbを、光ゲート14Bに0Vを印加した場合における等価回路図を示している。図1,図2の光スイッチ素子10の積層構造は、前述のとおり半導体pin構造であり、p側をマイナス電圧にして動作(逆方向バイアス動作)させるため、図5に示すように容量Cと電流源Iを用いて表すことができる。また、光ゲート14A、1×2光カプラ13および光ゲート14B間には素子抵抗Rが存在し、第1の実施形態の光ゲート14A−光ゲート14B間の抵抗値(図5の等価回路図における4×Rに相当)は約10kΩであった。なお、図5中、A点は光ゲート14Aのp型電極17Aの端子、C点は光ゲート14Bのp型電極17Bの端子、B点は1×2光カプラ13の中心付近におけるp−InP上部クラッド層23のグランド電極端子を表している。
図6は、光ゲート14Aのp型電極17A(A点)に電圧−Vbを印加し、光ゲート14Bのp型電極17B(C点)を0Vとした場合の、光スイッチ素子10のA−C点間の電位分布を示している。
1×2光カプラ13の上面にグランド電極18を形成しない構成において、信号光を入力しない場合は、図6(a)の実線のように、A点からC点に向けてリニアに電位が降下する。C点の電位は0Vであり、光吸収は生じないが、B点−C点間、すなわち1×2光カプラ13−光ゲート14B間のp−InP上部クラッド層23にはマイナス電圧が印加された状態となる。したがって、この状態では、B点−C点間においてフランツケルディッシュ効果により光吸収が生じる。
次いで、光スイッチ素子10に信号光を入力すると、光スイッチ素子10全域においてpinダブルヘテロ接合構造の空乏層でフォトキャリア(正孔と電子の対)が発生する。発生した正孔は、p−InP上部クラッド層23およびp+ −InGaAsキャップ層24を通り光ゲート14Aのp型電極17A(A点)に向けて移動するため、図5に示すような光電流(フォトカレント)Ip1〜Ip5が流れるが、そこには素子間抵抗Rがあるため、光電流量に応じてp−InP上部クラッド層23の電圧は図6(a)の破線のように降下する。しかし、それでもB−C点間にマイナス電圧が印加された状態となっているため、図4(a)の破線のように、本来透過状態であるべき光ゲート14B(出力ポート15B−1)からの光出力強度は低下してしまう。
そこで第1の実施形態では、前述の電気クロストークによる光出力強度の変動を抑えるため、1×2光カプラ13の上部全面にグランド電極18を形成し、このグランド電極18を接地(0V)する。そうした場合、図6(b)の実線に示すように、B−C点間の電
位が0Vになったため、光ゲート14Bにおける光出力強度の低下は完全に抑制される。このように、1×2光カプラ13上にグランド電極18を形成することで、p+−InGaAsキャップ層24およびp−InP上部クラッド層23を除去するなどデバイスの構造に物理的な加工を施すことなく(分離溝を形成することなく)、光ゲート14A,14Bの各電極17A,17B間の電気的な分離が可能になる。
位が0Vになったため、光ゲート14Bにおける光出力強度の低下は完全に抑制される。このように、1×2光カプラ13上にグランド電極18を形成することで、p+−InGaAsキャップ層24およびp−InP上部クラッド層23を除去するなどデバイスの構造に物理的な加工を施すことなく(分離溝を形成することなく)、光ゲート14A,14Bの各電極17A,17B間の電気的な分離が可能になる。
このため、第1の実施形態に係る光スイッチ10では、図4(b)に示す特性が得られる。
つまり、出力ポート15A−1の透過特性(図4(b)の実線)から、光ゲート14Aでは、印加電圧−7Vで40dB以上の消光比が得られることが分かる。
また、出力ポート15B−1の透過特性(図4(b)の一点鎖線)から、光ゲート14Bへの印加電圧を0Vとしていれば、光ゲート14A,14Bの各電極17A,17B間の電気的な分離がされていることから、光ゲート14Aへマイナス電圧を印加していっても、光ゲート14Bの透過率が減少することなく維持できることが分る。
この結果、光スイッチ10全体として、印加電圧−7Vで40dB以上という、高い消光比によりスイッチングをすることができる。
つまり、出力ポート15A−1の透過特性(図4(b)の実線)から、光ゲート14Aでは、印加電圧−7Vで40dB以上の消光比が得られることが分かる。
また、出力ポート15B−1の透過特性(図4(b)の一点鎖線)から、光ゲート14Bへの印加電圧を0Vとしていれば、光ゲート14A,14Bの各電極17A,17B間の電気的な分離がされていることから、光ゲート14Aへマイナス電圧を印加していっても、光ゲート14Bの透過率が減少することなく維持できることが分る。
この結果、光スイッチ10全体として、印加電圧−7Vで40dB以上という、高い消光比によりスイッチングをすることができる。
次に、第1の実施形態に係る光スイッチ素子10の作製方法について述べる。
まず、n−InP基板11上に、n−InP下部クラッド層21、1.4Q組成0.3μm膜厚のバルクi−InGaAsPコア層22、p−InP上部クラッド層23、p+ −InGaAsキャップ層24を、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)により成長させる。次いで、フォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を有する入力光導波路12、1×2光カプラ13、分岐光導波路16A,16B、光ゲート14A,14B、および出力光導波路15A,15Bを一括形成する。光導波路構造を形成後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン(Benzocyclobutene: BCB)をスピンコートにより塗布し、O2/C2F6混合ガスを用いたRIE(Reactive Ion Etching)により素子の表面が露出するまでエッチバックし、素子の表面を平坦化する。最後に、光ゲート14Aおよび光ゲート14Bのp+ −InGaAsキャップ層24上にp型電極17A,17Bを形成し、更に1×2光カプラ13のp+ −InGaAsキャップ層24上にグランド電極18を形成し、n−InP基板11の裏面ないし同基板11の光導波路構造が形成されていない領域にn型電極を形成する。
まず、n−InP基板11上に、n−InP下部クラッド層21、1.4Q組成0.3μm膜厚のバルクi−InGaAsPコア層22、p−InP上部クラッド層23、p+ −InGaAsキャップ層24を、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)により成長させる。次いで、フォトリソグラフィとドライエッチングとにより、ハイメサ光導波路構造を有する入力光導波路12、1×2光カプラ13、分岐光導波路16A,16B、光ゲート14A,14B、および出力光導波路15A,15Bを一括形成する。光導波路構造を形成後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン(Benzocyclobutene: BCB)をスピンコートにより塗布し、O2/C2F6混合ガスを用いたRIE(Reactive Ion Etching)により素子の表面が露出するまでエッチバックし、素子の表面を平坦化する。最後に、光ゲート14Aおよび光ゲート14Bのp+ −InGaAsキャップ層24上にp型電極17A,17Bを形成し、更に1×2光カプラ13のp+ −InGaAsキャップ層24上にグランド電極18を形成し、n−InP基板11の裏面ないし同基板11の光導波路構造が形成されていない領域にn型電極を形成する。
以上説明したように、MOVPE成長および光導波路構造の形成を一括に行えるようになる。また、従来の光スイッチ素子と異なり、1×2光カプラ13と光ゲート14A,14B間で、n−InP上部クラッド層23およびp+−InGaAsキャップ層24を除去する(分離溝を形成する)プロセスが不要となる。ゆえに、作製方法が簡便で、光学的特性を劣化させることなく、かつ、極めて低い光クロストークを有する光スイッチ素子10を提供することができるようになる。
第1の実施形態では、膜厚0.3μm、幅1.5μmの1.4Q組成InGaAsPコア層22を用いている。これらの設計値は、光スイッチ素子10の光学的特性を決める重要なパラメータとなる。入力信号光波長が例えば1.53μmから1.57μmで動作し、低損失、高速、かつ低消費電力な動作を実現するためには、下記の条件が満たされることが好ましい。
1) InGaAsPコア層22の厚さは、入力信号光に対してシングルモード導波条件で、かつInGaAsPコア層22への十分な光閉じ込めを有する条件であり、0.1μm〜0.4μmの範囲が望ましい。
2) InGaAsPコア層22の幅は、入力信号光に対してシングルモード導波条件であり、0.8μm〜3μmの範囲が望ましい。
3) 駆動回路の消費電力を低減する観点から、光ゲート14A,14Bへの印加電圧が−7V以下となる条件であり、InGaAsPコア層22の組成は1.3Q〜1.5Qで、各電極長は100μm〜2000μmの範囲が望ましい。
1) InGaAsPコア層22の厚さは、入力信号光に対してシングルモード導波条件で、かつInGaAsPコア層22への十分な光閉じ込めを有する条件であり、0.1μm〜0.4μmの範囲が望ましい。
2) InGaAsPコア層22の幅は、入力信号光に対してシングルモード導波条件であり、0.8μm〜3μmの範囲が望ましい。
3) 駆動回路の消費電力を低減する観点から、光ゲート14A,14Bへの印加電圧が−7V以下となる条件であり、InGaAsPコア層22の組成は1.3Q〜1.5Qで、各電極長は100μm〜2000μmの範囲が望ましい。
(第1の実施形態の各変形例)
第1の実施形態における光スイッチ素子10では、光ゲート14A,14BのInGaAsPコア層22としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により高効率に消光できるようになる。また、光導波路構造をハイメサ光導波路構造としているが、それ以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいはInGaAsPコア層22の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。
第1の実施形態における光スイッチ素子10では、光ゲート14A,14BのInGaAsPコア層22としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により高効率に消光できるようになる。また、光導波路構造をハイメサ光導波路構造としているが、それ以外の構造、例えばリッジ型光導波路構造として作製してもよい。あるいはInGaAsPコア層22の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。
第1の実施形態では、1×2光カプラ13上にグランド電極18を形成したが、グランド電極の形成位置はこれに限るものではない。
たとえば、図7(a)に示す光スイッチ素子10Aでは、1×2光カプラ13上にはグランド電極18は形成せず、1×2光カプラ13と光ゲート14Aとの間にはさまれた分岐光導波路16Aの上面、及び、1×2光カプラ13と光ゲート14Bとの間にはさまれた分岐光導波路16Bの上面に、グランド電極18Aを形成し、このグランド電極18Aを接地する構成にしている。
たとえば、図7(a)に示す光スイッチ素子10Aでは、1×2光カプラ13上にはグランド電極18は形成せず、1×2光カプラ13と光ゲート14Aとの間にはさまれた分岐光導波路16Aの上面、及び、1×2光カプラ13と光ゲート14Bとの間にはさまれた分岐光導波路16Bの上面に、グランド電極18Aを形成し、このグランド電極18Aを接地する構成にしている。
このようにすれば、光ゲート14Aの電位は、光ゲート14Bの電位に影響を与えず、また、光ゲート14Bの電位は、光ゲート14Aの電位に影響を与えない。つまり光ゲート14A,14B間での電気クロストークの発生を防止することができる。この結果、消光比の高い光スイッチ素子10Aとなる。
なお図7(a)の例では、分岐光導波路16Aの上面と、分岐光導波路16Bの上面は、1枚のグランド電極18Aにより短絡された状態になっている。
また、分岐光導波路16Aの上面と分岐光導波路16Bの上面のうちの、一方のみにグランド電極を設け、その一つのグランド電極を接地することでも、電気クロストークの発生を防止して、消光比の高い光スイッチ素子とすることができる。
図7(b)に示す光スイッチ素子10Bでは、1×2光カプラ13の上面と、分岐光導波路16Aの上面と、分岐光導波路16Bの上面に、グランド電極18Bを形成し、このグランド電極18Bを接地する構成にしている。
なお図7(b)の例では、1×2光カプラ13の上面と、分岐光導波路16Aの上面と、分岐光導波路16Bの上面は、1枚のグランド電極18Bにより短絡された状態になっている。
なお図7(b)の例では、1×2光カプラ13の上面と、分岐光導波路16Aの上面と、分岐光導波路16Bの上面は、1枚のグランド電極18Bにより短絡された状態になっている。
結局、光を2分岐する1×2光カプラを用いた1×2光スイッチ素子の場合には、一方の光ゲートと他方の光ゲートとを電気的につなぐ経路となっている光導波路構造の上面に、接地電位に接続されるグランド電極を設ければよい。
換言すれば、1×2光カプラの上面と、一方の分岐光導波路の上面と、他方の分岐光導波路の上面のうち、少なくとも1つの上面にグランド電極を設ければよい。
換言すれば、1×2光カプラの上面と、一方の分岐光導波路の上面と、他方の分岐光導波路の上面のうち、少なくとも1つの上面にグランド電極を設ければよい。
さらに、第1の実施形態では、光スイッチ素子として1×2光スイッチ素子について説明してきたが、図8のように、入力導波路12と、1×N光カプラ13Aと、N個の分岐光導波路16A,16B・・・16Nと、N個のEAアレイであるNアレイ光ゲート14A,14B・・・14Nで構成された、1×N光スイッチ素子10Cにも応用できることは言うまでもない。
この場合には、1×N光カプラ13Aの上面に、接地されたグランド電極18Cを設け、各アレイ光ゲート14A,14B,・・・14Nの上面に電界印加用電極17A,17B・・・17Nを設ける。
なお、1×N光スイッチ素子10Cにおいて、1×N光カプラ13Aの上面にはグランド電極を設けず、N個(Nは2以上の整数)の分岐光導波路16A,16B・・・16Nのすべての上面に、接地されたグランド電極を設けるようにしてもよい。
また、1×N光スイッチ素子10Cにおいて、1×N光カプラ13Aの上面にはグランド電極を設けず、N個(Nは2以上の整数)の分岐光導波路16A,16B・・・16NのうちN−1個の分岐光導波路の上面に、接地されたグランド電極を設けるようにすることであってもよい。つまり、N個の分岐光導波路16A,16B・・・16Nのすべての上面ではなく、これらの上面のうち1つの上面にはグランド電極を設けず、他のN−1個の上面にグランド電極を設けるのである。
更に、1×N光スイッチ素子10Cにおいて、1×N光カプラ13Aの上面と、N個の分岐光導波路16A,16B・・・16Nのすべての上面に、接地されたグランド電極を設けるようにしてもよい。
また、1×N光スイッチ素子10Cにおいて、1×N光カプラ13Aの上面にはグランド電極を設けず、N個(Nは2以上の整数)の分岐光導波路16A,16B・・・16NのうちN−1個の分岐光導波路の上面に、接地されたグランド電極を設けるようにすることであってもよい。つまり、N個の分岐光導波路16A,16B・・・16Nのすべての上面ではなく、これらの上面のうち1つの上面にはグランド電極を設けず、他のN−1個の上面にグランド電極を設けるのである。
更に、1×N光スイッチ素子10Cにおいて、1×N光カプラ13Aの上面と、N個の分岐光導波路16A,16B・・・16Nのすべての上面に、接地されたグランド電極を設けるようにしてもよい。
結局、光を3分岐以上に分岐する光カプラを用いた1×N光スイッチ素子の場合には、任意の一つの光ゲートと残りの光ゲートとを電気的につなぐ経路となっている光導波路構造の上面に、接地電位に接続されるグランド電極を設ければよい。
ここで、2分岐や3分岐以上の場合を含めてグランド電極の配置位置を一般論で説明する。
光カプラの出力側にN個の分岐光導波路が接続されている場合には、光カプラの上面と、N個またはN―1個の分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極を設けるようにすればよい。
これは、次のような複数の態様を示している。
1)光カプラの上面に、グランド電極を設ける。
2)N個の分岐光導波路の上面に、グランド電極を設ける。
3)N―1個の分岐光導波路の上面に、グランド電極を設ける。
4)光カプラの上面とN個の分岐光導波路の上面に、グランド電極を設ける。
5)光カプラの上面とN−1個の分岐光導波路の上面に、グランド電極を設ける。
光カプラの出力側にN個の分岐光導波路が接続されている場合には、光カプラの上面と、N個またはN―1個の分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極を設けるようにすればよい。
これは、次のような複数の態様を示している。
1)光カプラの上面に、グランド電極を設ける。
2)N個の分岐光導波路の上面に、グランド電極を設ける。
3)N―1個の分岐光導波路の上面に、グランド電極を設ける。
4)光カプラの上面とN個の分岐光導波路の上面に、グランド電極を設ける。
5)光カプラの上面とN−1個の分岐光導波路の上面に、グランド電極を設ける。
さらに、図1,図2に示す光スイッチ素子10や、図7(a)に示す光スイッチ素子10Aや、図7(b)に示す光スイッチ素子10Bや、図8に示す光スイッチ素子10Cを、基板上に複数個並列に配置した構成とすることもできる。この場合には、複数の光スイッチ素子に備えるグランド電極を、共通の1枚のグランド電極にしてもよい。
第1の実施形態では、InP系の化合物半導体を用いて説明してきたが、GaAs系の化合物半導体を用いてもよい。また、シリコン細線導波路などのナノ秒オーダの屈折率および吸収係数の変化が可能な材料系を用いても、同様に実現できる。
(第2の実施形態)
本発明の第2の実施形態に係る光スイッチ素子は、2×2対称マッハツェンダー干渉計(MZI)と、その各出力にそれぞれ電界吸収型(Electro absorption: EA )の光ゲートを備えた1×2光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。
本発明の第2の実施形態に係る光スイッチ素子は、2×2対称マッハツェンダー干渉計(MZI)と、その各出力にそれぞれ電界吸収型(Electro absorption: EA )の光ゲートを備えた1×2光スイッチ素子である。また、各光ゲート間の電気的分離のため、素子表面上にグランド電極を形成している。
以下、図面を用いてその構成および動作について詳細に説明する。
第2の実施形態に係る光スイッチ素子の概念図を図9に示す。この光スイッチ素子30は、同一のn−InP基板上に形成された、光スイッチとして機能する2×2MZI31と、2個の光ゲート32A,32Bと、2個の出力光導波路33A,33Bとを順に接続して構成されている。2×2MZI31の構成の詳細は後述するが、2×2MZI31は2つの入力ポート41A,41Bを有し、一方の入力ポート41Aに入力信号光が入力される。なお、2×2MZI31の出力側には分岐光導波路34A,34Bが接続されており、2×2MZI31の出力側は、分岐光導波路34A,34Bを介して、光ゲート32A,32Bに接続されている。
光ゲート32A,32Bの上面には、電界印加用電極35A,35Bが設けられている。この光ゲート32A,32Bは、第1の実施形態で述べた光ゲート14A,14Bの動作と同じ動作をする。すわなち、n−InP基板に設けたn型電極を0Vにした状態で電界印加用電極35A,35Bにマイナス電圧を印加すると、光ゲート32A,32Bを伝搬する信号光波長での吸収係数が、フランツケルディッシュ効果により増加する。したがって、電界印加用電極35A,35Bを介して光ゲート32A,32Bへマイナス電圧を印加すると、光ゲート32A,32Bに入力された光を減衰し、マイナス電圧の印加を止めると、光ゲート32A,32Bに入力された光を透過させる。
光ゲート32A,32Bから出力される信号光は出力光導波路33A,33Bへ導かれ、その端面である出力ポート33A−1,33B−1から出力される。
光ゲート32A,32Bから出力される信号光は出力光導波路33A,33Bへ導かれ、その端面である出力ポート33A−1,33B−1から出力される。
2×2MZI31、分岐光導波路34A,34B、光ゲート32A,32Bおよび出力光導波路33A,33Bは、物理的に分断されることなく連続して(途中に分離溝を有することなく)形成されており、すべて図3に示すものと同じ断面構造の光導波路構造になっている。n−InP基板の裏面、あるいは上面の各積層構造が除去された部分には、やはり第1の実施形態と同様、n型電極が設けられる。
第2の実施形態に用いる2×2MZI31の構成および動作について説明する。
図9に示すように、2×2MZI31は、入力ポート41A,41Bと、入力された信号を2分岐する入力側の2×2光カプラ42と、出力側の2×2光カプラ43と、長さの等しい2つのアーム光導波路44A,44Bとで構成される。アーム光導波路44A,44Bは、2×2光カプラ42の2つの出力光導波路と2×2光カプラ43の2つの入力光導波路をそれぞれ接続する。
図9に示すように、2×2MZI31は、入力ポート41A,41Bと、入力された信号を2分岐する入力側の2×2光カプラ42と、出力側の2×2光カプラ43と、長さの等しい2つのアーム光導波路44A,44Bとで構成される。アーム光導波路44A,44Bは、2×2光カプラ42の2つの出力光導波路と2×2光カプラ43の2つの入力光導波路をそれぞれ接続する。
2つのアーム光導波路44A,44B上のp+ −InGaAsキャップ層24上にはそれぞれp型電極45A,45Bが形成され、n−InGaAsPコア層22に電流を注入できるようになっている。p型電極45A,45Bが形成されたアーム光導波路44A,44Bの長さはそれぞれ200μmである。
p型電極45A,45Bを介して電流が注入されると、注入電流はn−InGaAsPコア層22に効率的に閉じ込められ、プラズマ効果により屈折率が変化し、2つのアーム光導波路44A,44B間に位相差が与えられる。図10に2×2MZI31の透過特性を示す。2つのアーム光導波路44A,44Bへの注入電流が0mAの場合、2×2MZI31の入力ポート41Aに入力された入力信号光は、図9におけるCrossポート側に出力される。どちらか一方のp型電極45A(45B)に電流を注入すると、注入した方のアーム光導波路44A(44B)の屈折率が変化し、該アーム光導波路44A(44B)を伝搬する光の位相が変化する。アーム光導波路44A(44B)への注入電流が4mAとなったとき、Crossポートからの出力は最小となり、Barポートへの光出力が最大となる。このとき、Barポートへの光出力とCrossポートへの光出力との比は20dB以上が得られた。第2の実施形態の2×2MZI31において、注入電流を0mAと4mAの二つの状態、すなわち2値をデジタル的に切り替えることで、CrossかBarの所望のポートに信号光を出力することができる。
前述のとおり、2×2MZI31を動作させるためには、2つのアーム光導波路44A,44Bの一方のみに電流を注入すればよいため、p型電極は一方のアーム光導波路にのみ設けるようにしてもよい。
第2の実施形態に係る光スイッチ素子30は、2×2MZI31の2つの出力ポート(CrossポートおよびBarポート)のそれぞれに、2×2MZI31と同じ構造、同一組成の光導波層となっている、分岐光導波路34A,34B及びEA型の光ゲート32A,32Bを接続するようにしている。光ゲート32Aおよび光ゲート32Bとも、その導波方向の長さは400μmであり、第1の実施形態と同様、p+ −InGaAsキャップ層上にはそれぞれp型電極(電界印加用電極)35A,35Bが設けられている。
第1の実施形態と同様に、光ゲート32A,32Bにマイナス電圧を印加すると、フランツケルディッシュ効果によりInGaAsPコア層22における吸収端がシフトし、光ゲート32A,32Bを伝搬する信号光波長での吸収係数が増加する。第2の実施形態の光ゲート32Aおよび光ゲート32Bでは、図11に示すように、印加電圧−3Vで消光比20dBを得ることができる。2×2MZI31の消光比20dBと併せて、光スイッチ素子30全体で消光比40dB以上を得ることができる。
なお、光ゲートとして半導体光増幅器を用いて同様の機能を実現することも可能であるが、EA型の光ゲート32A,32Bを用いると、パタン効果や非線形光学効果による入力信号の劣化を避けることが可能である。
第2の実施形態の光スイッチ素子30の場合であっても、第1の実施形態と同様の理由で、各電極35A,35B間を電気的に分離しなければならない。そこで、第2の実施形態では、図9に示すとおり、2×2MZI31に備えた2つの2×2光カプラ42,43のうち、光ゲート32A,32Bに近い方である出力側の2×2光カプラ43のp+−InGaAsキャップ層上に、p型電極(グランド電極)36を形成している。このグランド電極36は接地され、常に0Vになっている。つまり分岐光導波路34A,34Bが接続されている、出力側の2×2光カプラ43の上面に、グランド電極36を設けている。このように接地電位に接続されているグランド電極36を設けたことが、第2の実施形態における大きな特徴である。
このように接地電位に接続されているグランド36を設けているため、電界印加用電極35Aにマイナス電圧を印加して、この電圧が電気クロストークにより2×2光カプラ43に及ぶと、この電圧はグランド電極36を介して接地され、光ゲート32B側に及ぶことはない。同様に、電界印加用電極35Bにマイナス電圧を印加して、この電圧が電気クロストークにより2×2光カプラ43に及ぶと、この電圧はグランド電極36を介して接地され、光ゲート32AB側に及ぶことはない。
この結果、光ゲート32A,32Bの一方にマイナス電圧を印加し、他方を0Vにしてゲート制御をしても、光ゲート32A,32B間での電気クロストークを防止でき、光スイッチ30全体として、高い消光比によりスイッチングをすることができる。
この結果、光ゲート32A,32Bの一方にマイナス電圧を印加し、他方を0Vにしてゲート制御をしても、光ゲート32A,32B間での電気クロストークを防止でき、光スイッチ30全体として、高い消光比によりスイッチングをすることができる。
(第2の実施の形態の各変形例)
第2の実施形態では、2×2光カプラ43の上面にグランド電極36を形成したが、グランド電極36の形成位置はこれに限るものではない。
たとえば、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
また、分岐光導波路34Aの上面と分岐光導波路34Bの上面のうちの一方の上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
更に、2×2光カプラカプラ43の上面と、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
第2の実施形態では、2×2光カプラ43の上面にグランド電極36を形成したが、グランド電極36の形成位置はこれに限るものではない。
たとえば、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
また、分岐光導波路34Aの上面と分岐光導波路34Bの上面のうちの一方の上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
更に、2×2光カプラカプラ43の上面と、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
さらに、図9に示す光スイッチ素子30を、基板上に複数個並列に配置した構成とすることもできる。この場合には、複数の光スイッチ素子に備えるグランド電極36を、共通の1枚のグランド電極にしてもよい。
第2の実施形態では、光スイッチ素子として2×2MZI31を1つ用いた1×2光スイッチ素子30について説明してきたが、図12のように、2×2MZI31をツリー状に多段接続し、最終段の出力ポートに、N個の分岐光導波路34を介してN個の光ゲート32を備えた、1×N光スイッチ素子としてもよい。図12の例では、7個の2×2MZI31と、8個のEA型の光ゲート32を接続することで、1×8光スイッチ素子50を構成している。
即ち、1段目の2×2MZI31の2つの出力ポートのそれぞれ対して、2段目の2×2MZI31の2つの入力ポートのうちの1つが接続され、同様に2段目の2×2MZI31の2つの出力ポートのそれぞれに対して、3段目の2×2MZI31の二つの入力ポートのうちの一つが接続されることにより、ツリー状の1×8MZI光スイッチ部51を構成している。
更に、3段目の2×2MZI31の出力ポートのそれぞれに光ゲート32を設けることにより、EAゲートアレイ部52を構成している。各光ゲート32には電界印加用電極35が備えられている。
光スイッチ部51とEAゲートアレイ部52は、物理的に分断されることなく連続して(途中に分離溝を有することなく)形成されている。なお53は1つの入力ポート、54は8つの出力ポートである。
更に、3段目の2×2MZI31の出力ポートのそれぞれに光ゲート32を設けることにより、EAゲートアレイ部52を構成している。各光ゲート32には電界印加用電極35が備えられている。
光スイッチ部51とEAゲートアレイ部52は、物理的に分断されることなく連続して(途中に分離溝を有することなく)形成されている。なお53は1つの入力ポート、54は8つの出力ポートである。
この場合、3段目にある4つの2×2MZI31において、光ゲート32側にある4つの2×2光カプラ43の上面のすべてにグランド電極18Dが形成されている。このグランド電極18Dは接地されており、その電位は0Vになっている。この場合、4つの2×2光カプラ43は、1枚のグランド電極18Dにより短絡している。
このように接地電位に接続されているグランド電極18Dを設けたことにより、各光ゲート32に設けた電界印加用電極35どうしを電気的に分離することができた。
このように接地電位に接続されているグランド電極18Dを設けたことにより、各光ゲート32に設けた電界印加用電極35どうしを電気的に分離することができた。
また、グランド電極を2×2光カプラ43の上面に配置せずに、グランド電極を全ての分岐光導波路34の上面に設けるようにしてもよい。
その他、各種の応用的構成については、第1の実施形態と同様に取り扱ってよいことは言うまでもない。
また上記では光スイッチ部として、2×2MZIとして対称マッハツェンダー干渉計を用いたが、非対称マッハツェンダー干渉計を用いてもよい。また方向性結合器、MEMS(Micro Electro Mechanical Systems )等、他の構成を光スイッチ部として用いても構わない。
本発明は光スイッチ素子に関するものであり、簡便な方法で作製でき、光学的特性を劣化させることなく、かつ、高い消光比を有する光スイッチ素子を実現する場合に適用して有用なものである。
10,10A,10B 光スイッチ素子
11 n−InP基板
12 入力光導波路
12a 入力ポート12a
13 1×2光カプラ
13A 1×N光カプラ
14,14A,14B,14N 光ゲート
15,15A,15B 出力光導波路
15A−1,15B−1 出力ポート
16A,16B,16N 分岐光導波路
17A,17B,17N p型電極(電界印加用電極)
18,18A,18B,18C,18D グランド電極
21 n−InP下部クラッド層
22 InGaAsPコア層
23 p−InP上部クラッド層
24 p+ −InGaAsキャップ層
30 光スイッチ素子
31 2×2MZI
32,32A,32B 光ゲート
33A,33B 出力光導波路
33A−1,33B−1 出力ポート
34,34A,34B 分岐光導波路
35,35A,35B 電界印加用電極
41A,41B 入力ポート
42 2×2光カプラ
43 2×2光カプラ
44A,44B アーム光導波路
50 1×8光スイッチ素子
51 1×8MZI光スイッチ部
52 EAゲートアレイ部52
53 入力ポート
54 出力ポート
101 1×N光スイッチ
102 N×1光スイッチ
103 入力ポート
104 出力ポート
201 p型電極
202 p+ −InGaAsキャップ層
203 p−InPクラッド層
204 i−InPクラッド層
205 i−MQW層
206 n−InP基板
207 n型電極
208 分離溝
I 光入力部
II 光スイッチ部
III 光出力部
IV 光吸収部
11 n−InP基板
12 入力光導波路
12a 入力ポート12a
13 1×2光カプラ
13A 1×N光カプラ
14,14A,14B,14N 光ゲート
15,15A,15B 出力光導波路
15A−1,15B−1 出力ポート
16A,16B,16N 分岐光導波路
17A,17B,17N p型電極(電界印加用電極)
18,18A,18B,18C,18D グランド電極
21 n−InP下部クラッド層
22 InGaAsPコア層
23 p−InP上部クラッド層
24 p+ −InGaAsキャップ層
30 光スイッチ素子
31 2×2MZI
32,32A,32B 光ゲート
33A,33B 出力光導波路
33A−1,33B−1 出力ポート
34,34A,34B 分岐光導波路
35,35A,35B 電界印加用電極
41A,41B 入力ポート
42 2×2光カプラ
43 2×2光カプラ
44A,44B アーム光導波路
50 1×8光スイッチ素子
51 1×8MZI光スイッチ部
52 EAゲートアレイ部52
53 入力ポート
54 出力ポート
101 1×N光スイッチ
102 N×1光スイッチ
103 入力ポート
104 出力ポート
201 p型電極
202 p+ −InGaAsキャップ層
203 p−InPクラッド層
204 i−InPクラッド層
205 i−MQW層
206 n−InP基板
207 n型電極
208 分離溝
I 光入力部
II 光スイッチ部
III 光出力部
IV 光吸収部
上記課題を解決する本発明は、
入力された光を2以上の整数N個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたN個の分岐光導波路と、N個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させるN個の光ゲートと、N個の前記光ゲートにそれぞれ接続されたN個の出力光導波路とが順に接続して構成されており、前記光カプラ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、N個またはN―1個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
入力された光を2以上の整数N個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたN個の分岐光導波路と、N個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させるN個の光ゲートと、N個の前記光ゲートにそれぞれ接続されたN個の出力光導波路とが順に接続して構成されており、前記光カプラ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、N個またはN―1個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
また本発明は、
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された2つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させる2つの光ゲートと、前記光ゲートにそれぞれ接続された2つの出力光導波路とが順に接続して構成されており、前記光スイッチ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち2つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された2つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられており当該電界印加用電極にマイナス電圧が印加されると伝搬してきた光を減衰し前記マイナス電圧の印加を止めると伝搬してきた光を透過させる2つの光ゲートと、前記光ゲートにそれぞれ接続された2つの出力光導波路とが順に接続して構成されており、前記光スイッチ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち2つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする。
このように接地電位に接続されているグランド電極36を設けているため、電界印加用電極35Aにマイナス電圧を印加して、この電圧が電気クロストークにより2×2光カプラ43に及ぶと、この電圧はグランド電極36を介して接地され、光ゲート32B側に及ぶことはない。同様に、電界印加用電極35Bにマイナス電圧を印加して、この電圧が電気クロストークにより2×2光カプラ43に及ぶと、この電圧はグランド電極36を介して接地され、光ゲート32AB側に及ぶことはない。
この結果、光ゲート32A,32Bの一方にマイナス電圧を印加し、他方を0Vにしてゲート制御をしても、光ゲート32A,32B間での電気クロストークを防止でき、光スイッチ30全体として、高い消光比によりスイッチングをすることができる。
この結果、光ゲート32A,32Bの一方にマイナス電圧を印加し、他方を0Vにしてゲート制御をしても、光ゲート32A,32B間での電気クロストークを防止でき、光スイッチ30全体として、高い消光比によりスイッチングをすることができる。
(第2の実施の形態の各変形例)
第2の実施形態では、2×2光カプラ43の上面にグランド電極36を形成したが、グランド電極36の形成位置はこれに限るものではない。
たとえば、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
また、分岐光導波路34Aの上面と分岐光導波路34Bの上面のうちの一方の上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
更に、2×2光カプラ43の上面と、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
第2の実施形態では、2×2光カプラ43の上面にグランド電極36を形成したが、グランド電極36の形成位置はこれに限るものではない。
たとえば、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
また、分岐光導波路34Aの上面と分岐光導波路34Bの上面のうちの一方の上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
更に、2×2光カプラ43の上面と、分岐光導波路34A,34Bの上面にグランド電極を形成し、このグランド電極を接地する構成を採用することもできる。
即ち、1段目の2×2MZI31の2つの出力ポートのそれぞれに対して、2段目の2×2MZI31の2つの入力ポートのうちの1つが接続され、同様に2段目の2×2MZI31の2つの出力ポートのそれぞれに対して、3段目の2×2MZI31の二つの入力ポートのうちの一つが接続されることにより、ツリー状の1×8MZI光スイッチ部51を構成している。
更に、3段目の2×2MZI31の出力ポートのそれぞれに光ゲート32を設けることにより、EAゲートアレイ部52を構成している。各光ゲート32には電界印加用電極35が備えられている。
光スイッチ部51とEAゲートアレイ部52は、物理的に分断されることなく連続して(途中に分離溝を有することなく)形成されている。なお53は1つの入力ポート、54は8つの出力ポートである。
更に、3段目の2×2MZI31の出力ポートのそれぞれに光ゲート32を設けることにより、EAゲートアレイ部52を構成している。各光ゲート32には電界印加用電極35が備えられている。
光スイッチ部51とEAゲートアレイ部52は、物理的に分断されることなく連続して(途中に分離溝を有することなく)形成されている。なお53は1つの入力ポート、54は8つの出力ポートである。
Claims (3)
- 入力された光を2以上の整数N個に分岐して出力する光カプラと、前記光カプラの出力側に接続されたN個の分岐光導波路と、N個の前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられたN個の光ゲートと、N個の前記光ゲートにそれぞれ接続されたN個の出力光導波路とが順に接続して構成されており、前記光カプラ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光カプラの上面と、N個またはN―1個の前記分岐光導波路の上面のうち、少なくとも一方の上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする光スイッチ素子。 - 入力された光をスイッチングして出力する光スイッチと、前記光スイッチの出力側に接続された2つの分岐光導波路と、前記分岐光導波路のそれぞれに接続されると共に上面に電界印加用電極が設けられた2つの光ゲートと、前記光ゲートにそれぞれ接続された2つの出力光導波路とが順に接続して構成されており、前記光スイッチ,前記分岐光導波路,前記光ゲート及び前記出力光導波路が、物理的に連続して形成されている光スイッチ素子において、
前記光スイッチのうち2つの前記分岐光導波路に接続されている部分の上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする光スイッチ素子。 - 請求項2において、
前記光スイッチは、入力側の光カプラと出力側の光カプラを2つのアーム光導波路で接続した構成を含むマッハツェンダー干渉計であり、
前記マッハツェンダー干渉計の前記出力側の光カプラの上面と、一方の前記分岐光導波路の上面と、他方の前記分岐光導波路の上面のうち、少なくとも1つの上面に、接地電位に接続されるグランド電極が設けられていることを特徴とする光スイッチ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014202766A JP5917645B2 (ja) | 2014-10-01 | 2014-10-01 | 光スイッチ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014202766A JP5917645B2 (ja) | 2014-10-01 | 2014-10-01 | 光スイッチ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016071273A true JP2016071273A (ja) | 2016-05-09 |
JP5917645B2 JP5917645B2 (ja) | 2016-05-18 |
Family
ID=55864700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014202766A Active JP5917645B2 (ja) | 2014-10-01 | 2014-10-01 | 光スイッチ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5917645B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017067986A (ja) * | 2015-09-30 | 2017-04-06 | 住友大阪セメント株式会社 | 光導波路素子 |
JP2018022089A (ja) * | 2016-08-05 | 2018-02-08 | 日本電信電話株式会社 | 光スイッチ素子 |
JP2019149464A (ja) * | 2018-02-27 | 2019-09-05 | 住友電気工業株式会社 | 半導体光集積デバイス |
WO2021075002A1 (ja) * | 2019-10-16 | 2021-04-22 | 日本電信電話株式会社 | 光スイッチ |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03149528A (ja) * | 1989-11-07 | 1991-06-26 | Furukawa Electric Co Ltd:The | 導波路型光スイッチ |
JP2013195617A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 光スイッチ装置およびその制御方法 |
JP2014179455A (ja) * | 2013-03-14 | 2014-09-25 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネルレーザアレイ光源 |
-
2014
- 2014-10-01 JP JP2014202766A patent/JP5917645B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03149528A (ja) * | 1989-11-07 | 1991-06-26 | Furukawa Electric Co Ltd:The | 導波路型光スイッチ |
JP2013195617A (ja) * | 2012-03-19 | 2013-09-30 | Fujitsu Ltd | 光スイッチ装置およびその制御方法 |
JP2014179455A (ja) * | 2013-03-14 | 2014-09-25 | Nippon Telegr & Teleph Corp <Ntt> | 多チャネルレーザアレイ光源 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017067986A (ja) * | 2015-09-30 | 2017-04-06 | 住友大阪セメント株式会社 | 光導波路素子 |
JP2018022089A (ja) * | 2016-08-05 | 2018-02-08 | 日本電信電話株式会社 | 光スイッチ素子 |
JP2019149464A (ja) * | 2018-02-27 | 2019-09-05 | 住友電気工業株式会社 | 半導体光集積デバイス |
JP7037958B2 (ja) | 2018-02-27 | 2022-03-17 | 住友電気工業株式会社 | 半導体光集積デバイス |
WO2021075002A1 (ja) * | 2019-10-16 | 2021-04-22 | 日本電信電話株式会社 | 光スイッチ |
JPWO2021075002A1 (ja) * | 2019-10-16 | 2021-04-22 | ||
JP7252494B2 (ja) | 2019-10-16 | 2023-04-05 | 日本電信電話株式会社 | 光スイッチ |
Also Published As
Publication number | Publication date |
---|---|
JP5917645B2 (ja) | 2016-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9448425B2 (en) | Optical waveguide element and optical modulator | |
JP5104598B2 (ja) | マッハツェンダ型光変調器 | |
JP6017380B2 (ja) | 1×n光スイッチ素子及びn×n光スイッチ素子 | |
JP5917645B2 (ja) | 光スイッチ素子 | |
EP1308772A2 (en) | A multimode interference (MMI) device | |
JP6348880B2 (ja) | 半導体マッハツェンダ光変調器 | |
JP6871114B2 (ja) | 半導体マッハツェンダ光変調器およびiq変調器 | |
JP6023028B2 (ja) | 光スイッチ素子 | |
JP6126181B2 (ja) | 光スイッチ | |
JP5945034B1 (ja) | 光スイッチ | |
JP7252494B2 (ja) | 光スイッチ | |
US11921397B2 (en) | Optical switch element | |
WO2019235392A1 (ja) | 光スイッチ装置 | |
JP2015212769A (ja) | 半導体マッハツェンダ光変調器 | |
WO2021075047A1 (ja) | 1×n光スイッチ | |
JP7356050B2 (ja) | 光スイッチ装置 | |
JP2018022089A (ja) | 光スイッチ素子 | |
JPH0659294A (ja) | 導波路形光スイッチ | |
WO2019176665A1 (ja) | 光変調器 | |
WO2020165986A1 (ja) | 半導体マッハツェンダ光変調器およびiq変調器 | |
JP2016114712A (ja) | 半導体マッハツェンダー光変調器 | |
JP5349781B2 (ja) | 光変調器とその製造方法 | |
US20200064556A1 (en) | NxN Optical Switch | |
JP4209357B2 (ja) | 半導体光変調器 | |
US6879740B2 (en) | Optical space switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5917645 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |