JP2016045284A5 - - Google Patents

Description

実施の形態１に係る表示装置の映像信号処理部の機能ブロック図である。 実施の形態１に係る表示装置の液晶パネル、ソースドライバＩＣおよび双方向メモリの関係を示す機能ブロック図である。 実施の形態１に係る表示装置のデータ書き込みおよびデータ読み出しのシーケンスを示す図である。 実施の形態２に係る表示装置の液晶パネル、ソースドライバＩＣおよび双方向メモリの関係を示す機能ブロック図である。 実施の形態２に係る表示装置のデータ書き込みおよびデータ読み出しのシーケンスを示す図である。 前提技術に係る表示装置のデータ書き込みおよびデータ読み出しのシーケンスを示す図である。

また、本実施の形態１における液晶表示装置の駆動方法は、書き込み制御部１が、複数の双方向メモリへ順にデータの書き込みを行うことを書き込み単位周期として、書き込みブランク期間を挟んで書き込み単位周期を繰り返す書き込み工程と、読み出し制御部２が、複数の双方向メモリからデータの読み出しを行うことを読み出し単位周期として、読み出しブランク期間を挟んで読み出し単位周期を繰り返す読み出し工程と、を備え、書き込み工程および読み出し工程において、複数の双方向メモリの少なくとも１つの双方向メモリにおいて、データの書き込みとデータの読み出しが同時に行われ、読み出し工程において、複数の双方向メモリのうち少なくとも２つの双方向メモリにおいて、同時にデータの読み出しが行われ、読み出し単位周期に前記読み出しブランク期間を加えた時間が、書き込み単位周期に書き込みブランク期間を加えた時間を上回らない。

図５に示すように、本実施の形態２においては、複数の双方向メモリうち、第４のメモリ１４において、データの書き込み中にデータの読み出しが行われる（図５中のオーバーラップ期間Ａ）。また、複数の双方向メモリのうち、第１、第２のメモリ１１，１２において、同時にデータの読み出しが行われる。また、第３、第４のメモリ１３，１４において、同時にデータの読み出しが行われる。また、第１、第２のメモリ１１，１２と、第３、第４のメモリ１３，１４とは、読み出し期間が一部重なっている。

Claims (7)

1. Ｎ個の複数のドライバＩＣと、
   データの書き込みとデータの読み出しを同時に行うことが可能なＮ個以上の複数の双方向メモリと、
   入力クロックを出力クロックに変換する位相同期回路と、
   前記入力クロックに同期して前記複数の双方向メモリにデータを書き込む書き込み制御部と、
   前記出力クロックに同期して前記複数の双方向メモリから前記データを読み出して前記複数のドライバＩＣに出力させる読み出し制御部と、
   を備え、
   前記出力クロックの周波数は前記入力クロックの周波数よりも小さくかつ前記入力クロックの周波数の１／Ｎ倍よりも大きい、
   表示装置。
2. 前記書き込み制御部は、前記複数の双方向メモリへ順に前記データの書き込みを行うことを書き込み単位周期として、書き込みブランク期間を挟んで前記書き込み単位周期を繰り返し、
   前記読み出し制御部は、前記複数の双方向メモリから前記データの読み出しを行うことを読み出し単位周期として、読み出しブランク期間を挟んで前記読み出し単位周期を繰り返し、
   前記複数の双方向メモリの少なくとも１つの双方向メモリにおいて、前記データの書き込みと前記データの読み出しが同時に行われ、
   前記複数の双方向メモリのうち少なくとも２つの双方向メモリにおいて、同時にデータの読み出しが行われ、
   前記読み出し単位周期に前記読み出しブランク期間を加えた時間が、前記書き込み単位周期に前記書き込みブランク期間を加えた時間を上回らない、
   請求項１に記載の表示装置。
3. 前記Ｎ個以上の複数の双方向メモリは、第１から第３の双方向メモリであり、
   前記書き込み制御部は、前記第１から第３の双方向メモリの順に書き込みを行い、
   前記第３の双方向メモリへの書き込みと前記第３の双方向メモリからの読み出しが同時に行われ、
   前記第１から第３の双方向メモリにおいて、読み出しが同時に行われる期間が存在する、
   請求項１または請求項２に記載の表示装置。
4. 前記Ｎ個以上の複数の双方向メモリは、第１から第４の双方向メモリであり、
   前記書き込み制御部は、前記第１から第４の双方向メモリの順に書き込みを行い、
   前記第４の双方向メモリへの書き込みと前記第４の双方向メモリからの読み出しが同時に行われ、
   前記第１から第４の双方向メモリにおいて、読み出しが同時に行われる期間が存在する、
   請求項１または請求項２に記載の表示装置。
5. 請求項１に記載の表示装置の駆動方法であって、
   前記書き込み制御部が、前記複数の双方向メモリへ順に前記データの書き込みを行うことを書き込み単位周期として、書き込みブランク期間を挟んで前記書き込み単位周期を繰り返す書き込み工程と、
   前記読み出し制御部が、前記複数の双方向メモリから前記データの読み出しを行うことを読み出し単位周期として、読み出しブランク期間を挟んで前記読み出し単位周期を繰り返す読み出し工程と、
   を備え、
   前記書き込み工程および前記読み出し工程において、前記複数の双方向メモリの少なくとも１つの双方向メモリにおいて、前記データの書き込みと前記データの読み出しが同時に行われ、
   前記読み出し工程において、前記複数の双方向メモリのうち少なくとも２つの双方向メモリにおいて、同時にデータの読み出しが行われ、
   前記読み出し単位周期に前記読み出しブランク期間を加えた時間が、前記書き込み単位周期に前記書き込みブランク期間を加えた時間を上回らない、
   表示装置の駆動方法。
6. 前記Ｎ個以上の複数の双方向メモリは、第１から第３の双方向メモリであり、
   前記書き込み工程において、前記書き込み制御部が、前記第１から第３の双方向メモリの順に書き込みを行い、
   前記書き込み工程および前記読み出し工程において、前記第３の双方向メモリへの書き込みと前記第３の双方向メモリからの読み出しが同時に行われ、
   前記読み出し工程において、前記第１から第３の双方向メモリにおいて、読み出しが同時に行われる期間が存在する、
   請求項５に記載の表示装置の駆動方法。
7. 前記Ｎ個以上の複数の双方向メモリは、第１から第４の双方向メモリであり、
   前記書き込み工程において、前記書き込み制御部が、前記第１から第４の双方向メモリの順に書き込みを行い、
   前記書き込み工程および前記読み出し工程において、前記第４の双方向メモリへの書き込みと前記第４の双方向メモリからの読み出しが同時に行われ、
   前記読み出し工程において、前記第１から第４の双方向メモリにおいて、読み出しが同時に行われる期間が存在する、
   請求項５に記載の表示装置の駆動方法。

Images