JP2016042497A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2016042497A
JP2016042497A JP2014164951A JP2014164951A JP2016042497A JP 2016042497 A JP2016042497 A JP 2016042497A JP 2014164951 A JP2014164951 A JP 2014164951A JP 2014164951 A JP2014164951 A JP 2014164951A JP 2016042497 A JP2016042497 A JP 2016042497A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
circumference
type column
pillar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014164951A
Other languages
English (en)
Other versions
JP6375176B2 (ja
Inventor
雄哉 安孫子
Yuya Abiko
雄哉 安孫子
昭雄 市村
Akio Ichimura
昭雄 市村
俊昭 五十嵐
Toshiaki Igarashi
俊昭 五十嵐
康裕 白井
Yasuhiro Shirai
康裕 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014164951A priority Critical patent/JP6375176B2/ja
Priority to TW104119302A priority patent/TWI659534B/zh
Priority to KR1020150113242A priority patent/KR20160020368A/ko
Priority to CN201520606029.4U priority patent/CN205081123U/zh
Priority to CN201510493423.6A priority patent/CN105374877B/zh
Priority to EP15180684.1A priority patent/EP2985791A1/en
Priority to US14/826,075 priority patent/US9530838B2/en
Publication of JP2016042497A publication Critical patent/JP2016042497A/ja
Application granted granted Critical
Publication of JP6375176B2 publication Critical patent/JP6375176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】半導体装置（縦型のパワーＭＯＳＦＥＴ）の特性を向上させる。【解決手段】半導体素子が形成されているセル領域ＣＲを囲む周辺領域ＰＥＲに、角部を有するスパイラル状のｐ型カラム領域ＰＣ３を設ける。半導体素子が形成されているセル領域ＣＲを囲む周辺領域ＰＥＲのエピタキシャル層に、セル領域ＣＲをスパイラル状に囲む溝であって、角部を構成する第１側面と第２側面とを有する溝を形成し、この溝をエピタキシャル層で埋め込む。このように、ｐ型カラム領域ＰＣ３（ｎ型カラム領域）をスパイラル状に配置することで、ホットスポットによる耐圧マージンの低下を回避することができる。また、ｐ型カラム領域ＰＣ３（ｎ型カラム領域）の連続性が維持されるため、外周部に向かって段階的に電界が緩和され耐圧が向上する。【選択図】図３

Description

本発明は、半導体装置および半導体装置の製造方法に関し、例えば、パワー半導体装置およびその製造方法に好適に利用できるものである。
パワー半導体装置である縦型パワーＭＯＳＦＥＴにおいて、耐圧を維持しつつオン抵抗を抑制するために、スーパージャンクション構造の採用が検討されている。
例えば、特許文献１には、セル領域および周辺領域に、スーパージャンクション構造を採用した半導体装置が開示されている。そして、上記周辺領域は、スパイラル領域を有している。
米国特許出願公開第２０１３／０２００４９９号明細書
本発明者は、スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴの研究開発に従事しており、その性能の向上について、鋭意検討している。その過程において、スーパージャンクション構造を採用した縦型パワーＭＯＳＦＥＴの性能を向上させるために、その構造や製造方法に関し、更なる改善の余地があることが判明した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置は、半導体素子が形成されているセル領域を、角部を有するスパイラル状のピラーで囲む。
本願において開示される一実施の形態に示される半導体装置の製造方法は、半導体素子が形成されているセル領域を囲む周辺領域の第１導電型の半導体層に、第１領域をスパイラル状に囲む溝であって、角部を構成する第１側面と第２側面とを有する溝を形成し、この溝を第２導電型の半導体で埋め込む工程を有する。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置によれば、半導体装置の特性を向上させることができる。
本願において開示される以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置（半導体チップ）の構成を模式的に示す平面図である。 実施の形態１の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置のｐ型カラム領域の構成を示す平面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図４に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図５に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す平面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図６に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図８に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す平面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図９に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図１１に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す平面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図１２に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図１４に続く製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す平面図である。 実施の形態１の半導体装置の製造工程を示す断面図であって、図１５に続く製造工程を示す断面図である。 （Ａ）および（Ｂ）は、比較例１および比較例２の半導体装置の構成を示す平面図である。 比較例３の半導体装置の構成を示す平面図である。 （Ａ）および（Ｂ）は、比較例３の半導体装置の構成を示す平面図である。 実施の形態１の半導体装置および比較例の耐圧と濃度の関係を示すグラフである。 周辺領域における中間領域からの距離と耐圧との関係を模式的に示すグラフである。 実施の形態２の応用例１の半導体装置の構成を示す平面図である。 （Ａ）および（Ｂ）は、実施の形態２の応用例２の半導体装置の構成を説明するための平面図である。 実施の形態２の応用例３の半導体装置の構成を示す平面図である。 （Ａ）は、実施の形態２の応用例４の半導体装置の構成を説明するための平面図であり、（Ｂ）は、実施の形態２の応用例４の半導体装置の耐圧と濃度の関係を示すグラフである。 実施の形態２の応用例５の半導体装置の構成を説明するための平面図である。 実施の形態２の応用例６の半導体装置の構成を説明するための平面図である。 実施の形態２の応用例６の半導体装置の構成を説明するための平面図である。 （Ａ）および（Ｂ）は、実施の形態２の応用例６の半導体装置の構成を説明するための断面図である。 実施の形態２の応用例６の半導体装置の構成を説明するための断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
［構造説明］
図１は、本実施の形態の半導体装置（半導体チップ）の構成を模式的に示す平面図である。図２は、本実施の形態の半導体装置の構成を示す断面図である。図２に示す断面は、例えば、図１のＡ−Ａ部と対応する。本実施の形態の半導体装置（半導体素子）は、縦型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。ＭＯＳＦＥＴは、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）と呼ばれることもある。図３は、本実施の形態の半導体装置のｐ型カラム領域の構成を示す平面図である。
図１に示すように、本実施の形態の半導体装置（半導体チップ）の上面からの平面視における形状は、矩形状である。そして、本実施の形態の半導体装置は、セル領域ＣＲと、中間領域ＴＲと、周辺領域（ターミネーション部、終端部ともいう）ＰＥＲとを有している。セル領域ＣＲは、略矩形の半導体装置の中央部に配置され、中間領域ＴＲは、セル領域ＣＲの外側を囲むように配置され、周辺領域ＰＥＲは、中間領域ＴＲを囲むように配置されている。以下、図２を参照しながら、各領域における半導体装置の構成を説明する。
（１）セル領域ＣＲの構造
図２に示すように、セル領域ＣＲには、パワーＭＯＳＦＥＴが形成されている。このパワーＭＯＳＦＥＴは、半導体基板１Ｓ上のエピタキシャル層ＥＰＳの主表面に形成されている。エピタキシャル層ＥＰＳは、複数のｐ型カラム領域（ｐ型ピラー、ピラーともいう）ＰＣ１と複数のｎ型カラム領域（ｎ型ピラー、ピラーともいう）ＮＣ１とから成る。ｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とはＸ方向に交互に配置されている。このようなｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造を、スーパージャンクション（Superjunction）構造と言う。図３に示すように、ｐ型カラム領域ＰＣ１の上面からの平面視における形状は、ライン状（Ｙ方向に長辺を有する矩形状）である。
例えば、ここでは、ｐ型カラム領域ＰＣ１の幅（Ｘ方向の寸法）、奥行き（Ｙ方向の寸法）および深さ（Ｚ方向の寸法）と、ｎ型カラム領域ＮＣ１の幅（Ｘ方向の寸法）、奥行き（Ｙ方向の寸法）および深さ（Ｚ方向の寸法）とがそれぞれ同じになるように設計されている。
ｎ型カラム領域ＮＣ１は、例えば柱形状をしており、リン（Ｐ）または砒素（Ａｓ）などのｎ型不純物が導入された半導体領域（エピタキシャル層）から構成されている。ｎ型カラム領域ＮＣ１のｎ型不純物濃度は、例えば３．０×１０１５／ｃｍ３である。ｎ型カラム領域ＮＣ１と半導体基板１Ｓによって、パワーＭＯＳＦＥＴのドレイン領域が構成されている。ｎ型カラム領域ＮＣ１は、２つのｐ型カラム領域ＰＣ１で挟まれている。複数のｎ型カラム領域ＮＣ１は、それぞれｐ型カラム領域ＰＣ１の幅（Ｘ方向の寸法）だけ離間して配置されている。
ｐ型カラム領域ＰＣ１は、例えば柱形状をしており、ボロン（Ｂ）などのｐ型不純物が導入された半導体領域から構成されている。ｐ型カラム領域ＰＣ１のｐ型不純物濃度は、例えば３．０×１０１５／ｃｍ３である。ｐ型カラム領域ＰＣ１は、２つのｎ型カラム領域ＮＣ１で挟まれている。複数のｐ型カラム領域ＰＣ１は、それぞれｎ型カラム領域ＮＣ１の幅（Ｘ方向の寸法）だけ離間して配置されている。
このようなｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造体（エピタキシャル層ＥＰＳ）の主表面にパワーＭＯＳＦＥＴが形成されている。
パワーＭＯＳＦＥＴは、ｎ型カラム領域ＮＣ１上にゲート絶縁膜ＧＯＸを介して配置されたゲート電極ＧＥを有する。ゲート絶縁膜ＧＯＸとしては、例えば、酸化シリコン膜を用いることができる。また、ゲート絶縁膜ＧＯＸとしては、酸化シリコン膜以外に、例えば、酸化シリコン膜よりも誘電率の高い高誘電率膜などを用いてもよい。また、ゲート電極ＧＥとしては、例えば、多結晶シリコン膜を用いることができる。
ゲート電極ＧＥの両側のｐ型カラム領域ＰＣ１の上部にはチャネル領域ＣＨが配置されている。このチャネル領域ＣＨに内包されるようにソース領域ＳＲが配置されている。チャネル領域ＣＨは、例えばボロン（Ｂ）などのｐ型不純物が導入された半導体領域から構成され、ソース領域ＳＲは、例えばリン（Ｐ）または砒素（Ａｓ）などのｎ型不純物が導入された半導体領域から構成されている。前述したように、ｎ型カラム領域ＮＣ１と半導体基板１Ｓによって、パワーＭＯＳＦＥＴのドレイン領域が構成されている。
パワーＭＯＳＦＥＴのゲート電極ＧＥに電位が印加された場合には、チャネル領域ＣＨに形成された反転層を介して、ソース領域ＳＲからドレイン領域（ｎ型カラム領域ＮＣ１、半導体基板１Ｓ）に、キャリア（電子）が流れる。言い換えれば、チャネル領域ＣＨに形成された反転層を介して、ドレイン領域（ｎ型カラム領域ＮＣ１、半導体基板１Ｓ）からソース領域ＳＲに、電流が流れる。
Ｙ方向に延在するゲート電極ＧＥ、その下方のｎ型カラム領域ＮＣ１、およびその両側のソース領域ＳＲを単位セルとし、これらが繰り返し配置されている。複数の単位セルが、並列に接続され、１つのパワーＭＯＳＦＥＴが形成されている。
また、ソース領域ＳＲの中央部分には、エピタキシャル層ＥＰＳの上面からチャネル領域ＣＨに達するボディコンタクト領域ＢＣが形成されている。このボディコンタクト領域ＢＣは、例えばボロン（Ｂ）などのｐ型不純物が導入された半導体領域から構成されている。このボディコンタクト領域ＢＣの不純物濃度は、チャネル領域ＣＨの不純物濃度よりも高くなっている。
ゲート電極ＧＥの上面および両側の側壁は、層間絶縁膜ＩＬにより覆われている。層間絶縁膜ＩＬとしては、例えば、酸化シリコン膜を用いることができる。ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲ上の層間絶縁膜ＩＬは除去されコンタクトホールが形成されている。このコンタクトホールおよび層間絶縁膜ＩＬ上には、ソース電極ＳＥが配置されている。ソース電極ＳＥとしては、例えば、チタンタングステン膜からなるバリア導体膜とその上部のアルミニウム膜からなる主導体膜との積層膜を用いることができる。
これにより、ソース電極ＳＥは、ソース領域ＳＲと電気的に接続されるとともに、ボディコンタクト領域ＢＣを介してチャネル領域ＣＨとも電気的に接続されることになる。このボディコンタクト領域ＢＣは、ソース電極ＳＥとのオーミック接触を確保する機能を有し、このボディコンタクト領域ＢＣが存在することにより、ソース領域ＳＲとチャネル領域ＣＨとは同電位で電気的に接続されることになる。
したがって、ソース領域ＳＲをエミッタ領域とし、チャネル領域ＣＨをベース領域とし、かつｎ型カラム領域ＮＣ１をコレクタ領域とする寄生ｎｐｎバイポーラトランジスタのオン動作を抑制することができる。すなわち、ソース領域ＳＲとチャネル領域ＣＨとが同電位で電気的に接続されているということは、寄生ｎｐｎバイポーラトランジスタのエミッタ領域とベース領域との間に電位差が生じていないこと意味し、これによって、寄生ｎｐｎバイポーラトランジスタのオン動作を抑制することができる。
ソース電極ＳＥ上には、ソース電極ＳＥを部分的に覆うように、表面保護膜ＰＡＳが配置されている。表面保護膜ＰＡＳとしては、例えば、酸化シリコン膜を用いることができる。ソース電極ＳＥの一部領域は、表面保護膜ＰＡＳから露出している。また、半導体基板１Ｓの裏面（エピタキシャル層ＥＰＳが形成された主面と反対側の面）には、金属膜からなるドレイン電極ＤＥが配置されている。
（２）中間領域ＴＲの構造
図２に示すように、中間領域ＴＲには、ゲート引き出し部ＧＰＵ、ゲート引き出し電極ＧＰＥ、ソース引き出し領域ＳＰＲおよびソース引き出し電極ＳＰＥが形成されている。
ゲート引き出し部ＧＰＵおよびゲート引き出し電極ＧＰＥは、半導体基板１Ｓ上のエピタキシャル層ＥＰＳ上に配置されている。ソース引き出し領域ＳＰＲは、エピタキシャル層ＥＰＳの上部に配置されている。
この中間領域ＴＲにおいても、ｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置されている。別の言い方をすれば、図３に示すように、ライン状のｐ型カラム領域ＰＣ１とライン状のｎ型カラム領域ＮＣ１とが交互に配置された矩形領域のうち、中央部のセル領域ＣＲの外周領域が中間領域ＴＲとなる。このため、中間領域ＴＲのＹ方向に延在する辺（図３の左右の辺）に沿っては、ライン状のｐ型カラム領域ＰＣ１とライン状のｎ型カラム領域ＮＣ１とが交互に配置されている。また、中間領域ＴＲのＸ方向に延在する辺（図３の上下の辺）に沿っては、セル領域ＣＲから延在するライン状のｐ型カラム領域ＰＣ１とライン状のｎ型カラム領域ＮＣ１のそれぞれの端部が交互に配置されることとなる。
このように、中間領域ＴＲにおけるｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造体（エピタキシャル層ＥＰＳ）は、セル領域ＣＲにおけるｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１とが周期的に配置された構造体（エピタキシャル層ＥＰＳ）と同様の構成である。
ゲート引き出し部ＧＰＵは、エピタキシャル層ＥＰＳにゲート絶縁膜ＧＯＸを介して配置されている。このゲート引き出し部ＧＰＵの下方にも、チャネル領域ＣＨが配置されている。そして、このゲート引き出し部ＧＰＵの上面および両側の側壁を覆うように層間絶縁膜ＩＬが配置されており、この層間絶縁膜ＩＬの一部にゲート引き出し部ＧＰＵの上面の一部を露出する開口部が形成されている。また、ゲート引き出し部ＧＰＵとしては、ゲート電極ＧＥと同様に、例えば、多結晶シリコン膜を用いることができる。
そして、開口部内を含む層間絶縁膜ＩＬ上に、ゲート引き出し電極ＧＰＥが配置されている。ゲート引き出し電極ＧＰＥとしては、ソース電極ＳＥと同様に、例えば、チタンタングステン膜からなるバリア導体膜とその上部のアルミニウム膜からなる主導体膜との積層膜を用いることができる。
ここで、ゲート引き出し部ＧＰＵは、複数のゲート電極ＧＥと電気的に接続されており、ゲート引き出し電極ＧＰＥに印加されたゲート電圧は、ゲート引き出し部ＧＰＵを介して、複数のゲート電極ＧＥのそれぞれに印加される。
エピタキシャル層ＥＰＳの上部には、セル領域ＣＲから延在するチャネル領域ＣＨが形成されている。このチャネル領域ＣＨに内包されるようにソース引き出し領域ＳＰＲが配置されている。ソース引き出し領域ＳＰＲは、ソース領域ＳＲと同様に、例えばリン（Ｐ）または砒素（Ａｓ）などのｎ型不純物が導入された半導体領域から構成されている。
上記チャネル領域ＣＨ上を覆うように、エピタキシャル層ＥＰＳの上面上に層間絶縁膜ＩＬが配置されており、この層間絶縁膜ＩＬには、ソース引き出し領域ＳＰＲを露出するように開口部が形成されている。
そして、開口部内を含む層間絶縁膜ＩＬ上に、ソース引き出し電極ＳＰＥが配置されている。ソース引き出し電極ＳＰＥとしては、ソース電極ＳＥと同様に、例えば、チタンタングステン膜からなるバリア導体膜とその上部のアルミニウム膜からなる主導体膜との積層膜を用いることができる。
中間領域ＴＲにおいても、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを部分的に覆うように、酸化シリコン膜からなる表面保護膜ＰＡＳが配置されており、ゲート引き出し電極ＧＰＥの一部領域およびソース引き出し電極ＳＰＥの一部領域は、表面保護膜ＰＡＳから露出している。
（３）周辺領域ＰＥＲの構造
図２に示すように、周辺領域ＰＥＲには、フィールドプレート電極（電極、ダミー電極とも言う）ＦＦＰが形成されている。
フィールドプレート電極ＦＦＰは、半導体基板１Ｓ上のエピタキシャル層ＥＰＳ上に配置されている。
この周辺領域ＰＥＲにおいても、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とが周期的に配置されている。但し、周辺領域ＰＥＲにおいては、スパイラル状のｐ型カラム領域ＰＣ３と、スパイラル状のｎ型カラム領域ＮＣ３とが配置されている。スパイラル状は、一筆書き状である。
即ち、図３に示すように、ｐ型カラム領域ＰＣ３は、中間領域ＴＲを区画する矩形状の領域の角部（起点、始点）Ｃａから中間領域ＴＲを囲むように、第１周目のｐ型カラムが配置され、この第１周目のｐ型カラムと連続して、第１周のｐ型カラムを囲むように、第２周のｐ型カラムが配置されている。さらに、この第２周のｐ型カラムと連続して、第２周のｐ型カラムを囲むように、第３周のｐ型カラムが配置されている。このように第ｎ−１周のｐ型カラムを囲むように、第ｎ周のｐ型カラムが配置され、中間領域ＴＲが、ｎ周のスパイラル状のｐ型カラムで囲まれることとなる。図３においては、第１周から第９周のｐ型カラムが示されている（ｎ＝９）。
第ｎ−１周のカラムと第ｎ周のｐ型カラムとの間隔は、一定であり、例えば、ｐ型カラム領域ＰＣ３間の間隔は、ｎ型カラム領域ＮＣ３の幅（Ｘ方向の寸法）と対応する。ｐ型カラム領域ＰＣ３のうち、第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間が、ｎ型カラム領域ＮＣ３となる。よって、ｎ型カラム領域ＮＣ３も、角部Ｃａと第２周のｐ型カラムとの間の点Ｃｂを起点として、第１周のｐ型カラムを囲むように、第１周のｐ型カラムに沿って、第１周のｎ型カラムが配置され、この第１周のｎ型カラムと連続して、第２周のｐ型カラムを囲むように、第２周のｐ型カラムに沿って、第２周のｎ型カラムが配置されている。さらに、この第２周のｎ型カラムと連続して、第３周のｐ型カラムを囲むように、第３周のｐ型カラムに沿って、第３周のｎ型カラムが配置されている。このように第ｎ周のｐ型カラムを囲むように、第ｎ周のｐ型カラムに沿って第ｎ周のｎ型カラムが配置される。図３においては、第１周から第８周のｎ型カラムが示されている（ｎ＝８）。
例えば、ここでは、ｐ型カラム領域ＰＣ３の幅および深さ（Ｚ方向の寸法）と、ｎ型カラム領域ＮＣ３の幅および深さ（Ｚ方向の寸法）とは、同じになるように設計されている。また、ｐ型カラム領域ＰＣ３の幅および深さ（Ｚ方向の寸法）と、ｎ型カラム領域ＮＣ３の幅および深さ（Ｚ方向の寸法）とは、ｐ型カラム領域ＰＣ１の幅（Ｘ方向の寸法）および深さ（Ｚ方向の寸法）と、ｎ型カラム領域ＮＣ１の幅（Ｘ方向の寸法）および深さ（Ｚ方向の寸法）と、それぞれ同じになるように設計されている。
ｎ型カラム領域ＮＣ３は、スパイラル状の柱形状をしており、リン（Ｐ）または砒素（Ａｓ）などのｎ型不純物が導入された半導体領域（エピタキシャル層）から構成されている。ｎ型カラム領域ＮＣ３のｎ型不純物濃度は、例えば３．０×１０１５／ｃｍ３である。
ｐ型カラム領域ＰＣ３は、スパイラル状の柱形状をしており、ボロン（Ｂ）などのｐ型不純物が導入された半導体領域から構成されている。ｐ型カラム領域ＰＣ１のｐ型不純物濃度は、例えば３．０×１０１５／ｃｍ３である。
このように、中間領域ＴＲを、スパイラル状のｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とで囲んだ構造体（エピタキシャル層ＥＰＳ）としても、Ｘ方向およびＹ方向においてｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とが交互に周期的に配置されることとなる。
このような、周辺領域ＰＥＲを、スパイラル状のｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とで囲んだ構造体（エピタキシャル層ＥＰＳ）上に、フィールドプレート電極ＦＦＰが形成されている（図２）。フィールドプレート電極ＦＦＰとしては、ゲート電極ＧＥと同様に、例えば、多結晶シリコン膜を用いることができる。フィールドプレート電極ＦＦＰ上は、層間絶縁膜ＩＬにより覆われている。層間絶縁膜ＩＬ上には、酸化シリコン膜からなる表面保護膜ＰＡＳが配置されている。このように、フィールドプレート電極ＦＦＰを設けることにより、電界集中を緩和し、耐圧を向上させることができる。
フィールドプレート電極ＦＦＰは、例えば、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３の境界の上方に配置され、ｐ型カラム領域ＰＣ１とｎ型カラム領域ＮＣ１と同様に、スパイラル状に配置される（図２８参照）。
上述したようなｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）とが周期的に配置された構造体（スーパージャンクション構造）の主表面に、パワーＭＯＳＦＥＴを配置することにより、高耐圧を確保しながら、オン抵抗を低減することができる。
例えば、スーパージャンクション構造を採用せず、ｎ型のエピタキシャル層の主表面にパワーＭＯＳＦＥＴを配置した場合は、エピタキシャル層の不純物濃度を低くし、エピタキシャル層に形成される空乏層を延ばすことにより、耐圧を確保する必要がある。
したがって、高耐圧を実現するためには、低不純物濃度のエピタキシャル層の厚さを厚くする必要がある。一方、低不純物濃度のエピタキシャル層を厚くすると、パワーＭＯＳＦＥＴのオン抵抗が高くなる。つまり、パワーＭＯＳＦＥＴにおいては、耐圧の向上とオン抵抗の低減とはトレードオフの関係にある。
これに対し、ｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）とが周期的に配置された構造体（スーパージャンクション構造）の主表面に、パワーＭＯＳＦＥＴを配置した場合には、ｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）との境界領域、即ち、縦方向（Ｚ方向）に延びるｐｎ接合から、横方向に空乏層が延びる。このため、スーパージャンクション構造のパワーＭＯＳＦＥＴでは、オン抵抗の低減のため、電流通路となるｎ型カラム領域ＮＣ１の不純物濃度を高くしても、縦方向（Ｚ方向）に延びるｐｎ接合から横方向に空乏層が広がるため、耐圧を確保することができる。
このように、ｐ型カラム領域（ＰＣ１）とｎ型カラム領域（ＮＣ１）とが周期的に配置された構造を採用することにより、高耐圧を確保しながら、オン抵抗を低減することができる。
また、セル領域ＣＲだけでなく、中間領域ＴＲおよび周辺領域ＰＥＲにおいても、ｐ型カラム領域（ＰＣ１、ＰＣ３）とｎ型カラム領域（ＮＣ１、ＮＣ３）とを周期的に配置することで、セル領域ＣＲを囲むように空乏層が広がるため、さらに、耐圧を向上させることができる。
そして、本実施の形態においては、周辺領域ＰＥＲのｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３をスパイラル状に配置したので、追って詳細に説明するように、電界集中を緩和し、耐圧を向上させることができる。
なお、セル領域ＣＲ、中間領域ＴＲおよび周辺領域ＰＥＲに形成される部材は上記のものに限られず、他の部材を配置してもよい。例えば、周辺領域ＰＥＲのｐ型カラム領域ＰＣ３の他、ガードリングなどを設けてもよい。
［製法説明］
次いで、図４〜図１７を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、本実施の形態の半導体装置の構成をより明確にする。図４〜図１７は、本実施の形態の半導体装置の製造工程を示す断面図または平面図である。本実施の形態の半導体装置は、いわゆる「トレンチフィル法」と呼ばれる方法を用いて製造される。本実施の形態の半導体装置において、セル領域ＣＲおよび中間領域ＴＲのｐｎ接合の耐圧は、例えば、６００Ｖ〜６５０Ｖ程度、周辺領域ＰＥＲのｐｎ接合の耐圧は、７００Ｖ〜７５０Ｖ程度である。
まず、図４に示すように、主面（表面、上面）上にｎ型半導体層からなるエピタキシャル層ＥＰＩを形成した半導体基板１Ｓを用意する。例えば半導体基板１Ｓは、リン（Ｐ）または砒素（Ａｓ）などのｎ型不純物を単結晶シリコンに導入することにより形成されている。また、エピタキシャル層ＥＰＩのｎ型不純物濃度は、例えば３．４×１０１５／ｃｍ３程度であり、エピタキシャル層ＥＰＩの厚さは、例えば４０μｍ〜５０μｍ程度である。
次いで、図５に示すように、エピタキシャル層ＥＰＩ上にフォトレジスト膜ＰＲを形成し、露光、現像する。これにより、エピタキシャル層ＥＰＩ上のｎ型カラム領域（ＮＣ１、ＮＣ３）の形成領域にフォトレジスト膜ＰＲが形成される。即ち、セル領域ＣＲおよび中間領域ＴＲには、ライン状のフォトレジスト膜ＰＲが形成され、周辺領域ＰＥＲには、スパイラル状のフォトレジスト膜ＰＲが形成される。別の言い方をすれば、ｐ型カラム領域（ＰＣ１、ＰＣ３）の形成領域のエピタキシャル層ＥＰＩが露出する。即ち、セル領域ＣＲおよび中間領域ＴＲにおいて、ライン状のエピタキシャル層ＥＰＩの露出部が形成され、周辺領域ＰＥＲには、スパイラル状のエピタキシャル層ＥＰＩの露出部が形成される。なお、セル領域ＣＲ（中間領域ＴＲを含む）と周辺領域ＰＥＲの露光（レチクルの転写）は、一度に行ってもよいが、領域毎に個別に行ってもよい。
次いで、フォトレジスト膜ＰＲをマスクとしてエピタキシャル層ＥＰＩをエッチングする。これにより、ｐ型カラム領域（ＰＣ１、ＰＣ３）の形成領域のエピタキシャル層ＥＰＩが除去され、溝（トレンチともいう、ＤＴ１、ＤＴ３）が形成される。次いで、図６に示すように、フォトレジスト膜ＰＲをアッシングなどにより除去する。このように、露光、現像により所望の形状に加工したフォトレジスト膜、または、ハードマスク膜などをマスクとして、エッチングを行うことにより、下層の膜を所望の形状に加工することをパターニングという。
ここで、図６および図７に示すように、セル領域ＣＲおよび中間領域ＴＲのエピタキシャル層ＥＰＩに形成された溝をＤＴ１と、周辺領域ＰＥＲのエピタキシャル層ＥＰＩに形成された溝をＤＴ３とする。溝ＤＴ１は、ライン状であり、溝ＤＴ３は、スパイラル状である（図７）。
例えば、溝ＤＴ１の幅（Ｘ方向の寸法）および深さ（Ｚ方向の寸法）は、それぞれ、２〜５μｍ、４０〜６０μｍ程度である。そして、溝ＤＴ１間に残存するエピタキシャル層ＥＰＩが、ライン状のｎ型カラム領域ＮＣ１となる。例えば、ｎ型カラム領域ＮＣ１の幅（Ｘ方向の寸法）および深さ（Ｚ方向の寸法）は、それぞれ、２〜５μｍ、４０〜６０μｍ程度である。
また、溝ＤＴ３の幅および深さ（Ｚ方向の寸法）は、それぞれ、２〜５μｍ、４０〜６０μｍ程度である。そして、溝ＤＴ３間に残存するエピタキシャル層ＥＰＩが、スパイラル状のｎ型カラム領域ＮＣ３となる。例えば、ｎ型カラム領域ＮＣ３の幅および深さ（Ｚ方向の寸法）は、それぞれ、２〜５μｍ、４０〜６０μｍ程度である。
次いで、図８に示すように、埋め込みエピタキシャル成長法により、溝ＤＴ１、ＤＴ３の内部およびエピタキシャル層ＥＰＩ上に、ｐ型のエピタキシャル層ＥＰを形成する。即ち、溝ＤＴ１、ＤＴ３の底面、側壁（側面）からエピタキシャル層ＥＰを成長させ、溝ＤＴ１、ＤＴ３の内部を埋め込む。この際、溝間に位置するエピタキシャル層ＥＰＩ上や、溝ＤＴ１、ＤＴ３が埋め込まれた後の上部にもエピタキシャル層ＥＰが成長する。ここで、溝ＤＴ３は、スパイラル状であるため、Ｘ方向に延在する側面とＹ方向に延在する側面との双方からエピタキシャル層ＥＰが成長するが、溝ＤＴ３は、角部を有するスパイラル状であるため、精度良くエピタキシャル層ＥＰを埋め込むことができる。詳細は、後述する（図１９、図２０参照）。
次いで、図９に示すように、溝ＤＴ１、ＤＴ３上部のエピタキシャル層ＥＰを、ＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法などを用いて除去することにより、溝ＤＴ１、ＤＴ３の内部にエピタキシャル層ＥＰを埋め込む。これにより、ライン状のｐ型カラム領域ＰＣ１と、スパイラル状のｐ型カラム領域ＰＣ３が形成される。また、別の言い方をすれば、複数のｐ型カラム領域ＰＣ１、ｐ型カラム領域ＰＣ３、複数のｎ型カラム領域ＮＣ１およびｎ型カラム領域ＮＣ３とから成るエピタキシャル層ＥＰＳが形成される。
以上の工程により、セル領域ＣＲおよび中間領域ＴＲにおいては、ライン状のｐ型カラム領域ＰＣ１とライン状のｎ型カラム領域ＮＣ１とがＸ方向に交互に周期的に配置された構造体が形成され、周辺領域ＰＥＲにおいては、中間領域ＴＲを囲むスパイラル状のｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３よりなる構造体が形成される（図１０）。
次いで、エピタキシャル層ＥＰＳの主表面に、パワーＭＯＳＦＥＴ、ゲート引き出し部ＧＰＵ、ゲート引き出し電極ＧＰＥ、ソース引き出し領域ＳＰＲ、ソース引き出し電極ＳＰＥおよびフィールドプレート電極ＦＦＰなどを形成する。
例えば、図１１に示すように、フォトリソグラフィ技術およびエッチング技術を用いて、チャネル領域ＣＨの形成領域に開口部を有するマスク膜を形成する。次いで、このマスク膜をマスクとして、不純物イオンを注入することにより、チャネル領域ＣＨを形成する。例えば、不純物イオンとして、ボロン（Ｂ）などのｐ型不純物イオンを注入する。これにより、チャネル領域ＣＨとなるｐ型半導体領域を形成することができる。
次いで、上記マスク膜を除去し、エピタキシャル層ＥＰＳ上にゲート絶縁膜ＧＯＸを形成し、さらに、このゲート絶縁膜ＧＯＸ上に導体膜ＰＦ１を形成する。例えば、エピタキシャル層ＥＰＳの表面を熱酸化することにより、ゲート絶縁膜ＧＯＸとして酸化シリコン膜を形成する。次いで、酸化シリコン膜上に、ＣＶＤ法などを用いて、多結晶シリコン膜を堆積する。ゲート絶縁膜ＧＯＸとしては、上記酸化シリコン膜に変えて、酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。また、ＣＶＤ法などによりゲート絶縁膜ＧＯＸを形成してもよい。
次いで、図１２に示すように、ｎ型カラム領域ＮＣ１上に、ゲート電極ＧＥを形成する。また、中間領域ＴＲに、ゲート引き出し部ＧＰＵを形成する。また、スパイラル状のｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３とのｐｎ接合上に、フィールドプレート電極ＦＦＰを形成する。例えば、導体膜ＰＦ１上に、ゲート電極ＧＥの形成領域、ゲート引き出し部ＧＰＵの形成領域およびフィールドプレート電極ＦＦＰの形成領域を覆うフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、導体膜ＰＦ１をエッチングする。これにより、ゲート電極ＧＥおよびフィールドプレート電極ＦＦＰを形成することができる。例えば、図１３に示すように、ゲート電極ＧＥは、ｎ型カラム領域ＮＣ１と同様にライン状に形成され、ゲート引き出し部ＧＰＵは、複数のゲート電極ＧＥと電気的に接続されるように形成される。また、フィールドプレート電極ＦＦＰは、スパイラル状に形成される。
次いで、図１４に示すように、ソース領域ＳＲおよびソース引き出し領域ＳＰＲを形成する。例えば、周辺領域ＰＥＲおよび中間領域ＴＲのソース引き出し領域ＳＰＲの形成領域以外の領域をフォトレジスト膜で覆い、このフォトレジスト膜およびセル領域ＣＲのゲート電極ＧＥをマスクとして、ｎ型不純物イオンを注入する。例えば、不純物イオンとして、リン（Ｐ）または砒素（Ａｓ）などのｎ型不純物イオンを注入する。これにより、セル領域ＣＲのゲート電極ＧＥ間にソース領域ＳＲとなるｎ型半導体領域を形成することができる。また、中間領域ＴＲにソース引き出し領域ＳＰＲとなるｎ型半導体領域を形成することができる。セル領域ＣＲに形成された複数のソース領域ＳＲは、中間領域ＴＲに形成されたソース引き出し領域ＳＰＲと電気的に接続されている。
次いで、ゲート電極ＧＥ、ゲート引き出し部ＧＰＵおよびフィールドプレート電極ＦＦＰを覆う層間絶縁膜ＩＬを形成する。例えば、ゲート電極ＧＥ等の上に、ＣＶＤ法により、酸化シリコン膜を堆積する。次いで、層間絶縁膜ＩＬ上に、ボディコンタクト領域ＢＣの形成領域、ゲート引き出し部ＧＰＵ上およびソース引き出し領域ＳＰＲ上に開口部を有するフォトレジスト膜を形成する。次いで、このフォトレジスト膜をマスクとして、セル領域ＣＲの隣り合うゲート電極ＧＥ間に位置するソース領域ＳＲ上の層間絶縁膜ＩＬをエッチングすることにより、開口部を形成する。この際、開口部の底部がエピタキシャル層ＥＰＳの表面より低くなるようにオーバーエッチングを行う。これにより、開口部の底部の側壁からソース領域ＳＲが露出する。また、中間領域ＴＲのゲート引き出し部ＧＰＵ上およびソース引き出し領域ＳＰＲの層間絶縁膜ＩＬをエッチングすることにより、開口部を形成する。
次いで、中間領域ＴＲおよび周辺領域ＰＥＲを覆うフォトレジスト膜を形成し、このフォトレジスト膜および層間絶縁膜ＩＬをマスクとして不純物イオンを注入することによりボディコンタクト領域ＢＣを形成する。例えば、不純物イオンとして、ボロン（Ｂ）などのｐ型不純物イオンを注入する。これにより、ボディコンタクト領域ＢＣとなるｐ型半導体領域を形成することができる。ボディコンタクト領域ＢＣは、ソース領域ＳＲの中央部に位置し、その底部はチャネル領域ＣＨに達している。そして、ボディコンタクト領域ＢＣの不純物濃度は、チャネル領域ＣＨの不純物濃度よりも高い。
次いで、図１５に示すように、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを形成する。例えば、ボディコンタクト領域ＢＣ、ゲート引き出し部ＧＰＵおよびソース引き出し領域ＳＰＲ上を含む層間絶縁膜ＩＬ上に金属膜を形成する。例えば、チタンタングステン膜とその上部のアルミニウム膜との積層膜をスパッタリング法などにより形成する。次いで、金属膜をパターニングすることにより、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを形成する。セル領域ＣＲのソース電極ＳＥは、ソース領域ＳＲとボディコンタクト領域ＢＣとに電気的に接続される。中間領域ＴＲのゲート引き出し電極ＧＰＥは、ゲート引き出し部ＧＰＵと電気的に接続される。また、中間領域ＴＲのソース引き出し電極ＳＰＥは、ソース引き出し領域ＳＰＲと電気的に接続される。
次いで、図１６および図１７に示すように、ソース電極ＳＥ、ゲート引き出し電極ＧＰＥおよびソース引き出し電極ＳＰＥを覆うように表面保護膜ＰＡＳを形成する。そして、表面保護膜ＰＡＳをパターニングすることにより、ソース電極ＳＥの一部領域と、ゲート引き出し電極ＧＰＥの一部領域と、ソース引き出し電極ＳＰＥの一部領域とを露出させる。この露出部が、外部接続領域（例えば、ゲートパッド、ソースパッド）となる。
次いで、半導体基板１Ｓの主面と反対側の裏面から半導体基板１Ｓを研削して、半導体基板１Ｓを薄膜化した後、半導体基板１Ｓの裏面に、ドレイン電極ＤＥを形成する（図１７参照）。例えば、半導体基板１Ｓの裏面側を上面とし、金属膜をスパッタリング法または蒸着法により形成する。これにより、金属膜よりなるドレイン電極ＤＥを形成することができる。
以上の工程により、本実施の形態の半導体装置を形成することができる。
本実施の形態のように、トレンチフィル法を用いて、ｐ型カラム領域（ＰＣ１、ＰＣ３）およびｎ型カラム領域（ＮＣ１、ＮＣ３）を形成した場合には、ｐ型カラム領域（ＰＣ１、ＰＣ３）とｎ型カラム領域（ＮＣ１、ＮＣ３）の間隔を狭くすることができ、オン抵抗を低減し、耐圧を確保することができる。
即ち、オン抵抗を低減するためには、電流通路であるｎ型カラム領域のｎ型不純物濃度を高くすることが望ましい。しかしながら、ｎ型カラム領域のｎ型不純物濃度を高くすると、ｎ型カラム領域への空乏層の延びが小さくなる。このため、ｎ型カラム領域全体を空乏化させるためには、ｎ型カラム領域の幅を狭くする必要がある。トレンチフィル法によれば、ｐ型カラム領域（ＰＣ１、ＰＣ３）およびｎ型カラム領域（ＮＣ１、ＮＣ３）の微細化に容易に対応することができる。特に、アスペクト比が１２以上の微細な溝が繰り返し形成されるような場合でも、精度良く、溝を埋め込むことができ、ｎ型またはｐ型のカラム領域を形成することができる。アスペクト比とは、溝の深さ／幅である。
一方、ｎ型またはｐ型のカラム領域を形成する方法として、マルチエピタキシャル法がある。この方法では、エピタキシャル成長法によるｎ型層の形成と、イオン注入法によるｐ型層の形成を繰り返し、多層のｎ型層よりなるｎ型カラム領域と、多層のｐ型層よりなるｐ型カラム領域を形成する。この場合、イオン注入した不純物イオンが横方向に拡散するため、ｐ型カラム領域とｎ型カラム領域との間隔を狭く均一にすることは困難である。特に、ｐ型カラム領域のアスペクト比が大きい場合には、深い位置での横方向の拡散が大きくなるため、ｐ型カラム領域とｎ型カラム領域との間隔を狭く均一にすることはますます困難となる。
このように、「トレンチフィル法」によれば、「マルチエピタキシャル法」と比較し、ｐ型カラム領域とｎ型カラム領域との間隔をより狭くする（例えば、ｐ型のカラム領域のアスペクト比を１２以上とする）ことができる。これにより、オン抵抗を低減し、耐圧を向上させることができる。また、「トレンチフィル法」によれば、「マルチエピタキシャル法」よりスループットの点でも有利である。
以上、構造説明および製法説明を通じて詳細に説明した本実施の形態の半導体装置によれば、周辺領域ＰＥＲのｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３をスパイラル状に配置したので、電界集中を緩和し、耐圧を向上させることができる。
図１８（Ａ）および（Ｂ）は、比較例１および比較例２の半導体装置の構成を示す平面図である。
図１８（Ａ）に示す比較例１では、周辺領域ＰＥＲにおいて、ｐ型カラム領域ＰＣ３およびｎ型カラム領域（ＮＣ３）が、Ｘ方向に延在するライン状またはＹ方向に延在するライン状に配置されている。ｐ型カラム領域ＰＣ３間がｎ型カラム領域（ＮＣ３）となる。
このようなｐ型カラム領域ＰＣ３のレイアウトによれば、Ｘ方向に延在するライン状のｐ型カラム領域ＰＣ３とＹ方向に延在するライン状のｐ型カラム領域ＰＣ３との近接箇所（コーナー部、繋ぎ目）が生じる。このような、箇所には電界が集中し易く、ホットスポットとなりやすいことが確認されている。これは、上記箇所においては、ｐｎ接合から、横方向に延びる空乏層が不均一となり易いためと考えられる。特に、設計の段階での不整合や、製造ばらつきによる寸法変動が生じた場合、ｐ型カラム領域ＰＣ３間がより広くなり、耐圧マージンの低下を引き起こす可能性がある。
図１８（Ｂ）に示す比較例２では、周辺領域ＰＥＲにおいて、中間領域ＴＲを囲むｐ型カラム領域ＰＣ３が多重に形成されている。ｐ型カラム領域ＰＣ３間がｎ型カラム領域（ＮＣ３）となる。このようなｐ型カラム領域ＰＣ３のレイアウトによれば、ｐ型カラム領域ＰＣ３の近接箇所（コーナー部、繋ぎ目）を接続した形状となるため、ホットスポットによる耐圧マージンの低下を回避することができる。しかしながら、中間領域ＴＲを個別のｐ型カラム領域ＰＣ３で囲み、各周のｐ型カラムが閉じている（ｎ型カラムも同様）ため、各周のカラムの電位差が大きくなる傾向にあり（図２２参照）、局所的に高電位が印加された場合には、例えば、設計値より低い値でブレークダウンが生じるなど、耐圧マージンが低下する恐れがある。
また、図１９に示すように、中間領域ＴＲを囲むｐ型カラム領域ＰＣ３において、その角部をラウンド化して配置することも可能である。図１９および図２０は、比較例３の半導体装置の構成を示す平面図である。
図１９に示すように、ｐ型カラム領域ＰＣ３の角部をラウンド化した場合、ラウンド化した箇所において、エピタキシャル層ＥＰの埋め込み不良が生じ易くなる。即ち、溝ＤＴ３は、Ｘ方向に延在する側面と、Ｙ方向に延在する側面とを有する。図２０に示すように、この側面は、（１００）面または（１１０）面である。例えば、図２０（Ａ）に示すように、（１００）面が露出した側面で構成される角部をラウンド化した場合、ラウンド化した箇所においては、（１１０）面が露出する。また、図２０（Ｂ）に示すように、（１１０）面が露出した側面で構成される角部をラウンド化した場合、ラウンド化した箇所においては、（１００）面が露出する。このように、異なる面方位を有する側面からエピタキシャル成長法（結晶成長法）によりエピタキシャル層ＥＰを成長させた場合、面方位により成長速度が異なる。このため、ラウンド化した箇所において、成長速度が小さくなる場合には、埋め込み不良が生じ、逆に、成長速度が大きくなる場合には、成長面と溝ＤＴ３の側壁との接合部において、転位などの欠陥が生じる。
これに対し、本実施の形態においては、溝ＤＴ３を、角部を有するスパイラル状とし（図７参照）、Ｘ方向に延在する側面と、Ｙ方向に延在する側面とを、例えば（１００）面または（１１０）面で構成したので、エピタキシャル層ＥＰの埋め込み特性を向上させることができる。言い換えれば、Ｘ方向に延在する側面および、Ｙ方向に延在する側面は、（１００）面または（１１０）面と対応するため、エピタキシャル層ＥＰの埋め込み特性を向上させることができる。
ここで、（１００）面または（１１０）面と対応する側面とは、（１００）面または（１１０）面となるよう描かれたレチクルのパターンを用いて形成された側面をいう。この場合、レチクルのパターンに対応して、Ｘ方向に延在する側面およびＹ方向に延在する側面は、（１００）面または（１１０）面となる。但し、現実には、エッチングずれなどに起因し、エッチング後の溝ＤＴ３の側面は、略（１００）面または略（１１０）面で構成され得る。言い換えれば、（１００）面または（１１０）面以外の面を含む場合もある。本実施の形態は、このような、（１００）面または（１１０）面以外の面を含む場合を除外するものではない。
図２１は、本実施の形態の半導体装置および比較例の耐圧と濃度の関係を示すグラフである。横軸は、ｐ型カラム領域の濃度（Ｐｅｐｉ濃度）を示し、縦軸は、耐圧（ＢＶＤＳＳ、ｐｎ接合の耐圧）を示す。３．４Ｅ＋１５は、３．４×１０１５を示す。
図２１に示すグラフのうち、（ａ）は、比較例１の半導体装置（図１８（Ａ）参照）、（ｂ）は、本実施の形態の半導体装置（図２、図３参照）、（ｃ）は、比較例２の半導体装置（図１８（Ｂ）参照）、（ｄ）は、本実施の形態の半導体装置であって、フィールドプレート電極を形成していない半導体装置の場合を示す。
（ａ）〜（ｄ）のグラフについて、耐圧のピーク（最高値）は、グラフ（ａ）では、６６０Ｖ、グラフ（ｂ）では、６８０Ｖ、グラフ（ｃ）では、６７０Ｖ程度であった。このように、本実施の形態においては、比較例１、２の場合より、耐圧が向上していることが確認できた。特に、低濃度側での耐圧が向上している。
また、グラフ（ｂ）は、グラフ（ａ）やグラフ（ｃ）と比較し、ピーク近傍の曲率が小さい。即ち、耐圧の低下度合いが小さい。これは、ｐ型カラム領域の濃度が製造ばらつきなどにより変化した場合においても、広い濃度領域で高耐圧を維持できることを示している。例えば、グラフ（ａ）では、耐圧６００Ｖに対し、０．６×１０１５ｃｍ−３程度の濃度マージンしか有さないのに対し、グラフ（ｂ）では、０．９×１０１５ｃｍ−３程度の濃度マージンを有する。
また、グラフ（ｂ）とグラフ（ｃ）の比較から、ｐ型カラム領域について、“複数の環状構造”とするより、“スパイラル構造”とする方が、より特性が良好であることがわかる。即ち、グラフ（ｂ）は、グラフ（ｃ）と比較しても、耐圧のピーク（最高値）が向上し、また、ピーク近傍の曲率が小さくなっている。
これは、ｐ型カラム領域ＰＣ３（ｎ型カラム領域ＮＣ３）をスパイラル状に配置とすることで、ｐ型カラム領域ＰＣ３（ｎ型カラム領域ＮＣ３）の連続性が維持されるため、外周部に向かって段階的に電界が緩和され、より耐圧が向上したものと考察される。図２２は、周辺領域ＰＥＲにおける中間領域ＴＲ側からの距離Ｄと、耐圧ＢＶｄsとの関係を模式的に示すグラフである。ｐ型カラム領域ＰＣ３をスパイラル状に配置した本実施の形態の場合には、実線で示すように直線的なグラフになると考察されるのに対し、複数の環状のｐ型カラム領域を配置した比較例２の場合には、環状のｐ型カラム領域毎に電位差が生じ、破線で示すような階段状のグラフになると考察される。このように、スパイラル状にｐ型カラム領域ＰＣ３を配置することで、外周部に向かって段階的に電界が緩和され、より耐圧が向上する。
また、ｐ型カラム領域について、“複数の環状構造”とするより、“スパイラル構造”とする方が、エピタキシャル層ＥＰの埋め込み時の内部応力を緩和することができる。例えば、“複数の環状構造”の溝をエピタキシャル層ＥＰにより埋め込む場合、角部において成長層がぶつかり、層中の応力が高くなる恐れがある。これに対し、“スパイラル構造”の溝をエピタキシャル層ＥＰにより埋め込む場合は、溝が連続的に繋がっているため、言い換えれば、溝が閉塞していないため、層中の応力が緩和される。よって、“複数の環状構造”とするより、“スパイラル構造”とする方が、エピタキシャル層ＥＰの埋め込み特性を向上させることができる。
また、グラフ（ｂ）とグラフ（ｄ）の比較から、フィールドプレート電極を有していない場合には、耐圧が低下することがわかる。前述したように、フィールドプレート電極は、電界緩和の役割を果たすものであるため、電界緩和により、耐圧が向上することがわかる。また、濃度マージンが向上することがわかる。この点からも、上記考察の正当性が支持される。なお、グラフ（ｄ）以外の、グラフ（ａ）〜（ｃ）については、いずれもフィールドプレート電極を有している場合のデータである。
このように、本実施の形態においては、周辺領域ＰＥＲのｐ型カラム領域とｎ型カラム領域をスパイラル状に配置したので、電界集中を緩和し、耐圧を向上させることができる。また、濃度マージンを向上させることができる。
（実施の形態２）
本実施の形態においては、様々な応用例について説明する。なお、実施の形態１等と同様の部位には同一または関連する符号を付し、その繰り返しの説明は省略する。
（応用例１）
実施の形態１（図３）においては、セル領域ＣＲおよび中間領域ＴＲに、ライン状のｐ型カラム領域ＰＣ１を配置し、周辺領域ＰＥＲに、スパイラル状のｐ型カラム領域ＰＣ３を配置したが、中間領域ＴＲのｐ型カラム領域をスパイラル状としてもよい。
図２３は、本実施の形態の応用例１の半導体装置の構成を示す平面図である。中間領域ＴＲのｐ型カラム領域およびｎ型カラム領域の構成以外は、実施の形態１と同様である。
図２３に示すように、本応用例においては、セル領域ＣＲに、ライン状のｐ型カラム領域ＰＣ１とライン状のｎ型カラム領域ＮＣ１とが交互に配置されている。そして、中間領域ＴＲおよび周辺領域ＰＥＲにおいては、スパイラル状のｐ型カラム領域ＰＣ３と、スパイラル状のｎ型カラム領域ＮＣ３とが配置されている。
具体的には、図２３に示すように、中間領域ＴＲにおいて、セル領域ＣＲを区画する矩形状の領域の角部からセル領域ＣＲを囲むように、第１周目のｐ型カラムが配置され、この第１周目のｐ型カラムと連続して、第１周のｐ型カラムを囲むように、第２周のｐ型カラムが配置されている。このように、図２３においては、中間領域ＴＲに、第１周および第２周のｐ型カラムが配置されている。
そして、周辺領域ＰＥＲにおいては、上記第２周のｐ型カラムと連続して、第２周のｐ型カラムを囲むように、第３周のｐ型カラムが配置され、この第３周目のｐ型カラムと連続して、第３周のｐ型カラムを囲むように、第４周のｐ型カラムが配置されている。このように、図２３においては、周辺領域ＰＥＲに、第３周から第１１周のｐ型カラムが配置されている。なお、ｐ型カラム領域ＰＣ３間がｎ型カラム領域（ＮＣ３）となる。
また、本応用例の半導体装置は、溝（ＤＴ３）を形成する際に用いるレチクルのパターンを、上記ｐ型カラム領域ＰＣ１およびｐ型カラム領域ＰＣ３の形状と対応するように変更し、実施の形態１と同様の工程で形成することができる。
このように、中間領域ＴＲに、スパイラル状のｐ型カラム領域ＰＣ３（ｎ型カラム領域ＮＣ３）を配置しても、実施の形態１と同様の効果を奏することができる。
（応用例２）
実施の形態１（図３）においては、中間領域ＴＲを区画する矩形状の領域の角部（Ｃａ）を起点として、ここから中間領域ＴＲを囲むように、第１周目のｐ型カラムを配置したが、起点を変更してもよい。本応用例において、スパイラル状のｐ型カラム領域ＰＣ３の起点Ｓ以外は、実施の形態１と同様である。
図２４は、本実施の形態の応用例２の半導体装置の構成を説明するための平面図である。図２４（Ａ）では、実施の形態１と同様に、角部を起点としている。具体的には、セル領域ＣＲを区画する矩形状の領域の角部を起点Ｓとして、ここからセル領域ＣＲを囲むように、第１周目のｐ型カラムを配置している。なお、中間領域ＴＲは、セル領域ＣＲの一部としてもよいし、また、周辺領域ＰＥＲの一部としてもよいため、ここではその表示を省略してある（図２５〜図２９についても同じ）。
これに対し、図２４（Ｂ）では、角部を起点とせず、起点Ｓを、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２４（Ｂ）中の上の辺）の途中の位置と対応するように配置している。別の言い方をすれば、起点Ｓを、セル領域ＣＲの最外部のｐ型カラム領域ＰＣ１の途中の位置と対応するように配置している。
このように、セル領域ＣＲの角部から起点Ｓをずらす（遠ざける）ことにより、ホットスポットが生じる箇所や破壊箇所を、より影響の少ない箇所に誘導することができる。
角部においては、直線部と比較して、ｐｎ接合から横方向に延びる空乏層が不均一となり易い。このため、直線部より角部の方が、耐圧が低いと考えられる。また、角部においては、現実にホットスポットや破壊が生じた場合に、致命的な不良となり易いと考えられる。
このため、スパイラル状のｐ型カラム領域ＰＣ３の起点Ｓをセル領域ＣＲの角部からずらす（遠ざける）ことにより、想定外の過電圧が印加されたような場合でも、降伏時の破壊箇所をより安定的な箇所に誘導することができ、致命的な不良の発生を低減することができる。もちろん、本応用例においても、実施の形態１と同様の効果を奏することができる。
なお、本応用例の半導体装置は、溝（ＤＴ３）を形成する際に用いるレチクルのパターンを、上記ｐ型カラム領域ＰＣ３の形状と対応するように変更し、実施の形態１と同様の工程で形成することができる。
また、本実施の形態においては、矩形状のセル領域ＣＲのＹ方向に延在する第１辺（図２４（Ｂ）中の上の辺）の途中の位置を起点Ｓとしたが、第２辺以降の辺の途中の位置を起点としてもよい。
（応用例３）
応用例２（図２４）においては、ｐ型カラム領域ＰＣ３の起点Ｓをセル領域ＣＲの角部からずらしたが、起点Ｓをずらすことにより形成された領域に、ダミーｐ型カラム領域ＤＣを形成してもよい。本応用例において、ダミーｐ型カラム領域ＤＣ以外は、応用例２と同様である。
図２５は、本実施の形態の応用例３の半導体装置の構成を示す平面図である。図２５に示すように、本応用例においても、応用例２の場合と同様に、周辺領域において、セル領域ＣＲを区画する矩形状の領域の角部からずれた位置を起点Ｓとして、セル領域ＣＲを囲むように、第１周目のｐ型カラムが配置され、この第１周目のｐ型カラムと連続して、第１周のｐ型カラムを囲むように、第２周のｐ型カラムが配置されている。この場合、第１周目のｐ型カラムの第１辺は、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２５中の上の辺）の途中からＹ方向に延在する。また、第１周目のｐ型カラムの第２辺は、矩形状のセル領域ＣＲのＸ方向に延在する辺（図２５中の右の辺）に沿って延在する。また、第１周目のｐ型カラムの第３辺は、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２５中の下の辺）に沿って延在する。また、第１周目のｐ型カラムの第４辺は、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２５中の左の辺）に沿って延在する。よって、第１周目のｐ型カラムの第１辺は、第３辺より短い。
そして、本応用例においては、矩形状のセル領域ＣＲの角部から、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２４（Ａ）中の上の辺）の途中に位置するｐ型カラム領域ＰＣ３の起点Ｓまでの間に、ダミーｐ型カラム領域ＤＣが設けられている。
このように、ダミーｐ型カラム領域ＤＣを設けることで、ダミーｐ型カラム領域ＤＣによって形成されるｐｎ接合からも横方向に空乏層が延びる。これにより、ダミーｐ型カラム領域ＤＣの近傍における耐圧を向上させることができる。もちろん、本応用例においても、実施の形態１と同様の効果を奏することができる。
なお、本応用例の半導体装置は、溝（ＤＴ３）を形成する際に用いるレチクルのパターンを、上記ｐ型カラム領域ＰＣ３の形状と対応するように変更し、実施の形態１と同様の工程で形成することができる。
（応用例４）
実施の形態１（図３）においては、周辺領域ＰＥＲのｐ型カラム領域ＰＣ３をスパイラル状とし、第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間隔を均一としたが、第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間を変更してもよい。本応用例において、ｐ型カラム領域ＰＣ３の第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間隔以外は、実施の形態１と同様である。
図２６（Ａ）は、本実施の形態の応用例４の半導体装置の構成を説明するための平面図である。図２６（Ｂ）は、本実施の形態の応用例４の半導体装置の耐圧と濃度の関係を示すグラフである。横軸は、ｐ型カラム領域の濃度（Ｐｅｐｉ濃度）を示し、縦軸は、耐圧（ＢＶＤＳＳ、ｐｎ接合の耐圧）を示す。
図２６（Ａ）に示すｐ型カラム領域ＰＣ３はスパイラル状であるが、第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間隔（ａ、ｅ、ｉ）が異なっている。ここでは、ａ＜ｅ＜ｉの関係にある。
具体的には、ｐ型カラム領域ＰＣ３は、セル領域ＣＲを区画する矩形状の領域の角部（起点）からセル領域ＣＲを囲むように、第１周目のｐ型カラムが配置され、この第１周目のｐ型カラムと連続して、第１周のｐ型カラムを囲むように、第２周のｐ型カラムが配置されている。そして、第１周のｐ型カラムと第２周のｐ型カラムとの間隔は、ａであり、均一となっている。なお、図２６（Ａ）において、ａ＝ｂ＝ｃ＝ｄの関係がある。
さらに、上記第２周のｐ型カラムと連続して、第２周のｐ型カラムを囲むように、第３周のｐ型カラムが配置されている。そして、第２周のｐ型カラムと第３周のｐ型カラムとの間隔は、ｅであり、均一となっている。なお、図２６（Ａ）において、ｅ＝ｆ＝ｇ＝ｈの関係がある。
さらに、上記第３周のｐ型カラムと連続して、第３周のｐ型カラムを囲むように、第４周のｐ型カラムが配置されている。そして、第３周のｐ型カラムと第４周のｐ型カラムとの間隔は、ｉであり、均一となっている。なお、図２６（Ａ）において、ｉ＝ｊ＝ｋ＝ｌの関係がある。
このように第１周〜第ｎ周までのｐ型カラムについて、カラムの周回毎にカラム間の間隔が大きくなるように配置してもよい。
このように、第１周〜第ｎ周までのｐ型カラム間隔（ピッチ）を可変化することで、周辺領域ＰＥＲの位置毎に耐圧をバランスよく調整することができる。また、セル領域ＣＲと周辺領域ＰＥＲの耐圧をバランスよく調整することができる。例えば、セル領域ＣＲの内部や、セル領域ＣＲに近い周辺領域ＰＥＲの内側においては、ｐ型カラム間を小さくし、セル領域ＣＲから離れるにしたがってｐ型カラム間を大きくすることで、耐圧をバランスよく調整することができる。
なお、本応用例では、第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間隔（ａ、ｅ、ｉ）について、ａ＜ｅ＜ｉの場合について説明したが、例えば、ａ＝ｅ＜ｉとしたり、ａ＞ｅ＞ｉとしたりしてもよい。
また、もちろん、本応用例においても、実施の形態１と同様の効果を奏することができる。
また、本応用例の半導体装置は、溝（ＤＴ３）を形成する際に用いるレチクルのパターンを、上記ｐ型カラム領域の形状と対応するように変更し、実施の形態１と同様の工程で形成することができる。
図２６（Ｂ）に示すように、第ｎ−１周のｐ型カラムと第ｎ周のｐ型カラムとの間隔を変えることで、周辺領域ＰＥＲの耐圧をバランスよく調整することができる。グラフ（ａ）は、セル領域の耐圧バランスを示す。ｐ型カラム領域とｎ型カラム領域の幅の比（Ｐ／Ｎ）は、５／６である。グラフ（ｂ）は、周辺領域の耐圧バランスを示す。ｐ型カラム領域とｎ型カラム領域の幅の比（Ｐ／Ｎ）は、５／６である。グラフ（ｃ）は、周辺領域の耐圧バランスを示す。ｐ型カラム領域とｎ型カラム領域の幅の比（Ｐ／Ｎ）は、５／６、５．９、５．８、５．７である。
（応用例５）
応用例４（図２６（Ａ））においては、第１周〜第ｎ周までのｐ型カラムについて、カラムの周回毎にカラム間の間隔を変更したが、各周のｐ型カラムの角部を起点として間隔を変更してもよい。
図２７は、本実施の形態の応用例５の半導体装置の構成を説明するための平面図である。図２７に示すｐ型カラム領域ＰＣ３はスパイラル状であり、周辺領域において、セル領域ＣＲを区画する矩形状の領域の角部を起点として、セル領域ＣＲを囲むように、第１周目のｐ型カラムが配置され、この第１周目のｐ型カラムと連続して、第１周のｐ型カラムを囲むように、第２周のｐ型カラムが配置されている。そして、第１周目のｐ型カラムの第１辺は、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２７中の上の辺）に沿ってＹ方向に延在し、第２辺は、矩形状のセル領域ＣＲのＸ方向に延在する辺（図２７中の右の辺）に沿って延在する。また、第３辺は、矩形状のセル領域ＣＲのＹ方向に延在する辺（図２７中の下の辺）に沿って延在し、第４辺は、矩形状のセル領域ＣＲのＸ方向に延在する辺（図２７中の左の辺）に沿って延在する。そして、第２周目のｐ型カラムの第１辺は、第１周目のｐ型カラムの第１辺に沿ってＹ方向に延在している。第２周目のｐ型カラムの第１辺と第１周目のｐ型カラムの第１辺との間隔は、ａである。また、第２周目のｐ型カラムの第２辺は、第１周目のｐ型カラムの第２辺に沿ってＸ方向に延在している。第２周目のｐ型カラムの第２辺と第１周目のｐ型カラムの第２辺との間隔は、ｂであり、ｂ＞ａの関係にある。また、第２周目のｐ型カラムの第３辺は、第１周目のｐ型カラムの第３辺に沿ってＹ方向に延在している。第２周目のｐ型カラムの第３辺と第１周目のｐ型カラムの第３辺との間隔は、ｃであり、ｃ＞ｂ＞ａの関係にある。また、第２周目のｐ型カラムの第４辺は、第１周目のｐ型カラムの第４辺に沿ってＸ方向に延在している。第２周目のｐ型カラムの第４辺と第１周目のｐ型カラムの第４辺との間隔は、ｄであり、ｄ＞ｃ＞ｂ＞ａの関係にある。
このように、各周のｐ型カラムの角部を起点として各周のｐ型カラムの対応する辺の間隔を変更してもよい。このようにｐ型カラム間隔（ピッチ）を可変化することで、周辺領域ＰＥＲの位置毎に耐圧をバランスよく調整することができる。また、セル領域ＣＲと周辺領域ＰＥＲの耐圧をバランスよく調整することができる。
なお、本応用例では、ｐ型カラム間隔（ピッチ、ａ〜ｈ）について、順次間隔が大きくなっていく例（ａ＜ｂ＜ｃ＜ｄ＜ｅ＜ｆ＜ｇ＜ｈ）について説明したが、例えば、ａ＝ｂ＜ｃ＝ｄ＜ｅ＝ｆ＜ｇ＝ｈとしたり、ａ＞ｂ＞ｃ＞ｄ＞ｅ＞ｆ＞ｇ＞ｈとしたりしてもよい。
また、もちろん、本応用例においても、実施の形態１と同様の効果を奏することができる。
また、本応用例の半導体装置は、溝（ＤＴ３）を形成する際に用いるレチクルのパターンを、上記ｐ型カラム領域の形状と対応するように変更し、実施の形態１と同様の工程で形成することができる。
（応用例６）
本応用例においては、フィールドプレート電極ＦＦＰの形状について説明する。図２８〜図３１は、本実施の形態の応用例６の半導体装置の構成を説明するための平面図または断面図である。実施の形態１においては、フィールドプレート電極ＦＦＰを、ｐ型カラム領域ＰＣ３とｎ型カラム領域ＮＣ３の境界の上方に配置した。即ち、図２８に示すように、フィールドプレート電極ＦＦＰを、ｐ型カラム領域ＰＣ３のセル領域ＣＲ側と逆側の端部の上方に配置した。この場合、フィールドプレート電極ＦＦＰは、ｐ型カラム領域ＰＣ３と同様に、スパイラル状に配置される。
これに対し、図２９においては、フィールドプレート電極ＦＦＰを、ｐ型カラム領域ＰＣ３のセル領域ＣＲ側と逆側の端部に沿って配置しているが、フィールドプレート電極ＦＦＰを、各周のｐ型カラムの角部（起点）において周回毎に接続し、環状としている。このように、フィールドプレート電極ＦＦＰを多重に形成してもよい。
また、実施の形態１においては、図３０（Ａ）に示すように、フィールドプレート電極ＦＦＰを、ｐ型カラム領域ＰＣ３のセル領域ＣＲ側と逆側の端部の上方に配置した（図２も参照）。
これに対し、図３０（Ｂ）に示すように、フィールドプレート電極ＦＦＰを、ｐ型カラム領域ＰＣ３のセル領域ＣＲ側の端部の上方に配置してもよい。
また、図３１に示すように、フィールドプレート電極ＦＦＰの配置位置を、各周のｐ型カラム毎に変えてもよい。例えば、フィールドプレート電極ＦＦＰを、第ｍ周目のｐ型カラムのセル領域ＣＲ側と逆側の端部の上方に位置するように配置し、第ｍ+２周目のｐ型カラムのセル領域ＣＲ側の端部との上方に位置するように配置してもよい。また、各周のｐ型カラム上に必ずしも配置する必要はなく、例えば、１つ置きに、フィールドプレート電極ＦＦＰを配置してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、応用例１〜５の構成を適宜組み合わせて、実施の形態１に適用してもよい。例えば、ダミーｐ型カラム領域ＤＣを設ける応用例３の構成と、各周毎にｐ型カラムの間隔を変更する応用例４の構成を組み合わせて、実施の形態１に適用してもよい。
１Ｓ 半導体基板
ＢＣ ボディコンタクト領域
Ｃａ 角部
Ｃｂ 点
ＣＨ チャネル領域
ＣＲ セル領域
ＤＣ ダミーｐ型カラム領域
ＤＥ ドレイン電極
ＤＴ１ 溝
ＤＴ３ 溝
ＥＰ エピタキシャル層
ＥＰＩ エピタキシャル層
ＥＰＳ エピタキシャル層
ＦＦＰ フィールドプレート電極
ＧＥ ゲート電極
ＧＯＸ ゲート絶縁膜
ＧＰＥ ゲート引き出し電極
ＧＰＵ ゲート引き出し部
ＩＬ 層間絶縁膜
ＮＣ１ ｎ型カラム領域
ＮＣ３ ｎ型カラム領域
ＰＡＳ 表面保護膜
ＰＣ１ ｐ型カラム領域
ＰＣ３ ｐ型カラム領域
ＰＥＲ 周辺領域
ＰＦ１ 導体膜
ＰＲ フォトレジスト膜
Ｓ 起点
ＳＥ ソース電極
ＳＰＥ ソース引き出し電極
ＳＰＲ ソース引き出し領域
ＳＲ ソース領域
ＴＲ 中間領域

Claims (20)

  1. 第１領域と前記第１領域を囲む第２領域とを有する半導体層と、
    前記第１領域の前記半導体層中に形成された第１導電型の複数の第１ピラーおよび前記第１導電型と逆導電型の第２導電型の複数の第２ピラーと、
    前記第１領域の前記半導体層の上方に形成された半導体素子と、
    前記第２領域の前記半導体層中に形成された前記第１導電型の第３ピラーおよび前記第２導電型の第４ピラーと、
    を有し、
    前記第１ピラーと前記第２ピラーは交互に配置され、
    前記第３ピラーは、前記第１領域をスパイラル状に囲むように配置され、
    前記第４ピラーは、前記スパイラル状の第３ピラーの間に配置され、前記第１領域をスパイラル状に囲むように配置され、
    前記第１ピラーは、前記半導体層中に形成された第１溝中に配置され、
    前記第３ピラーは、前記半導体層中に形成された第２溝中に配置され、
    前記スパイラル状の第３ピラーの第１周は角部を有し、角部を構成する第１側面および第２側面は、（１００）面または（１１０）面と対応する、半導体装置。
  2. 請求項１記載の半導体装置において、
    前記第３ピラーおよび前記第４ピラーは、平面視において矩形状の前記第１領域を、矩形状に少なくもとも２周以上スパイラル状に囲み、
    第１周目は、前記矩形状の前記第１領域の各辺に沿って配置され、
    第２周目は、前記第１周目の各辺に沿って配置されている、半導体装置。
  3. 請求項２記載の半導体装置において、
    前記第３ピラーの起点は、前記矩形状の前記第１領域の角部に配置されている、半導体装置。
  4. 請求項２記載の半導体装置において、
    前記第３ピラーの起点は、前記矩形状の第１辺の途中の位置に配置されている、半導体装置。
  5. 請求項４記載の半導体装置において、
    前記矩形状の前記第１領域の角部から前記第３ピラーの起点までの間に位置する第５ピラーを有する、半導体装置。
  6. 請求項１記載の半導体装置において、
    前記第３ピラーおよび前記第４ピラーは、平面視において矩形状の前記第１領域を、矩形状に少なくもとも３周以上スパイラル状に囲み、
    第１周目は、前記矩形状の前記第１領域の各辺に沿って配置され、
    第２周目は、前記第１周目の各辺に沿って配置され、
    第３周目は、前記第２周目の各辺に沿って配置され、
    前記第１周目と前記第２周目との間隔は、前記第２周目と前記第３周目との間隔と異なる、半導体装置。
  7. 請求項６記載の半導体装置において、
    前記第１周目と前記第２周目との間隔は、前記第２周目と前記第３周目との間隔より小さい、半導体装置。
  8. 請求項１記載の半導体装置において、
    前記第３ピラーおよび前記第４ピラーは、平面視において矩形状の前記第１領域を、矩形状に少なくもとも２周以上スパイラル状に囲み、
    第１周目は、前記矩形状の前記第１領域の各辺に沿って配置され、
    第２周目は、前記第１周目の各辺に沿って配置され、
    前記第１周目の第１辺と前記第２周目の第１辺との間隔は、前記第１周目の第２辺と前記第２周目の第２辺との間隔と異なる、半導体装置。
  9. 請求項８記載の半導体装置において、
    前記第１周目の第１辺と前記第２周目の第１辺との間隔は、前記第１周目の第２辺と前記第２周目の第２辺との間隔より小さい、半導体装置。
  10. 請求項１記載の半導体装置において、
    前記第２溝について、前記第２溝の深さ／幅であるアスペクト比が１２以上である、半導体装置。
  11. 請求項１記載の半導体装置において、
    前記第１溝について、前記第１溝の深さ／幅であるアスペクト比が１２以上であり、
    前記第２溝について、前記第２溝の深さ／幅であるアスペクト比が１２以上である、半導体装置。
  12. 請求項１記載の半導体装置において、
    前記第２領域の前記半導体層上に形成された電極を有する、半導体装置。
  13. 請求項１２記載の半導体装置において、
    前記電極は、前記スパイラル状の第３ピラーに沿ってスパイラル状に配置されている、半導体装置。
  14. 請求項１２記載の半導体装置において、
    前記電極は、前記スパイラル状の第３ピラーに沿って環状に配置されている、半導体装置。
  15. 請求項１記載の半導体装置において、
    前記半導体素子は、
    前記第２ピラー上にゲート絶縁膜を介して形成されたゲート電極と、
    前記第２ピラーの隣の前記第１ピラーの上部に形成された前記第１導電型の半導体領域と、
    前記半導体領域の上部に形成されたソース領域と、
    を有する、半導体装置。
  16. （ａ）第１導電型の半導体層の第１領域に複数の第１溝を形成し、前記半導体層の前記第１領域を囲む第２領域に前記第１領域をスパイラル状に囲む第２溝を形成する工程、
    （ｂ）前記第１溝および第２溝中に、前記第１導電型と逆導電型の第２導電型の半導体を埋め込むことにより、
    （ｂ１）前記第１溝中に第１ピラーを形成するとともに、前記第１ピラー間の前記半導体層よりなる第２ピラーを形成し、
    （ｂ２）前記第２溝中に第３ピラーを形成するとともに、前記スパイラル状の第３ピラーの間の前記半導体層よりなる第４ピラーを形成する工程、
    を有し、
    前記（ａ）工程は、第１側面と第２側面とで構成される角部を有する前記第２溝を形成する工程であり、
    前記（ｂ２）工程は、結晶成長により、前記半導体を前記第２溝に埋め込む工程である、半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、前記第１側面および前記第２側面は、（１００）面または（１１０）面と対応する、半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法において、
    前記第２溝は、平面視において矩形状の前記第１領域を、矩形状に少なくもとも３周以上スパイラル状に囲み、
    第１周目は、前記矩形状の前記第１領域の各辺に沿って配置され、
    第２周目は、前記第１周目の各辺に沿って配置され、
    第３周目は、前記第２周目の各辺に沿って配置される、半導体装置の製造方法。
  19. 請求項１６記載の半導体装置の製造方法において、
    前記第１溝は、前記第１溝の深さ／幅であるアスペクト比が１２以上であり、
    前記第２溝は、前記第２溝の深さ／幅であるアスペクト比が１２以上である、半導体装置の製造方法。
  20. 請求項１６記載の半導体装置の製造方法において、
    前記（ｂ）工程の後、
    （ｃ）前記第１領域に、半導体素子を形成する工程を有し、
    前記（ｃ）工程は、
    （ｃ１）前記第２ピラー上にゲート絶縁膜を介してゲート電極を形成する工程、
    （ｃ２）前記第２ピラーの隣の前記第１ピラーに前記第１導電型の半導体領域を形成する工程、
    （ｃ３）前記半導体領域の上部にソース領域を形成する工程、
    を有する、半導体装置の製造方法。
JP2014164951A 2014-08-13 2014-08-13 半導体装置および半導体装置の製造方法 Active JP6375176B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014164951A JP6375176B2 (ja) 2014-08-13 2014-08-13 半導体装置および半導体装置の製造方法
TW104119302A TWI659534B (zh) 2014-08-13 2015-06-15 半導體裝置及半導體裝置之製造方法
KR1020150113242A KR20160020368A (ko) 2014-08-13 2015-08-11 반도체 장치 및 반도체 장치의 제조 방법
CN201510493423.6A CN105374877B (zh) 2014-08-13 2015-08-12 半导体器件及半导体器件的制造方法
CN201520606029.4U CN205081123U (zh) 2014-08-13 2015-08-12 半导体器件
EP15180684.1A EP2985791A1 (en) 2014-08-13 2015-08-12 Semiconductor device and manufacturing method for the same
US14/826,075 US9530838B2 (en) 2014-08-13 2015-08-13 Semiconductor device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014164951A JP6375176B2 (ja) 2014-08-13 2014-08-13 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016042497A true JP2016042497A (ja) 2016-03-31
JP6375176B2 JP6375176B2 (ja) 2018-08-15

Family

ID=53800899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014164951A Active JP6375176B2 (ja) 2014-08-13 2014-08-13 半導体装置および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9530838B2 (ja)
EP (1) EP2985791A1 (ja)
JP (1) JP6375176B2 (ja)
KR (1) KR20160020368A (ja)
CN (2) CN205081123U (ja)
TW (1) TWI659534B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6375176B2 (ja) * 2014-08-13 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
JP2017117882A (ja) * 2015-12-22 2017-06-29 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102016115759B4 (de) * 2016-08-25 2018-06-28 Infineon Technologies Austria Ag Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
US10643006B2 (en) * 2017-06-14 2020-05-05 International Business Machines Corporation Semiconductor chip including integrated security circuit

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332173A (ja) * 1991-05-07 1992-11-19 Fuji Electric Co Ltd プレーナ型半導体装置及びその製造方法
JP2004128293A (ja) * 2002-10-04 2004-04-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007012801A (ja) * 2005-06-29 2007-01-18 Shindengen Electric Mfg Co Ltd 半導体装置
JP2010040975A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
JP2011108906A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20130200499A1 (en) * 2012-02-03 2013-08-08 Inergy Technology Inc. Semiconductor device
JP2014003200A (ja) * 2012-06-20 2014-01-09 Renesas Electronics Corp 縦型パワーｍｏｓｆｅｔおよび半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074051B2 (ja) * 1999-08-31 2008-04-09 株式会社東芝 半導体基板およびその製造方法
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置
EP2599107B1 (en) * 2010-07-26 2016-12-21 STMicroelectronics Srl Process for filling deep trenches in a semiconductor material body
JP6009731B2 (ja) * 2010-10-21 2016-10-19 富士電機株式会社 半導体装置
JP2012186374A (ja) * 2011-03-07 2012-09-27 Renesas Electronics Corp 半導体装置、及びその製造方法
JP5641995B2 (ja) * 2011-03-23 2014-12-17 株式会社東芝 半導体素子
US8786010B2 (en) * 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN105789271B (zh) * 2011-09-27 2019-01-01 株式会社电装 半导体器件
JP6375176B2 (ja) * 2014-08-13 2018-08-15 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN204243047U (zh) * 2014-11-03 2015-04-01 吉林华微电子股份有限公司 沟槽超级结半导体器件的正交超级结拐角终端
JP6534813B2 (ja) * 2015-01-08 2019-06-26 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332173A (ja) * 1991-05-07 1992-11-19 Fuji Electric Co Ltd プレーナ型半導体装置及びその製造方法
JP2004128293A (ja) * 2002-10-04 2004-04-22 Shindengen Electric Mfg Co Ltd 半導体装置
JP2007012801A (ja) * 2005-06-29 2007-01-18 Shindengen Electric Mfg Co Ltd 半導体装置
JP2010040975A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
JP2011108906A (ja) * 2009-11-19 2011-06-02 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20130200499A1 (en) * 2012-02-03 2013-08-08 Inergy Technology Inc. Semiconductor device
JP2014003200A (ja) * 2012-06-20 2014-01-09 Renesas Electronics Corp 縦型パワーｍｏｓｆｅｔおよび半導体装置

Also Published As

Publication number Publication date
US20160049466A1 (en) 2016-02-18
US9530838B2 (en) 2016-12-27
CN105374877A (zh) 2016-03-02
TW201607028A (zh) 2016-02-16
CN205081123U (zh) 2016-03-09
CN105374877B (zh) 2020-09-11
JP6375176B2 (ja) 2018-08-15
TWI659534B (zh) 2019-05-11
EP2985791A1 (en) 2016-02-17
KR20160020368A (ko) 2016-02-23

Similar Documents

Publication Publication Date Title
JP6375176B2 (ja) 半導体装置および半導体装置の製造方法
US10204987B2 (en) Semiconductor device and manufacturing method for the semiconductor device
JP6557123B2 (ja) 半導体装置の製造方法
US10141397B2 (en) Semiconductor device and method of manufacturing the same
CN107808861B (zh) 半导体装置以及制造半导体装置的方法
JP2017188590A (ja) 半導体装置およびその製造方法
JP2019117859A (ja) 半導体装置
US8513733B2 (en) Edge termination region of a semiconductor device
JP7443702B2 (ja) 半導体装置
JP7288827B2 (ja) 半導体装置の製造方法
JP2018174172A (ja) 半導体装置およびその製造方法
US10217857B2 (en) Super junction MOSFET and method of manufacturing the same
US10038088B2 (en) Power MOSFET having improved manufacturability, low on-resistance and high breakdown voltage
JP7495257B2 (ja) 半導体集積回路、および半導体集積回路の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180723

R150 Certificate of patent or registration of utility model

Ref document number: 6375176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150