JP2016039332A - セラミック多層配線基板の製造方法 - Google Patents

セラミック多層配線基板の製造方法 Download PDF

Info

Publication number
JP2016039332A
JP2016039332A JP2014163245A JP2014163245A JP2016039332A JP 2016039332 A JP2016039332 A JP 2016039332A JP 2014163245 A JP2014163245 A JP 2014163245A JP 2014163245 A JP2014163245 A JP 2014163245A JP 2016039332 A JP2016039332 A JP 2016039332A
Authority
JP
Japan
Prior art keywords
ceramic
conductor
conductor layer
wiring board
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014163245A
Other languages
English (en)
Other versions
JP6420088B2 (ja
Inventor
奈須 孝有
Takaari Nasu
孝有 奈須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2014163245A priority Critical patent/JP6420088B2/ja
Publication of JP2016039332A publication Critical patent/JP2016039332A/ja
Application granted granted Critical
Publication of JP6420088B2 publication Critical patent/JP6420088B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】プレーン状導体の面積を大きくすることにより、プレーン状導体のインピーダンスを低減することが可能なセラミック多層配線基板の製造方法を提供すること。
【解決手段】本発明のセラミック多層配線基板は、未焼成導体層形成工程、露光現像工程及び焼成工程を経て製造される。未焼成導体層形成工程では、セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する。露光現像工程では、未焼成導体層を露光した後で現像することにより、島状導体51と、ブリッジ部53を含むプレーン状導体52とを未焼成導体層に形成する。焼成工程では、セラミックグリーンシート及び未焼成導体層を1000℃以上の温度で同時焼成することにより、セラミックグリーンシートをセラミック絶縁層31とし、未焼成導体層を内層電極41とする。
【選択図】図3

Description

本発明は、複数の内層電極と複数のセラミック絶縁層とを積層して多層化した構造を有するセラミック多層配線基板の製造方法に関するものである。
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にICチップの底面には多数の端子が密集してアレイ状に配置されている。なお、ICチップなどの電子部品の検査には、電子部品検査用配線基板が使用されている。
電子部品検査用配線基板としては、複数の内層電極と複数のセラミック絶縁層を積層して多層化した構造を有するセラミック多層配線基板が実用化されている。なお、各セラミック絶縁層には複数のビア導体が設けられ、各内層電極はビア導体により互いに接続されている。また、図9に示されるように、セラミック絶縁層101の表面上には、複数のビア導体に接続される複数の島状導体102と、複数の島状導体102を取り囲むプレーン状導体103とが、内層電極として形成されている。これらの導体102,103は、通常、印刷(スクリーン印刷など)により形成される(例えば、特許文献1参照)。
特許第3570242号公報([0003]など)
ところで、プレーン状導体103は電源用またはグランド用の導体であるため、プレーン状導体103には大電流が流れるようになっている。ところが、上述した手法(印刷)によって導体102,103を形成する場合には、印刷滲みによって島状導体102とプレーン状導体103とが短絡するおそれがあるため、両者の隙間をあらかじめ大きくしておく必要がある。しかも、隣接する島状導体102のピッチが狭くなる場合には、島状導体102をプレーン状導体103で個別に取り囲むことができない。以上のことから、プレーン状導体103の大面積化が困難であるため、プレーン状導体103のインピーダンスが大きくなるという問題がある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、プレーン状導体の面積を大きくすることにより、プレーン状導体のインピーダンスを低減することが可能なセラミック多層配線基板の製造方法を提供することにある。
上記課題を解決するための手段(手段1)としては、複数の内層電極と複数のセラミック絶縁層とを積層して多層化した構造を有し、前記複数の内層電極が、前記複数のセラミック絶縁層に形成された複数のビア導体により互いに接続されるセラミック多層配線基板の製造方法であって、セラミック材料を用いて主面を有するシート状に成形されたセラミックグリーンシートを準備するシート準備工程と、前記セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する未焼成導体層形成工程と、前記未焼成導体層形成工程後、前記未焼成導体層を露光した後で現像することにより、前記複数のビア導体に接続される複数の島状導体と、前記複数の島状導体を取り囲むプレーン状導体と、隣接する前記島状導体間に延在するとともに前記プレーン状導体の一部を構成するブリッジ部とを前記未焼成導体層に形成する露光現像工程と、前記露光現像工程後、前記セラミックグリーンシート及び前記未焼成導体層を1000℃以上の温度で同時焼成することにより、前記セラミックグリーンシートを前記セラミック絶縁層とし、前記未焼成導体層を前記内層電極とする焼成工程とを含むことを特徴とするセラミック多層配線基板の製造方法がある。
従って、手段1のセラミック多層配線基板の製造方法によると、島状導体やプレーン状導体を、印刷によって形成するのではなく、未焼成導体層を露光した後で現像することによって形成している。この場合、印刷滲みが生じなくなることから、島状導体とプレーン状導体との隙間を小さくしたとしても、両者の短絡が防止されるため、プレーン状導体を島状導体側に広げることができる。しかも、露光現像工程では、隣接する島状導体間に延在するとともにプレーン状導体の一部を構成するブリッジ部が形成されるため、島状導体をブリッジ部を含むプレーン状導体で個別に取り囲むことができる。その結果、プレーン状導体がブリッジ部の面積分だけ拡張される。以上のことから、プレーン状導体の面積が大きくなるため、プレーン状導体のインピーダンスを低減することができる。
以下、上記手段1に係るセラミック多層配線基板の製造方法について説明する。
シート準備工程では、セラミック材料を用いて主面を有するシート状に形成されたセラミックグリーンシートを準備する。ここで、セラミック材料の好適例としては、例えば、アルミナ、窒化アルミニウム、窒化珪素、窒化ほう素、べリリア、ムライト、ガラスセラミック等を挙げることができる。
続く未焼成導体層形成工程では、セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する。また、未焼成導体層形成工程では、セラミックグリーンシートの主面上にタングステンまたはモリブデンを主成分とする感光性メタライズペーストを塗布することにより、未焼成導体層を形成してもよい。このようにすれば、金や銀を主成分とするメタライズペーストを用いる場合に比べて、セラミック多層配線基板の製造コストを低く抑えることができる。なお、「主成分」とするとは、感光性メタライズペーストがタングステンまたはモリブデンを50体積%以上含むことを示している。
さらに、感光性メタライズペーストは、1μm以上10μm以下の粒径を有する金属粒子を含有するものであってもよい。仮に、金属粒子の粒径が1μm未満である場合、即ち、金属粒子がナノ粒子である場合、一般的な金属粒子とは別の金属粒子を用いる必要があるため、製造されるセラミック多層配線基板の製造コストが上昇してしまう。一方、金属粒子の粒径が10μmよりも大きい場合、感光性メタライズペーストの塗布によって形成される未焼成導体層が肉厚になってしまう。
未焼成導体層形成工程後の露光現像工程では、未焼成導体層を露光した後で現像することにより、複数のビア導体に接続される複数の島状導体と、前記複数の島状導体を取り囲むプレーン状導体と、隣接する島状導体間に延在するとともにプレーン状導体の一部を構成するブリッジ部とを未焼成導体層に形成する。なお、ブリッジ部を含むプレーン状導体は、電源用の導体またはグランド用の導体を構成していることがよい。このようにした場合、プレーン状導体のインピーダンスが大きくなるという本願特有の問題が起こりやすくなるため、上記手段1を採用する意義が大きくなる。
露光現像工程後の焼成工程では、セラミックグリーンシート及び未焼成導体層を1000℃以上の温度で同時焼成することにより、セラミックグリーンシートをセラミック絶縁層とし、未焼成導体層を内層電極とする。以上のプロセスを経て、セラミック多層配線基板が製造される。
なお、セラミック絶縁層に対する内層電極の熱膨張係数差は、セラミック絶縁層に対する未焼成導体層の熱膨張係数差よりも小さくなることがよい。このようにすれば、セラミック絶縁層と内層電極との熱膨張係数差に起因する熱応力が小さくなり、内層電極がセラミック絶縁層から剥離しにくくなるため、歩留まりが高くなり、信頼性が向上する。ここで、「熱膨張係数」とは、厚さ方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃から600℃まで昇温したときのセラミック絶縁層または内層電極の膨張量を単位温度当りの膨張量に換算した値(熱膨張係数=0℃から600℃まで昇温したときのセラミック絶縁層の膨張量/600℃)のことをいう。
本実施形態におけるセラミック多層配線基板を示す断面図。 島状導体、プレーン状導体及びブリッジ部を示す平面図。 図2の部分拡大図。 シート準備工程を示す断面図。 ビア導体を形成する工程を示す断面図。 未焼成導体層形成工程を示す断面図。 露光現像工程を示す断面図。 セラミック積層体を形成する工程を示す断面図。 従来技術において、島状導体及びプレーン状導体を示す平面図。
以下、本発明をセラミック多層配線基板に具体化した一実施形態を図面に基づき詳細に説明する。
図1に示されるように、本実施形態のセラミック多層配線基板10は、ICチップ(電子部品)の電気検査を行うための検査装置の一部に使用される部品である。セラミック多層配線基板10は、縦横の長さが10cm程度、厚さが4mm程度の配線基板であり、使用時においてセラミック多層配線基板10の主面11が検査対象であるICチップに向けて配置される。
さらに、セラミック多層配線基板10の主面11上の中央部分には、複数の主面側端子28がアレイ状に形成されている。各主面側端子28は、断面円形状をなし、直径が50μmに設定されている。一方、セラミック多層配線基板10の裏面12には、複数の裏面側端子38がほぼ全域に亘ってアレイ状に形成されている。各裏面側端子38は、断面円形状をなし、直径が1.0mmに設定されている。
図1に示されるように、セラミック多層配線基板10は、2層の内層電極41,42と3層のセラミック絶縁層31,32,33とを交互に積層して多層化した構造を有している。本実施形態のセラミック絶縁層31〜33は、アルミナの焼結体であり、熱膨張係数が7.6ppm/℃に設定されている。また、本実施形態の内層電極41,42は、タングステンからなるメタライズ層であり、熱膨張係数が4.5ppm/℃に設定されている。よって、セラミック絶縁層31〜33に対する内層電極41,42の熱膨張係数差は、3.1ppm/℃となる。なお、内層電極41,42の熱膨張係数は、0℃から600℃まで昇温したときの膨張量を単位温度当りの膨張量に換算した値(熱膨張係数=0℃から600℃まで昇温したときの内層電極41,42の膨張量/600℃)のことをいう。
各セラミック絶縁層31〜33には厚さ方向に貫通する貫通孔36が形成され、貫通孔36内には内層電極41,42に接続されるビア導体37が形成されている。よって、各内層電極41,42は、複数のビア導体37によって互いに接続される。各貫通孔36は、断面円形状をなし、内径が20〜500μmに設定されている。各ビア導体37は、断面円形状をなし、外径が20〜500μmに設定されている。ビア導体37は、内層電極41,42と同様の材料、即ち、タングステンからなるメタライズ層である。
図1〜図3に示されるように、第1層の内層電極41は、島状導体51と、ブリッジ部53を含むプレーン状導体52とからなっている。島状導体51は、第1層のセラミック絶縁層31の主面34上において複数設けられている。各島状導体51は、平面視円形状をなし、直径A1(図3参照)が50μm、厚さが10μmに設定されている。即ち、島状導体51の直径A1は、ビア導体37の外径(20〜500μm)よりも大きくなっている。各島状導体51は、第2層のセラミック絶縁層32を貫通するビア導体37を介して、セラミック絶縁層32の主面上に設けられた内層電極42に接続されている。また、各島状導体51は、第1層のセラミック絶縁層31を貫通するビア導体37を介して、セラミック絶縁層33の裏面(セラミック多層配線基板10の裏面12)に形成された裏面側端子38に接続されている。なお、各島状導体51はシグナル用の導体を構成している。また、一部の島状導体51は、セラミック絶縁層31の主面34上に形成された配線パターン54(図2参照)を介して互いに接続されている。
また、図2,図3に示されるように、プレーン状導体52は、セラミック絶縁層31の主面34の略全域を覆っており、複数の島状導体51を個別に取り囲んでいる。さらに、ブリッジ部53は、隣接する島状導体51間に延在するとともに、プレーン状導体52の一部を構成している。本実施形態では、プレーン状導体52(及びブリッジ部53)の厚さが10μmに設定され、プレーン状導体52(及びブリッジ部53)と島状導体51との隙間S1(図3参照)が20μmに設定されている。また、ブリッジ部53を含むプレーン状導体52は、電源用の導体またはグランド用の導体を構成している。
次に、セラミック多層配線基板10の製造方法を説明する。
まず、シート準備工程を行い、アルミナ粉末を主成分とするセラミック材料を用いて、厚さ30〜1000μmのセラミックグリーンシート61,62,63を形成する(図4参照)。なお、各セラミックグリーンシート61〜63は、主面64と、主面64の反対側に位置する裏面65とを有するシート状に成形されている。そして、各セラミックグリーンシート61〜63に対して、レーザー加工、パンチング加工、ドリル加工等による孔あけを行い、所定位置に20〜500μmの貫通孔36を多数形成する(図4参照)。その後、従来周知のペースト印刷装置(図示略)を用いて、各貫通孔36内に導電性ペースト(本実施形態ではタングステンペースト)を充填し、未焼成ビア導体39を形成する(図5参照)。
続く未焼成導体層形成工程では、ペースト印刷装置を用いて、各セラミックグリーンシート61の主面64上及び裏面65上に、タングステンを主成分とする感光性メタライズペーストを塗布(印刷)する。また、ペースト印刷装置を用いて、セラミックグリーンシート62,63の主面64上に、感光性メタライズペーストを塗布(印刷)する。その結果、セラミックグリーンシート61の主面64上及び裏面65上と、セラミックグリーンシート62,63の主面64上とに、厚さ10μmの感光性を有する未焼成導体層45が形成される(図6参照)。なお、本実施形態の感光性メタライズペーストは、1μm以上10μm以下の粒径を有する金属粒子(本実施形態では、タングステンの金属粒子)を含有している。また、本実施形態の未焼成導体層45は、熱膨張係数が3.5ppm/℃に設定されている。よって、セラミック絶縁層31〜33(熱膨張係数は7.6ppm/℃)に対する未焼成導体層45の熱膨張係数差は、4.1ppm/℃となる。ゆえに、上述したセラミック絶縁層31〜33に対する内層電極41,42の熱膨張係数差(3.1ppm/℃)は、セラミック絶縁層31〜33に対する未焼成導体層45の熱膨張係数差よりも小さくなる。なお、未焼成導体層45の熱膨張係数は、0℃から600℃まで昇温したときの膨張量を単位温度当りの膨張量に換算した値(熱膨張係数=0℃から600℃まで昇温したときの未焼成導体層45の膨張量/600℃)のことをいう。
未焼成導体層形成工程後の露光現像工程では、未焼成導体層45を露光した後で現像する。具体的に言うと、まず、CADデータに基づき、セラミックグリーンシート61の主面64及び裏面65と、セラミックグリーンシート62,63の主面64とに対して、直描露光装置(LDI:Laser Direct Imager )から紫外光を照射し、未焼成導体層45を露光する。なお、本実施形態とは別の手法を用いて未焼成導体層45を露光してもよい。例えば、紫外光を透過可能とする複数の光透過部、及び、紫外光を透過不能とする非透過部からなるフォトマスクを、未焼成導体層45の上に配置する。そして、従来周知の露光機(図示略)からフォトマスクを介して紫外光を照射することにより、未焼成導体層45を露光してもよい。
その後、露光された未焼成導体層45を現像する。その結果、セラミックグリーンシート61の主面64上に形成された未焼成導体層45には、紫外光が照射された領域に内層電極41(島状導体51、プレーン状導体52及びブリッジ部53)が形成される(図7参照)。また、セラミックグリーンシート61の裏面65上に形成された未焼成導体層45には、紫外光が照射された領域に裏面側端子38が形成される(図7参照)。さらに、セラミックグリーンシート62の主面64上に形成された未焼成導体層45には、紫外光が照射された領域に内層電極42が形成される(図7参照)。また、セラミックグリーンシート63の主面64上に形成された未焼成導体層45には、紫外光が照射された領域に主面側端子28が形成される(図7参照)。即ち、本実施形態の未焼成導体層45は、現像時に感光した部分が硬化するネガ型の感光性を有している。
そして、導電性ペースト及び感光性メタライズペーストの乾燥後、各セラミックグリーンシート61〜63を積層し、シート積層方向に押圧力を付与する。その結果、各セラミックグリーンシート61〜63が一体化され、セラミック積層体66が形成される(図8参照)。
露光現像工程後の焼成工程では、セラミック積層体66(セラミックグリーンシート61〜63、未焼成ビア導体39及び未焼成導体層45)を脱脂し、さらに1000℃以上の温度(例えば1400℃〜1600℃程度の温度)で同時焼成を行う。その結果、セラミックグリーンシート61〜63中のアルミナ、導電性ペースト中のタングステン、及び、感光性メタライズペースト中のタングステンが同時焼結し、セラミックグリーンシート61〜63がセラミック絶縁層31〜33となり、未焼成ビア導体39がビア導体37となり、未焼成導体層45が内層電極41,42となる。なお、本実施形態では、セラミックグリーンシート61〜63の焼結温度と未焼成導体層45(及び未焼成ビア導体39)の焼結温度との差が、100℃以下となっている。以上のプロセスを経て、セラミック多層配線基板10が製造される。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態のセラミック多層配線基板10の製造方法によれば、島状導体51やプレーン状導体52を、従来技術のような印刷によって形成するのではなく、未焼成導体層45を露光した後で現像することによって形成している。この場合、印刷滲みが生じなくなることから、島状導体51とプレーン状導体52との隙間S1を小さくしたとしても、両者の短絡が防止されるため、プレーン状導体52を島状導体51側に広げることができる。しかも、露光現像工程では、隣接する島状導体51間に延在するとともにプレーン状導体52の一部を構成するブリッジ部53が形成されるため、島状導体51をブリッジ部53を含むプレーン状導体52で個別に取り囲むことができる。その結果、プレーン状導体52がブリッジ部53の面積分だけ拡張される。以上のことから、プレーン状導体52の面積が大きくなるため、プレーン状導体52のインピーダンスを低減することができる。
(2)ところで、インクジェット装置を用いて感光性メタライズペーストを吹き付けることにより、島状導体51やプレーン状導体52などを形成することが考えられる。ところが、この場合、感光性メタライズペーストに含有される金属粒子として、1μm未満の粒径を有する金属粒子(具体的にはナノ粒子)を用いない限り、感光性メタライズペーストを噴射できないという問題がある。しかしながら、金属粒子としてナノ粒子を用いたとしても、感光性メタライズペーストが焼成収縮を開始する温度が、セラミックグリーンシート61〜63が焼成収縮を開始する温度と合わなくなるため、反りや、表面の凹凸、デラミネーションが発生するおそれがある。
そこで、本実施形態では、1μm以上の粒径を有する金属粒子を含有した感光性メタライズペーストを、ペースト印刷装置を用いて塗布した後、露光及び現像を行うことにより、島状導体51やプレーン状導体52などを形成している。この場合、感光性メタライズペーストが焼成収縮するタイミングが、セラミックグリーンシート61〜63が焼成収縮するタイミングと一致するため、上記の問題(反り、表面の凹凸、デラミネーション)の発生が防止される。
(3)また、スクリーン印刷によって島状導体51やプレーン状導体52などを形成することも考えられる。しかし、この場合、導体51,52の外周部分では導体51,52が肉厚になる一方、導体51,52の中央部分では導体51,52が肉薄になるという問題がある。
これに対して、本実施形態では、感光性メタライズペーストを、ペースト印刷装置を用いて塗布した後、露光及び現像を行うことにより、島状導体51やプレーン状導体52などを形成している。この場合、導体51,52の厚さが、外周部分においても中央部分においても一定になるため、電気抵抗値が均一になり、電気が安定して流れるようになる。さらに、スクリーン印刷の場合と同じ電気抵抗値を得る場合には、導体51,52を、スクリーン印刷の場合に肉薄となる部分と同じ厚さにする(つまり肉薄にする)ことができる。この場合、導体51,52の外周縁を起点として導体51,52とセラミック絶縁層31との間に生じるデラミネーションを防止しやすくなる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態において、ブリッジ部53を含むプレーン状導体52は、電源用の導体またはグランド用の導体を構成していたが、シグナル用の導体を構成するものであってもよい。
・上記実施形態の未焼成導体層45は、現像時に感光した部分が硬化するネガ型の感光性を有するものであったが、未焼成導体層45は、現像時に感光した部分が溶解するポジ型の感光性を有していてもよい。
・上記実施形態の未焼成導体層形成工程では、ペースト印刷装置を用いて感光性メタライズペーストを塗布(印刷)していた。しかし、セラミックグリーンシート61の主面64及び裏面65や、セラミックグリーンシート62,63の主面64に対してメタルマスクを配置しておき、未焼成導体層形成工程では、メタルマスクを介して感光性メタライズペーストを塗布するようにしてもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)上記手段1において、前記未焼成導体層は、現像時に感光した部分が硬化するネガ型の感光性を有することを特徴とするセラミック多層配線基板の製造方法。
(2)上記手段1において、前記未焼成導体層は、現像時に感光した部分が溶解するポジ型の感光性を有することを特徴とするセラミック多層配線基板の製造方法。
(3)上記手段1において、前記未焼成導体層形成工程では、タングステンまたはモリブデンを主成分とする感光性メタライズペーストを、メタルマスクを介して前記セラミックグリーンシートの主面上に塗布することにより、前記未焼成導体層を形成することを特徴とするセラミック多層配線基板の製造方法。
(4)上記手段1において、前記露光現像工程では、フォトマスクを介して前記未焼成導体層を露光することを特徴とするセラミック多層配線基板の製造方法。
(5)上記手段1において、前記島状導体と前記プレーン状導体との隙間が50μm以下であることを特徴とするセラミック多層配線基板の製造方法。
(6)上記手段1において、前記セラミックグリーンシートの焼結温度と前記未焼成導体層の焼結温度との差が100℃以下であることを特徴とするセラミック多層配線基板の製造方法。
(7)上記手段1において、前記未焼成導体層の厚さが30μm以下であることを特徴とするセラミック多層配線基板の製造方法。
10…セラミック多層配線基板
31,32,33…セラミック絶縁層
37…ビア導体
41,42…内層電極
45…未焼成導体層
51…島状導体
52…プレーン状導体
53…ブリッジ部
61,62,63…セラミックグリーンシート
64…セラミックグリーンシートの主面

Claims (5)

  1. 複数の内層電極と複数のセラミック絶縁層とを積層して多層化した構造を有し、前記複数の内層電極が、前記複数のセラミック絶縁層に形成された複数のビア導体により互いに接続されるセラミック多層配線基板の製造方法であって、
    セラミック材料を用いて主面を有するシート状に成形されたセラミックグリーンシートを準備するシート準備工程と、
    前記セラミックグリーンシートの主面上に感光性を有する未焼成導体層を形成する未焼成導体層形成工程と、
    前記未焼成導体層形成工程後、前記未焼成導体層を露光した後で現像することにより、前記複数のビア導体に接続される複数の島状導体と、前記複数の島状導体を取り囲むプレーン状導体と、隣接する前記島状導体間に延在するとともに前記プレーン状導体の一部を構成するブリッジ部とを前記未焼成導体層に形成する露光現像工程と、
    前記露光現像工程後、前記セラミックグリーンシート及び前記未焼成導体層を1000℃以上の温度で同時焼成することにより、前記セラミックグリーンシートを前記セラミック絶縁層とし、前記未焼成導体層を前記内層電極とする焼成工程と
    を含むことを特徴とするセラミック多層配線基板の製造方法。
  2. 前記ブリッジ部を含む前記プレーン状導体は、電源用の導体またはグランド用の導体を構成していることを特徴とする請求項1に記載のセラミック多層配線基板の製造方法。
  3. 前記セラミック絶縁層に対する前記内層電極の熱膨張係数差は、前記セラミック絶縁層に対する前記未焼成導体層の熱膨張係数差よりも小さいことを特徴とする請求項1または2に記載のセラミック多層配線基板の製造方法。
  4. 前記未焼成導体層形成工程では、前記セラミックグリーンシートの主面上にタングステンまたはモリブデンを主成分とする感光性メタライズペーストを塗布することにより、前記未焼成導体層を形成することを特徴とする請求項1乃至3のいずれか1項に記載のセラミック多層配線基板の製造方法。
  5. 前記感光性メタライズペーストは、1μm以上10μm以下の粒径を有する金属粒子を含有することを特徴とする請求項4に記載のセラミック多層配線基板の製造方法。
JP2014163245A 2014-08-09 2014-08-09 セラミック多層配線基板の製造方法 Expired - Fee Related JP6420088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014163245A JP6420088B2 (ja) 2014-08-09 2014-08-09 セラミック多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014163245A JP6420088B2 (ja) 2014-08-09 2014-08-09 セラミック多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2016039332A true JP2016039332A (ja) 2016-03-22
JP6420088B2 JP6420088B2 (ja) 2018-11-07

Family

ID=55530145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014163245A Expired - Fee Related JP6420088B2 (ja) 2014-08-09 2014-08-09 セラミック多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6420088B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021178238A1 (en) * 2020-03-02 2021-09-10 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147758A (ja) * 1998-11-17 2000-05-26 Kyocera Corp 感光性導電ペースト
JP2000252744A (ja) * 1999-02-26 2000-09-14 Ngk Spark Plug Co Ltd 高周波発振器
JP2001007522A (ja) * 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
JP2001320151A (ja) * 2000-05-09 2001-11-16 Sumitomo Metal Electronics Devices Inc セラミック回路基板の製造方法
JP2010021386A (ja) * 2008-07-11 2010-01-28 Ngk Spark Plug Co Ltd セラミック部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000147758A (ja) * 1998-11-17 2000-05-26 Kyocera Corp 感光性導電ペースト
JP2000252744A (ja) * 1999-02-26 2000-09-14 Ngk Spark Plug Co Ltd 高周波発振器
JP2001007522A (ja) * 1999-06-17 2001-01-12 Kyocera Corp 配線基板の製造方法
JP2001320151A (ja) * 2000-05-09 2001-11-16 Sumitomo Metal Electronics Devices Inc セラミック回路基板の製造方法
JP2010021386A (ja) * 2008-07-11 2010-01-28 Ngk Spark Plug Co Ltd セラミック部品の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021178238A1 (en) * 2020-03-02 2021-09-10 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles
US12016118B2 (en) 2020-03-02 2024-06-18 Kuprion Inc. Ceramic-based circuit board assemblies formed using metal nanoparticles

Also Published As

Publication number Publication date
JP6420088B2 (ja) 2018-11-07

Similar Documents

Publication Publication Date Title
KR102005274B1 (ko) 다층 세라믹 기판 및 그의 제조 방법
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
TWI658754B (zh) 電子零件檢查用之多層配線基板
JP2010021386A (ja) セラミック部品の製造方法
JP5559717B2 (ja) 電子部品の製造方法
JP6420088B2 (ja) セラミック多層配線基板の製造方法
JP6099902B2 (ja) 配線基板の製造方法
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP4535098B2 (ja) 積層型セラミック電子部品の製造方法
JPH0653350A (ja) 多層回路基板及びその製造方法とそれを用いた電子回路モジュール並びに電子回路装置
JP4029163B2 (ja) 積層型セラミック電子部品およびその製造方法
JP2015002226A (ja) 多層配線基板及びその製造方法
JP6322066B2 (ja) 配線基板の製造方法
JP6667184B2 (ja) 配線基板の製造方法
JP4396426B2 (ja) 抵抗素子及びその抵抗素子を内蔵した多層プリント配線板
JP6418918B2 (ja) プローブカード用回路基板およびそれを備えたプローブカード
JP6442136B2 (ja) 配線基板およびその製造方法
JP2009200294A (ja) 積層基板およびその製造方法
JP2022122386A (ja) 配線基板
JP2022106325A (ja) 配線基板および配線基板の製造方法
JP2022146221A (ja) 配線基板
JP6139856B2 (ja) 配線基板及びその製造方法
JP2003163442A (ja) セラミック配線基板
JP5926898B2 (ja) 配線基板の製造方法
JP2014049701A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170715

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181011

R150 Certificate of patent or registration of utility model

Ref document number: 6420088

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees