JP2016036242A5

JP2016036242A5 -

Info

Publication number: JP2016036242A5
Application number: JP2015108898A
Authority: JP
Filing date: 2015-05-28
Publication date: 2018-03-15
Anticipated expiration: 2035-05-28

Claims

絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置されるフィードバック回路であって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される前記フィードバック回路と、
を備え、
前記フィードバック回路は、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子を介してフィードバック用フォトカプラに作用する保護回路と、
を備え、
単一のモジュールにパッケージ化されることを特徴とするフィードバック回路。
前記エラーアンプは、
前記電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、
そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記フォトカプラ接続端子と接続される出力トランジスタと、
を含み、
前記保護回路は、そのベース／ゲートに前記異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記フォトカプラ接続端子と接続される出力トランジスタを含むことを特徴とする請求項１に記載のフィードバック回路。
前記ＤＣ／ＤＣコンバータの２次側に流れる電流に応じた電流検出信号とその上限レベルの誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込む過電流保護回路をさらに備えることを特徴とする請求項１または２に記載のフィードバック回路。
前記過電流保護回路は、前記エラーアンプと同様の構成を有することを特徴とする請求項３に記載のフィードバック回路。
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態の少なくとも一方を検出可能に構成されることを特徴とする請求項１から４のいずれかに記載のフィードバック回路。
前記出力トランジスタのコレクタ／ドレインと、前記フォトカプラ接続端子の間に設けられたダイオードと、
前記フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、
をさらに備えることを特徴とする請求項２に記載のフィードバック回路。
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フィードバック用フォトカプラと、
前記フィードバック用フォトカプラの出力側と接続され、前記フィードバック用フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタを制御する同期整流コントローラと、
前記フィードバック用フォトカプラの入力側と接続される請求項１から６のいずれかに記載のフィードバック回路と、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置され、前記ＤＣ／ＤＣコンバータの２次側の同期整流トランジスタを制御する同期整流コントローラであって、
前記絶縁同期整流型ＤＣ／ＤＣコンバータは、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される前記同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
を備え、
前記同期整流コントローラは、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記フォトカプラの入力側と接続されるフォトカプラ接続端子と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記フォトカプラ接続端子と接続され、前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラ接続端子に作用する保護回路と、
を備え、
単一のモジュールにパッケージ化されることを特徴とする同期整流コントローラ。
前記エラーアンプは、
前記電圧検出信号とその目標電圧の誤差を増幅する差動アンプと、
そのベース／ゲートに前記差動アンプの出力信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記フォトカプラ接続端子と接続される出力トランジスタと、
を含み、
前記保護回路は、そのベース／ゲートに前記異常検出信号が入力され、そのエミッタ／ソースが接地され、そのコレクタ／ドレインが前記フォトカプラ接続端子と接続される出力トランジスタを含むことを特徴とする請求項８に記載の同期整流コントローラ。
前記ＤＣ／ＤＣコンバータの２次側に流れる電流に応じた電流検出信号とその上限レベルの誤差を増幅し、前記誤差に応じた電流を前記フォトカプラ接続端子を介して前記フォトカプラの入力側から引き込む過電流保護回路をさらに備えることを特徴とする請求項８または９に記載の同期整流コントローラ。
前記過電流保護回路は、前記エラーアンプと同様の構成を有することを特徴とする請求項１０に記載の同期整流コントローラ。
前記異常検出回路は、前記ＤＣ／ＤＣコンバータの２次側の過電圧状態、過熱状態の少なくとも一方を検出可能に構成されることを特徴とする請求項８から１１のいずれかに記載の同期整流コントローラ。
前記出力トランジスタのコレクタ／ドレインと、前記フォトカプラ接続端子の間に設けられたダイオードと、
前記フォトカプラ接続端子の電圧を受け、それを安定化して内部電源電圧を生成する内部レギュレータと、
をさらに備えることを特徴とする請求項９に記載の同期整流コントローラ。
前記異常検出回路および前記エラーアンプのセットと前記駆動回路とは、電源プレーンが独立しており、またそれらのグランドプレーンが独立していることを特徴とする請求項８から１３のいずれかに記載の同期整流コントローラ。
前記同期整流トランジスタは、前記２次巻線の高電位側に挿入されるものであり、
前記トランスは、その２次側に設けられた補助巻線をさらに有し、
前記ＤＣ／ＤＣコンバータは、前記補助巻線を利用して前記同期整流トランジスタと前記２次巻線の間のラインの電位を基準とした外部電源電圧を生成するよう構成され、
前記駆動回路の前記グランドプレーンには、前記ラインの電位が供給され、前記駆動回路の前記電源プレーンには、前記外部電源電圧が供給されることを特徴とする請求項１４に記載の同期整流コントローラ。
前記エラーアンプおよび前記異常検出回路の共通の前記電源プレーンには、前記フォトカプラ接続端子の電圧から生成された内部電源電圧が供給され、前記エラーアンプおよび前記異常検出回路の共通の前記グランドプレーンには前記ＤＣ／ＤＣコンバータの２次側の接地電位が供給されることを特徴とする請求項１５に記載の同期整流コントローラ。
１次巻線および２次巻線を有するトランスと、
前記トランスの前記１次巻線と接続されるスイッチングトランジスタと、
前記トランスの前記２次巻線と接続される同期整流トランジスタと、
出力キャパシタと、
フォトカプラと、
前記同期整流トランジスタをスイッチングするとともに、前記出力キャパシタの出力電圧とその目標レベルの誤差に応じた電流を、前記フォトカプラの入力側に供給する請求項８から１６のいずれかに記載の同期整流コントローラと、
前記フォトカプラの出力側と接続され、前記同期整流コントローラが生成した前記電流に応じたフィードバック信号に応じて、前記スイッチングトランジスタを駆動する１次側コントローラと、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
絶縁同期整流型ＤＣ／ＤＣコンバータであって、
１次巻線および２次巻線を有するトランスと、
前記トランスの１次巻線と接続されるスイッチングトランジスタと、
前記トランスの２次巻線と接続される同期整流トランジスタと、
フォトカプラと、
前記フォトカプラの出力側と接続され、前記フォトカプラからのフィードバック信号に応じて前記スイッチングトランジスタをスイッチングする１次側コントローラと、
前記同期整流トランジスタをスイッチングする駆動回路と、
前記ＤＣ／ＤＣコンバータの出力電圧に応じた電圧検出信号とその目標電圧の誤差を増幅し、誤差に応じた電流を前記フォトカプラの入力側から引き込むエラーアンプと、
前記ＤＣ／ＤＣコンバータの２次側の異常を検出すると、異常検出信号をアサートする異常検出回路と、
前記異常検出信号がアサートされると、前記エラーアンプによるフィードバックが無効となり、前記スイッチングトランジスタのオン時間が減少するように、前記フォトカプラに作用する保護回路と、
を備えることを特徴とする絶縁同期整流型ＤＣ／ＤＣコンバータ。
フライバック型であることを特徴とする請求項７、１７、１８のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
フォワード型であることを特徴とする請求項７、１７、１８のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータ。
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、負荷に供給する請求項１８から２０のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
負荷と、
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、前記負荷に供給する請求項１８から２０のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
商用交流電圧をフィルタリングするフィルタと、
前記フィルタの出力電圧を全波整流するダイオード整流回路と、
前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
前記直流入力電圧を降圧し、直流出力電圧を生成する請求項１８から２０のいずれかに記載の絶縁同期整流型ＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源アダプタ。
絶縁同期整流型ＤＣ／ＤＣコンバータの２次側に配置される同期整流コントローラであって、
第１の半導体チップに集積化される同期整流トランジスタと、
第２の半導体チップに集積化され、前記同期整流トランジスタを制御する同期整流コントローラと、
を備え、単一モジュールを構成しており、
前記同期整流コントローラは、前記同期整流トランジスタの高温状態を検出し、前記高温状態において回路保護動作を実行し、
前記同期整流トランジスタの温度を検出する温度検出回路のうち、少なくとも温度検出素子は、前記第１の半導体チップに集積化されることを特徴とする同期整流コントローラ。
前記異常検出回路は、
前記過電圧状態を検出する第１検出回路と、
前記過熱状態を検出する第２検出回路と、
所定時間より長い期間にわたり前記過電圧状態と前記過熱状態の少なくとも一方が発生すると、前記異常検出信号をアサートするタイマー回路と、
を含むことを特徴とする請求項５に記載のフィードバック回路。
前記タイマー回路は、
その出力が前記異常検出信号であるフリップフロップと、
前記所定時間より長い期間にわたり前記過電圧状態と前記過熱状態の少なくとも一方が発生すると、前記フリップフロップにトリガを与えるタイマーと、
を含むことを特徴とする請求項２５に記載のフィードバック回路。
前記フィードバック回路、前記同期整流コントローラおよび前記同期整流トランジスタは、ひとつのモジュールにパッケージ化され、
前記ひとつのモジュールは、ゲートに所定のバイアス電圧を受け、一端が前記同期整流トランジスタのドレインと接続され、他端の電圧が前記同期整流トランジスタのゲート信号の生成に使用されるＦＥＴ（Field Effect Transistor）を含むことを特徴とする請求項１から６のいずれかに記載のフィードバック回路。
前記フィードバック回路、前記同期整流コントローラおよび前記同期整流トランジスタは、ひとつのモジュールにパッケージ化され、
前記ひとつのモジュールは、前記同期整流トランジスタのドレインと共通に接続される２個のドレインピンを含むことを特徴とする請求項１から６のいずれかに記載のフィードバック回路。
前記ひとつのモジュールは、
前記同期整流トランジスタの最大オン時間を規定するため第１ピンと、
前記フォトカプラ接続端子である第２ピンと、
電源電圧を受ける第３ピンと、
前記同期整流トランジスタのソースと接続される第４ピンと、
前記電圧検出信号を受ける第５ピンと、
外部のグランドと接続される第６ピンと、
をさらに有し、
前記第１ピンから前記第４ピンはパッケージの１辺に沿って設けられ、前記第５ピンおよび前記第６ピンおよび前記２個のドレインピンは、前記パッケージの別の辺に沿って設けられることを特徴とする請求項２８に記載のフィードバック回路。