JP2016028438A - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP2016028438A JP2016028438A JP2015194018A JP2015194018A JP2016028438A JP 2016028438 A JP2016028438 A JP 2016028438A JP 2015194018 A JP2015194018 A JP 2015194018A JP 2015194018 A JP2015194018 A JP 2015194018A JP 2016028438 A JP2016028438 A JP 2016028438A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- type semiconductor
- impurity concentration
- region
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】 光電変換部の電荷の転送効率を向上させることを目的とする。【解決手段】 活性領域115にN型半導体領域101及びフローティングディフュージョン105が配される。PDからFD105に電荷を転送するための転送ゲート電極103が半導体基板上に絶縁体を介して配される。PDを構成するN型半導体領域101の一部と転送ゲート電極103の一部とが互いに重なる。活性領域115にP型半導体領域106が配される。P型半導体領域106と、N型半導体領域101の転送ゲート電極103と重なった部分とは、半導体基板と絶縁体との界面に平行な方向において互いに隣接して配される。N型半導体領域101の不純物濃度ピークの位置とP型半導体領域106の不純物濃度ピークの位置とが異なる深さである。【選択図】 図3
Description
本発明は、固体撮像装置、とりわけ固体撮像装置の素子分離構造に関する。
特許文献1は、光電変換部と画素トランジスタ(能動素子)との間の素子分離構造を開示している。具体的には、以下の特徴を有する素子分離構造が開示されている。第一に、素子分離領域が、画素トランジスタのソース領域及びドレイン領域とは反対の導電型の半導体領域で形成される。第二に、画素トランジスタのチャネル領域から素子分離領域にわたって配された絶縁膜が、段差のない平坦な状態で形成される。特許文献1によれは、このような素子分離構造によって画素トランジスタの占める面積を削減することが可能になるとされている。
本発明者は、特許文献1に記載された素子分離構造について次のような課題を見出した。すなわち、転送部を他の素子から分離するために特許文献1に記載された素子分離構造がそのまま適用された場合、電荷の転送効率が低下するという課題である。
本発明は、上記の知見に基づくものであり、固体撮像装置における電荷の転送効率を向上させることが目的である。
本発明に係る固体撮像装置は、活性領域を含む半導体基板と、第1導電型の第1半導体領域と、前記第1導電型とは異なる導電型である第2導電型の第2半導体領域と、フローティングディフュージョンと、前記半導体基板上に前記半導体基板と接して配された絶縁体と、前記半導体基板上に前記絶縁体を介して配され、前記第1半導体領域から前記フローティングディフュージョンへの電荷の転送を制御する転送ゲート電極と、を有する固体撮像装置において、前記第1半導体領域、前記第2半導体領域、及び前記フローティングディフュージョンが前記活性領域に配され、前記第1半導体領域の一部は、前記転送ゲート電極の一部と重なって配され、前記第1半導体領域の前記一部と前記第2半導体領域とが、前記半導体基板と前記絶縁体との界面に沿った方向において隣接して配され、前記界面から前記第1半導体領域の前記一部の不純物濃度ピークの位置までの距離が、前記界面から前記第2半導体領域の不純物濃度ピークの位置までの距離と異なることを特徴とする。
本発明に係る固体撮像装置によれば、電荷の転送効率を向上させることが可能である。
本発明に係る固体撮像装置は半導体基板1を有する。半導体基板1は、固体撮像装置を構成する部材のうち半導体材料の部分である。半導体基板1は、例えば半導体ウェハに対して周知の半導体製造プロセスにより半導体領域が形成されたものを指す。半導体材料としては例えばシリコンが挙げられる。半導体基板1と接して絶縁体2が半導体基板1上に配される。絶縁体2は、例えばシリコン酸化膜である。半導体基板1には活性領域を有する。活性領域は半導体基板1のうち素子を構成する半導体領域が配される領域である。活性領域の境界は絶縁体分離部によって規定される。つまり絶縁体分離部が配されていない領域が活性領域ともいえる。絶縁体分離部はフィールド部と呼ばれることもある。具体的には、LOCOS(LOCal Oxidation of Silicon)やSTI(Shallow Trench Isolation)などによって活性領域の境界が規定される。あるいは、半導体基板1の全体が活性領域であってもよい。STI、LOCOSなどの絶縁体分離部は、局所的に絶縁体が厚くなっていたり、半導体基板に溝が形成されていたりする。このような加工がされていない領域は、活性領域と呼ぶことができる。また、活性領域においては半導体基板1と絶縁体2との界面がほぼ平坦であってもよい。ほぼ平坦とは、界面は例えば積層欠陥による段差や、ウェハレベルの反りなどのために理想的な面ではないことを意味している。
なお、本明細書における平面は、活性領域における半導体基板1と絶縁体2との界面に対して平行な面である。本明細書における深さ方向は、活性領域における半導体基板1と絶縁体2との界面に対して垂直な方向である。
以下、図1を例に本発明の要部を説明する。図1は、固体撮像装置の平面概略図を示している。図1には、複数の活性領域115a、115b、115cが示される。具体的には、光電変換部、FDが配される活性領域115aと、画素トランジスタのソース領域、ドレイン領域が配される活性領域115b、115cが示される。活性領域115aにN型半導体領域101が配される。たとえばN型半導体領域101は光電変換部の一部を構成するものである。光電変換部としては例えばフォトダイオード(以下、PD)が挙げられる。光電変換によって発生した電子はN型半導体領域101に収集される。N型半導体領域101は、光電変換によって発生した電子を蓄積可能な領域であってもよい。また、活性領域115aにフローティングディフュージョン(以下、FD)105が配される。FD105はN型半導体領域によって構成される。そして、N型半導体領域101からFD105に電子を転送するための転送ゲート電極103が半導体基板1上に絶縁体2を介して配される。
図1に示すとおり、PDを構成するN型半導体領域101の一部と転送ゲート電極103の一部とが互いに重なる。言い換えると、N型半導体領域101及び転送ゲート電極103が一つの平面に射影されたとき、N型半導体領域101の一部及び転送ゲート電極103の一部が当該平面上の同じ領域に射影される。
活性領域115aにはP型半導体領域106が配される。N型半導体領域101の転送ゲート電極103と重なった部分とP型半導体領域106とが平面方向に隣接して配される。平面方向は、半導体基板1と絶縁体2との界面に沿った方向である。これによって、P型半導体領域106は、N型半導体領域101の電子に対するポテンシャル障壁として機能することができる。もしくは、P型半導体領域106が、N型半導体領域101を他の素子から電気的に分離する機能を有していてもよい。他の素子とは、活性領域115aに配された別のN型半導体領域である。例えば、P型半導体領域106は、N型半導体領域101と、別の光電変換部に含まれるN型半導体領域102とを電気的に分離する素子分離としての機能を有してもよい。あるいは、P型半導体領域106は、N型半導体領域101と、活性領域115aに埋め込まれた導電体とを電気的に分離する機能を有してもよい。このように、P型半導体領域106が少なくともN型半導体領域101に対するポテンシャル障壁あるいは素子分離として機能する場合には、P型半導体領域106がN型半導体領域101と隣接して配されたと考えることができる。また、P型半導体領域106がN型半導体領域101とPN接合を構成する場合に、P型半導体領域106がN型半導体領域101と隣接して配されたと考えてもよい。
本発明は、半導体基板1と絶縁体2との界面からN型半導体領域101の不純物濃度ピークの位置までの深さが、半導体基板1と絶縁体2との界面からP型半導体領域106の不純物濃度ピークの位置までの深さと異なることが特徴である。図4(a)、(b)は半導体基板1における深さ方向に沿った不純物の分布を示している。縦軸が不純物濃度、横軸が深さを示している。深さ方向に沿った不純物濃度のプロットは曲線を描く。この曲線の極大となる点が不純物濃度ピークである。ここで、深さの基準(横軸の原点)は光電変換部における半導体基板1と絶縁体2との界面である。
続いて、N型半導体領域101の不純物濃度ピークの位置とP型半導体領域106の不純物濃度ピークの位置とが異なる深さであることの効果を説明する。まず、N型半導体領域101の一部が、転送ゲート電極103と重なって配されたことによって、N型半導体領域101からFD105への電荷の転送効率が向上することを説明する。次に、N型半導体領域101の転送ゲート電極103と重なって配された一部に隣接してP型半導体領域106が配されたことによって、転送効率が向上するという効果が小さくなる可能性があることについて説明する。最後に、本発明の特徴部分である、不純物濃度ピークの深さ方向の位置関係によって、上述の課題が解決され、転送効率が向上することを説明する。
N型半導体領域101からFD105に電荷が転送される際には、所定の電圧が転送ゲート電極103に供給される。その結果、転送ゲート電極103の直下にチャネルが形成される。所定の電圧はこのチャネルを形成するために必要な電圧である。チャネルを通じて、N型半導体領域101からFD105に電荷が移動する。本発明においては、N型半導体領域101の一部と転送ゲート電極103の一部とが重なって配される。すなわち、転送ゲート電極103の直下のチャネルが形成されるべき領域に、N型半導体領域101の一部が配される。これによって、チャネルにおけるポテンシャルバリアの発生が抑制される。その結果、転送効率が向上する。
一方、所定の領域にP型不純物(アクセプタ)が添加されることで、P型半導体領域106が形成される。しかしながら、P型不純物を添加する半導体プロセスの位置制御の精度に応じて、所定の領域以外の領域にもP型不純物が添加される恐れがある。あるいは、イオン注入後の熱処理の過程でP型不純物が所定の領域以外の領域に拡散しうる。このため、N型半導体領域101に隣接してP型半導体領域106が配される場合、N型半導体領域101にもP型不純物が添加される可能性がある。このようなP型不純物によって、N型半導体領域101内のN型不純物(ドナー)が補償される。
特に、N型半導体領域101の不純物濃度ピークの位置とP型半導体領域106の不純物濃度ピークとが同じ深さであると、P型半導体領域106のうち不純物濃度の比較的高い部分がN型半導体領域106の近傍に配されることになる。そのため、多数のP型不純物によってN型半導体領域101のN型不純物が補償される。結果として、N型半導体領域101の不純物濃度が大幅に低くなる恐れがある。あるいは、N型半導体領域であるべき領域が真性半導体領域やP型半導体領域になる場合も考えられる。この場合には、N型半導体領域101の面積が大幅に小さくなる恐れがある。
さらに、N型半導体領域101のなかでも、不純物濃度ピークが配された部分を含む不純物濃度の比較的高い領域の不純物濃度あるいは面積が小さくなりやすい。N型半導体領域101の不純物濃度の比較的高い領域は、先述の転送効率向上の効果に対して支配的に寄与する。そのため、このような領域の不純物濃度あるいは面積が小さいと、転送効率向上の効果も小さくなりやすい。
このように、N型半導体領域101の転送ゲート電極103と重なって配された部分の不純物濃度が小さくなる、もしくは、その面積が小さくなると、転送効率が低下する恐れがある。その理由は、第一に先述の転送効率向上の効果が減少するからである。あるいは、第二にN型半導体領域101の転送ゲート電極103と重なって配された部分のチャネル幅方向の長さが小さくなることによって、実効的なチャネル幅が狭くなるからである。
N型半導体領域101の転送ゲート電極103と重なっていない部分の不純物濃度もしくは面積が小さくなると、例えば感度や飽和電荷量が低減する可能性がある。しかし、N型半導体領域101の面積が十分大きいために、その影響はほとんど無視できる程度と考えられる。これに対して、N型半導体領域101の転送ゲート電極103と重なって配された一部は、面積が小さい。したがって不純物濃度あるいは面積が減少する絶対量が同じであっても、相対的な割合は大きくなる。こうして、本発明者は、N型半導体領域101の転送ゲート電極103と重なって配された一部の不純物濃度あるいは面積が小さくなることによる転送効率の低下は解決すべき課題であることを見出した。
本発明においては、N型半導体領域101の不純物濃度ピークの位置と、P型半導体領域106の不純物濃度ピークの位置とが異なる深さである。このため、上述の問題を改善することが可能である。
本発明によれば、N型半導体領域101の不純物濃度ピークとP型半導体領域106の不純物濃度ピークとが異なる深さに配される。そのため、平面上では互いに隣接した位置にN型半導体領域101とP型半導体領域106が配されていても、それぞれの不純物濃度の高い部分は深さ方向に所定の距離を置いて配される。これによって、N型半導体領域101のN型不純物のうち、P型半導体領域106のP型不純物によって補償されるN型不純物の数が低減される。そのため、N型半導体領域101の不純物濃度あるいは面積が小さくなりにくく、結果として、N型半導体領域101の一部が転送ゲート電極103の一部と重なって配されたことによる転送効率向上の効果が高くなる。
なお、不純物濃度ピークを持つ半導体領域は種々の方法によって形成され得る。その、一手法としてイオン注入が挙げられる。半導体領域がイオン注入によって形成されると、当該半導体領域は所定の深さに不純物濃度ピークを持つ。この後、不純物濃度ピークが残る条件で熱処理を行ってもよい。なお、イオン注入を用いて半導体領域を形成した場合であっても、不純物濃度ピークが半導体基板1上に積層された絶縁体2中に位置するようなエネルギーのイオン注入によって形成された半導体領域は、必ずしも当該半導体領域中に不純物濃度ピークを持つとは限らない。
また本発明を、平面でのFD105の面積が、平面でのN型半導体領域101の面積よりも小さい構成に適用するとより効果が高い。この理由は以下の通りである。FDの面積がPDの面積に比べて小さい場合には、チャネルの幅がPDのチャネル方向の幅よりも狭い。加えて、チャネルの長さが短いほうが、転送効率の点で有利である。したがって、チャネルの面積はPDの面積に比べて小さいことが多い。そのため、転送ゲート電極103と重なって配されたN型半導体領域101の一部は、その面積がN型半導体領域101の残りの部分の面積に比べて非常に小さい。したがってこのような構成に対して、本発明を適用するとさらに高い効果が得られるのである。
さらに平面でのFD105の面積が平面でのN型半導体領域101の面積よりも小さいことによって、感度の向上、飽和電荷の向上、または電荷電圧変換効率の向上の効果も得られる。その理由は、第一に感度や飽和電荷量を大きくするために面積の大きなPDのほうが有利だからである。第2に電荷電圧変換効率を大きくするためにFDの容量が小さいことが好ましく、そのためには面積の小さいFDのほうが有利だからである。ここで平面でのPDの面積とは、PDが一つの平面に射影されたときに、当該平面上のPDが射影された領域の面積を意味する。平面でのFD105の面積とは、FD105が一つの平面に射影されたときに、当該平面上のFD105が射影された領域の面積を意味する。なお、特に断りがない限り、以下では平面での面積を単に「面積」と記載する。
なお、以上の説明において信号電荷として電子を用いる構成を例示したが、信号電荷として正孔を用いることも可能である。信号電荷として電子を用いる場合は、第1導電型がN型、第2導電型がP型である。正孔を信号電荷として用いる場合には、信号電荷が電子の場合に対して各半導体領域の導電型を逆の導電型にすればよい。つまり、第1導電型がP型、第2導電型がN型である。
本発明の実施例を、図面を参照して詳細に説明する。図1は本発明に係る固体撮像装置の実施例1の平面概略図である。
101と102は光電変換部を構成するN型半導体領域である。それぞれが、半導体基板の深い位置に配されたP型半導体領域とPN接合を構成することでPDを構成している。このP型半導体領域はたとえばP型ウェルあるいはP型埋め込み層である。光電変換部において入射した光が電荷に変換される。光電変換によって発生した電荷はN型半導体領域101、102に蓄積される。
103、104は転送ゲート電極である。105はFDである。N型半導体領域101の電荷は転送ゲート電極103によってFD105へ転送される。N型半導体領域102の電荷は転送ゲート電極104によってFD105へ転送される。FD105は後述する増幅部の入力部として機能する。具体的には、FD105は、FD105に転送された電荷を電荷の量に応じた電圧に変換する。本実施例においては、2つのN型半導体領域101、102の電荷が共通ノードであるFD105へ転送される。しかし、N型半導体領域101の電荷が第1のFDに転送され、N型半導体領域102の電荷が第1のFDとは別の第2のFDに転送されるように、各光電変換部に対してFDを別ノードとする構成であってもよい。
N型半導体領域101とN型半導体領域102との間に、P型半導体領域106が配される。P型半導体領域106は、N型半導体領域101とN型半導体領域102とを電気的に分離する。
P型半導体領域107はPDを埋め込み型のフォトダイオードとするための表面領域である。P型半導体領域107は、N型半導体領域101、102よりも半導体基板の浅い位置に配される。P型半導体領域107がN型半導体領域101の全面と重なって配されることが好ましい。もちろん、P型半導体領域107がN型半導体領域101の一部のみに重なって配された構成でもよい。さらに、P型半導体領域107がP型半導体領域106の一部もしくは全部と重なって配されてもよい。P型半導体領域107がP型半導体領域106と電気的に接続されているとよい。
108はリセットトランジスタのゲート電極である。109、110はそれぞれリセットトランジスタのソース領域、ドレイン領域である。リセットトランジスタのソース領域109とFD105とが電気的に接続される。111は増幅トランジスタのゲート電極である。112、113はそれぞれ増幅トランジスタのソース領域、ドレイン領域である。増幅トランジスタのゲート電極111とFD105とが電気的に接続される。
114は絶縁体分離部である。絶縁体分離部114は例えばSTIである。絶縁体分離部114によって境界が規定された領域が活性領域である。具体的には、図1において、実線115a〜115cによって囲まれた領域が活性領域である。
図1に示すとおり、N型半導体領域101の一部が転送ゲート電極103と重なって配される。そして、転送ゲート電極103と重なって配されたN型半導体領域の一部に隣接する活性領域115aに、P型半導体領域106が配される。
活性領域115aにおいて転送ゲート電極103と重なった部分のうち、N型半導体領域101及びP型半導体領域106のいずれも配されていない領域には、P型半導体領域が配される。このP型半導体領域は、例えばP型ウェルである。もしくは、チャネルドーピングがなされトランジスタの閾値調整のための閾値調整領域となっていてもよい。
図2は本実施例における画素の等価回路図である。201は第1光電変換部、202は第2光電変換部である。第1光電変換部201は、図1のN型半導体領域101を含んで構成される。第2光電変換部202は図1のN型半導体領域102を含んで構成される。
203は第1転送トランジスタ、204は第2転送トランジスタである。第1転送トランジスタ203のゲートは、図1の転送ゲート電極103を含んで構成される。第1転送トランジスタ203のソースには、図1のN型半導体領域101が対応する。第1転送トランジスタ203のドレインには、図1のFD105が対応する。第2転送トランジスタ204のゲート、ソース、ドレインには、図1の転送ゲート電極104、N型半導体領域102、FD105がそれぞれ対応する。
206はリセットトランジスタである。207は増幅トランジスタである。205は増幅トランジスタ207の入力ノードである。増幅トランジスタ207の入力ノード205には、図1のFD105が対応する。すなわち、本実施例において、FD105は増幅トランジスタの入力部として機能する。
208は電源である。電源208はリセットトランジスタ206のドレイン、及び増幅トランジスタ207のドレインと電気的に接続される。増幅トランジスタ207のソースは、出力線209に接続される。
以上のような回路構成によって、光電変換部に入射した光に応じた信号が出力線209に出力される。この動作を簡単に説明する。まず、リセットトランジスタ206がオンすると、入力ノード205が電源電圧にリセットされる。次いで、転送トランジスタ203がオンすると、第1光電変換部201に蓄積された電荷が入力ノード205に転送される。入力ノード205に転送された電荷は電圧に変換される。すなわち、入力ノード205の電圧が、リセットされた時の電圧から電源電圧から転送された電荷の量に応じた電圧だけ変化する。増幅トランジスタは、入力ノードの電圧に応じた電圧を出力線209に出力する。第1転送トランジスタ203、第2転送トランジスタ204、リセットトランジスタ206のオンとオフは、それぞれのゲートに供給される電圧によって制御される。
続いて、本実施例の断面の構造と、深さ方向に沿った不純物の分布について説明する。図3(a)、(b)、(c)はそれぞれ図1の直線AB、直線CD、直線EFに沿った断面の概略図を示している。図1に対応する部分には同一の符号を付している。
図4(a)は、図3(a)の破線P11、破線P12に沿った不純物の分布を示している。図4(b)は、図3(b)の破線P13、破線P14に沿った不純物の分布を示している。図4(a)、(b)において、縦軸は不純物濃度、横軸は半導体基板と絶縁体2との界面からの深さを表している。
図3(a)は2つの光電変換部の断面を示している。P型半導体領域106は、N型半導体領域102及び103よりも半導体基板の深い位置にまで延在して配される。そのため、N型半導体領域101、102は、界面から深い位置においても素子分離部106によって電気的に分離される。N型半導体領域101、102及びP型半導体領域106よりも浅い位置にP型半導体領域107が配される。302は半導体基板1と絶縁体2との界面である。絶縁体2が半導体基板1と接するように半導体基板1上に配される。P型半導体領域107が素子分離層106と重なる位置まで延在して配されることにより、N型半導体領域101とN型半導体領域102との間の電気的な分離をより効果的に行うことが可能となる。
301はP型半導体領域である。P型半導体領域301は、N型半導体領域101及び102とPN接合を構成する。P型半導体領域301は、例えばN型半導体基板に配されたP型ウェルである。P型ウェルが、異なる深さに配された複数のP型半導体領域によって構成されてもよい。あるいは、P型半導体領域301は、P型半導体基板であってもよい。つまり、P型半導体基板の所定の位置にN型半導体領域を配することによって光電変換部が構成される場合であって、N型半導体領域が配されずもともとのP型半導体基板のままの状態である領域がP型半導体領域301であってもよい。
図4(a)は、図3(a)の破線P11、破線P12に沿った不純物の分布を示している。破線P11は光電変換部における深さ方向を示す。破線P12はP型半導体領域106が配された領域における深さ方向を示す。光電変換部において、浅いほうから順に、P型半導体領域107に含まれる不純物、N型半導体領域102に含まれる不純物、P型半導体領域301に含まれる不純物が配される。P型半導体領域106が配された領域において、浅いほうから順に、P型半導体領域107に含まれる不純物、P型半導体領域106に含まれる不純物、P型半導体領域301に含まれる不純物が配される。このように、不純物の分布を示す図において、N型半導体領域の不純物の分布であることは「n」で表され、P型半導体領域の不純物の分布であることは「p」で表される。以下の図でも同様である。
図4(a)が示す通り、N型半導体領域101の不純物濃度ピークの位置は、P型半導体領域106の不純物濃度ピークの位置とは深さが異なる。本実施例では、N型半導体領域101の不純物濃度ピークの位置が、P型半導体領域106の不純物濃度ピークの位置よりも浅い位置である。
また、図示されていないが、N型半導体領域102の不純物濃度ピークの位置は、P型半導体領域106の不純物濃度ピークの位置とは異なる深さである。本実施例では、N型半導体領域102の不純物濃度ピークの位置が、P型半導体領域106の不純物濃度ピークの位置よりも浅い位置である。
図3(b)、(c)は転送ゲート電極103を含む断面の概略図を示している。図3(b)はN型半導体領域101からFD105への電荷の転送方向に対して垂直な断面の概略図を示している。図3(c)は、電荷の転送方向を含む断面の概略図を示している。
図3(b)、(c)において、転送ゲート電極103は不図示の絶縁体を介して半導体基板1上に配される。図3(b)、(c)が示す通り、N型半導体領域101の一部が転送ゲート電極103と重なって配される。また、図3(b)が示す通り、転送ゲート電極103と重なって配されたN型半導体領域101の一部に隣接した領域に、P型半導体領域106が配される。なお、P型半導体領域106とは反対側に、絶縁体分離部104が配される。また、図3(b)が示す通り、転送ゲート電極103の一部がP型半導体領域106と重なっていてもよい。
図3(b)、(c)が示す通り、転送ゲート電極103と重なって配されたN型半導体領域101の一部は、P型半導体領域107と重なっていない。言い換えると、P型半導体領域107よりもN型半導体領域101のほうが、電荷の転送方向に沿ってFD105の近くまで延在している。このような構成によれば、電荷の転送効率を向上させることが可能である。
このような構成は、以下の方法で製造することができる。例えば、まず転送ゲート電極103を形成する。その後に、転送ゲート電極103の下に潜り込む方向に傾きをつけて不純物注入を行うことでN型半導体領域101を形成し、逆に転送ゲート電極103から遠ざかる方向に傾きをつけて不純物注入を行うことでP型半導体領域107を形成する。別の方法としては、まずN型半導体領域101を形成する。その後、N型半導体領域101と重なるように転送ゲート電極103を形成する。その後、転送ゲート電極103をマスクとしてP型半導体領域107を形成する。
図4(b)は、図3(b)の破線P13、破線P14に沿った不純物の分布を示している。破線P13はN型半導体領域101と転送ゲート電極103とが重なった領域における深さ方向を示す。破線P14は転送ゲート電極103と重なって配されたN型半導体領域101の一部に隣接して配されたP型半導体領域106における深さ方向を示す。N型半導体領域101と転送ゲート電極103とが重なった領域において、浅いほうから順に、N型半導体領域101に含まれる不純物、P型半導体領域301に含まれる不純物が配される。P型半導体領域106が配された領域において、浅いほうから順に、P型半導体領域107に含まれる不純物、P型半導体領域106に含まれる不純物、P型半導体領域301に含まれる不純物が配される。
図4(b)が示す通り、転送ゲート電極103と重なって配されたN型半導体領域101の一部の不純物濃度ピークの位置は、P型半導体領域106の不純物濃度ピークの位置とは異なる深さである。本実施例では、N型半導体領域101の一部の不純物濃度ピークが、P型半導体領域106の不純物濃度ピークよりも浅い位置に配される。
また、図示されていないが、転送ゲート電極104と重なって配されたN型半導体領域102の一部の不純物濃度ピークの位置は、P型半導体領域106の不純物濃度ピークの位置とは異なる深さである。本実施例では、N型半導体領域102の一部の不純物濃度ピークが、P型半導体領域106の不純物濃度ピークよりも浅い位置に配される。
N型半導体領域102の一部の不純物濃度ピークの位置と、P型半導体領域106の不純物濃度ピークの位置とがわずかでも異なっていれば本発明の効果を得ることができる。界面302からN型半導体領域102の一部の不純物濃度ピークの位置までの深さが、界面302からP型半導体領域106の不純物濃度ピークの位置までの深さと、50オングストローム以上異なっていることが好適である。また、イオン注入によって半導体領域を形成する場合は、深さの差が侵入深さの標準偏差の10分の1より大きいことが好ましい。標準偏差は、イオンの平均侵入深さから、不純物濃度が平均侵入深さにおける不純物濃度の半値となる深さまでの距離である。つまり、不純物濃度ピークの位置から、不純物濃度が不純物濃度ピークの半値となる位置までの距離が標準偏差である。
本実施例において、N型半導体領域101の不純物濃度ピークと同じ深さの不純物濃度ピークを有するP型半導体領域が、N型半導体領域101に隣接して配されてもよい場合がある。例えば、当該P型半導体領域の不純物濃度が、N型半導体領域101またはP型半導体領域106の不純物濃度に比べて十分低い場合である。例えば、不純物濃度が10分の1以下の場合などである。不純物濃度が10分の1以下の場合、N型半導体領域101やP型半導体領域106の不純物濃度に与える影響は高々10%程度である。したがって、その影響を無視できる場合がある。
入射光が基板内で光電変換されることを考慮すると、P型半導体領域107が深く形成されると、信号電荷が再結合により消滅し、感度の低下を招くため、P型半導体領域107が形成される深さはより浅いことが望ましい。具体的には、P型半導体領域107の不純物濃度ピークの位置が、界面302から0.10マイクロメートル以内の深さであることが好適である。P型半導体領域107を形成するために注入された不純物の不純物濃度ピークが半導体基板1に積層された絶縁体中に位置してもよい。このような場合、P型半導体領域107の内部には不純物濃度ピークが存在しない。また、界面302での不純物の偏析およびパイルアップを低減するために、信号電荷として電子が用いられる場合にはP型半導体領域107はボロンもしくはボロン化合物によって形成されることが好適である。信号電荷として正孔が用いられる場合には、導電型が反対になる。つまり、N型半導体領域107は砒素もしくは砒素化合物で形成されることが好適である。
また、転送ゲート電極103と重なったN型半導体領域101の一部が深くに配された場合、電荷転送に必要な電圧が高くなる可能性がある。したがって、転送ゲート電極103と重なって配されたN型半導体領域101の一部の不純物濃度ピークの位置は、界面302から0.00マイクロメートルより深く、かつ界面302から0.30マイクロメートルより浅いことが望ましい。界面302からN型半導体領域101の一部の不純物濃度ピークの位置までの深さは、0.10〜0.20マイクロメートルの範囲であることがより好ましい。不純物の拡散を考慮すると、信号電荷として電子を用いる場合には、N型半導体領域101は砒素もしくは砒素化合物で形成されることが好適である。信号電荷として正孔を用いる場合には、導電型が反対になる。つまり、P型半導体領域101がボロンもしくはボロン化合物で形成されることが好適である。
また、界面302からP型半導体領域106の不純物濃度ピークの位置までの深さは、0.20〜0.30マイクロメートルの範囲であることが好ましい。さらに、界面302からP型半導体領域106の不純物濃度ピークの位置までの深さは、0.22〜0.25マイクロメートルの範囲であることがより好ましい。不純物の拡散を考慮すると、信号電荷として電子を用いる場合には、P型半導体領域106はボロンもしくはボロン化合物で形成されることが好適である。信号電荷として正孔を用いる場合には、素子分離層106は砒素もしくは砒素化合物で形成されることが好適である。
このように、本実施例では、転送ゲート電極103と重なって配されたN型半導体領域101の一部の不純物濃度ピークの位置が、P型半導体領域106の不純物濃度ピークの位置よりも浅い。このような構成によれば、電荷転送に必要な電圧を低くしつつ、電気的な分離を行うことが可能である。
以上に述べた通り、本実施例では、N型半導体領域101の不純物濃度ピークの位置とP型半導体領域106の不純物濃度ピークの位置とが互いに異なる深さである。このような構成によれば、N型半導体領域101のうち、転送ゲート電極103と重なった部分の不純物濃度が減少することを抑えることが可能となる。この結果、光電変換部からFD105への電荷の転送効率を向上させることが可能である。
また、本実施例においては、複数の光電変換部の電荷が共通のFDへ転送される。このとき、複数の光電変換部が配された方向(図1の直線ABが示す方向)とは異なる方向(図1の直線EFが示す方向)に電荷が転送される。このような構成においては、複数の光電変換部が互いに近接して配される。互いに近接して配された2つの光電変換部を分離するために、P型半導体領域106の不純物濃度がより高いことが望ましい。一方で、P型半導体領域106の不純物濃度が高くなると不純物の拡散によって転送チャネルの実効的な幅が狭められる。つまり、電気的分離の性能を確保することと転送チャネルの幅を確保することとがトレードオフの関係になる。そのため、電荷の転送効率が低下するという課題がより顕著になる。したがって、本実施例のように、複数の光電変換部の電荷が共通のFDへ転送される構成において本発明が適用されることによって、より顕著な効果が得られる。
本発明に係る第2の実施例について説明する。本実施例の平面構造、等価回路及び動作は実施例1と同様である。実施例1と異なる点は、異なる深さに配された複数のN型半導体領域が1つの光電変換部に含まれる点である。この点について図面を用いて説明する。
本実施例の平面構造は図1に示される。図5(a)、(b)、(c)はそれぞれ図1の直線AB、直線CD、直線EFに沿った断面の概略図を示している。図6(a)は、図5(a)の破線P21、破線P22に沿った不純物の分布を示している。図6(b)は、図5(b)の破線P23、破線P24に沿った不純物の分布を示している。図6(a)、(b)において、縦軸は不純物濃度、横軸は半導体基板1と絶縁体との界面からの深さを表している。実施例1と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。
図5(a)〜(c)が示すように、本実施例ではN型半導体領域101よりも界面302から深い位置にN型半導体領域501が配される。平面で見たときに、N型半導体領域501の一部または全部がN型半導体領域101と重なる。N型半導体領域101及び501が1つの光電変換部(図2の第1光電変換部201)に含まれる。また、図5(a)が示すように、N型半導体領域102よりも界面302から深い位置にN型半導体領域502が配される。平面で見たときに、N型半導体領域502の一部または全部がN型半導体領域102と重なる。N型半導体領域102及び502が1つの光電変換部(図2の第2光電変換部202)に含まれる。
図6(a)は光電変換部における深さ方向(破線P21)に沿った不純物の分布を示している。異なる深さに配されたN型半導体領域101とN型半導体領域501とが互いに重なっているため、2つのN型半導体領域に対応した2つの不純物濃度ピークが配される。すなわち、N型半導体領域101の不純物濃度ピークとN型半導体領域201の不純物濃度ピークである。N型半導体領域101の不純物濃度ピークの位置はN型半導体領域501の不純物濃度ピークの位置よりも浅い。また、図6(a)には、P型半導体領域106における深さ方向(破線P22)に沿った不純物分布が示されている。図6(a)が示す通り、P型半導体領域106の不純物濃度ピークの位置は、N型半導体領域101及び501の不純物濃度ピークの位置のいずれとも異なる深さである。
図6(b)は、転送ゲート電極103と重なって配されたN型半導体領域101の一部における深さ方向(破線P23)に沿った不純物の分布を示している。また、図6(b)はN型半導体領域101の一部に隣接して配されたP型半導体領域106における深さ方向(破線P24)に沿った不純物の分布を示している。図6(b)が示す通り、P型半導体領域106の不純物濃度ピークの位置は、N型半導体領域101及び501の不純物濃度ピークの位置のいずれとも異なる深さである。本実施例では、界面302に近いほうから順に、N型半導体領域101の不純物濃度ピーク、P型半導体領域106の不純物濃度ピーク、N型半導体領域501の不純物濃度ピークが配される。
本実施例において、界面302からN型半導体領域101の不純物濃度ピークの位置までの深さは、0.10〜0.20マイクロメートルの範囲であることが好ましい。界面302からP型半導体領域106の不純物濃度ピークの位置までの深さは、0.20〜0.25マイクロメートルの範囲であることが好ましい。界面302からN型半導体領域501の不純物濃度ピークの位置までの深さは、0.25〜0.35マイクロメートルの範囲であることが好ましい。なお、界面302からP型半導体領域107の不純物濃度ピークの位置までの深さは、0.00〜0.10マイクロメートルの範囲であることが好ましい。
このように、深さの異なる複数のN型半導体領域が1つの光電変換部に含まれることによって、より深い位置にN型半導体領域を配することが容易になる。この理由は、異なる注入エネルギーによる複数回のイオン注入によって、深さの異なる複数のN型半導体領域を容易に形成することができるからである。深い位置にN型半導体領域が配されることによって、半導体基板1の深い位置で発生した電荷を蓄積することが可能となる。結果として感度を向上させることが可能である。
また図5(c)に示されるように、本実施例においては、N型半導体領域501よりもN型半導体領域101のほうが、電荷の転送方向に沿ってFD105へ延在している。転送ゲート電極103を形成した後にN型半導体領域101、501を形成する場合に、このような構成は有利である。浅い側のN型半導体領域101を形成する際には、転送ゲート電極103へ潜り込む方向へ傾きをつけてイオン注入を行うことで、N型半導体領域101からFD105への電荷転送に必要な電圧を低くすることが可能となる。この時、傾きを大きくすることでフォトレジストや転送ゲート電極103によるシャドウイング効果が大きくなり、注入される不純物の量が減少する。その結果、N型半導体領域101における総不純物量が減少する。これを補うために、深い側のN型半導体領域501を形成する際には、N型半導体領域101を形成する時よりも、傾ける角度を小さくする、あるいは垂直にしてイオン注入を行う。これによって、シャドウイング効果を低減し、光電変換部における不純物の量を増加させることが可能となる。結果、蓄積電荷量を減少させることなく、電荷の転送を行うのに必要な電圧を低く抑えることが可能となる。
さらに、N型半導体領域101を砒素または砒素化合物のイオン注入によって形成し、N型半導体領域501をリンまたはリン化合物のイオン注入によって形成してもよい。リンは砒素よりも軽いため、より深い位置まで不純物を注入することが可能である。一方、砒素はリンよりも重いため、拡散しにくいという利点がある。もちろん、N型半導体領域101及びN型半導体領域501の両方を砒素または砒素化合物のイオン注入によって形成してもよい。
本発明に係る第3の実施例について説明する。本実施例の平面構造、等価回路及び動作は実施例1及び実施例2と同様である。実施例1及び実施例2と異なる点は、光電変換部に含まれるN型半導体領域に隣接して、深さの異なる複数のP型半導体領域が配される点である。この点について図面を用いて説明する。
本実施例の平面構造は図1に示される。図7(a)、(b)はそれぞれ図1の直線AB、直線CDに沿った断面の概略図を示している。図8(a)は、図7(a)の破線P31、破線P32に沿った不純物の分布を示している。図8(b)は、図7(b)の破線P33、破線P34に沿った不純物の分布を示している。図8(a)、(b)において、縦軸は不純物濃度、横軸は半導体基板1と絶縁体との界面からの深さを表している。実施例1あるいは実施例2と同様の機能を有する部分には同様の符号を付し、詳細な説明は省略する。
図7(a)が示す通り、本実施例では、N型半導体領域101に隣接して、P型半導体領域106及びP型半導体領域701が配される。P型半導体領域106、及びP型半導体領域701はいずれも活性領域115に配される。また、図7(b)が示す通りは、転送ゲート電極103に重なって配されたN型半導体領域101の一部に隣接してP型半導体領域106及びP型半導体領域701が配される。P型半導体領域701はP型半導体領域106よりも界面302から深い位置に配される。そして、平面で見たときに、P型半導体領域701の一部または全部がP型半導体領域106と重なる。P型半導体領域701は、N型半導体領域101と他の素子とを電気的に分離する。図7(a)では、P型半導体領域701が、N型半導体領域101とN型半導体領域102とを電気的に分離している。このように、本実施例においては、光電変換部に含まれるN型半導体領域101を他の素子と電気的に分離するために、深さの異なる複数のP型半導体領域がN型半導体領域101に隣接して配される。
図8(a)において、光電変換部における深さ方向(破線P31)に沿った不純物の分布は実施例2と同様である。P型半導体領域106における深さ方向(破線P32)に沿った不純物の分布は、P型半導体領域106の不純物濃度ピークとP型半導体領域701の不純物濃度ピークを有する。そして、P型半導体領域106及びP型半導体領域701の不純物濃度ピークの位置は、いずれもN型半導体領域101の不純物濃度ピークの位置とは異なる深さである。
図8(b)において、転送ゲート電極103と重なって配されたN型半導体領域101の一部における深さ方向(破線P33)に沿った不純物の分布は実施例2と同様である。P型半導体領域106における深さ方向(破線P32)に沿った不純物の分布は、P型半導体領域106の不純物濃度ピークとP型半導体領域701の不純物濃度ピークを有する。そして、P型半導体領域106及びP型半導体領域701の不純物濃度ピークの位置は、いずれもN型半導体領域101の不純物濃度ピークの位置とは異なる深さである。本実施例においては、浅いほうから順に、N型半導体領域101の不純物濃度ピーク、P型半導体領域106の不純物濃度ピーク、N型半導体領域501の不純物濃度ピーク、P型半導体領域701の不純物濃度ピークが配される。この4つの半導体領域の不純物濃度ピークの深さはいずれも異なる深さである。
本実施例において、界面302からN型半導体領域101の不純物濃度ピークの位置までの深さは、0.10〜0.20マイクロメートルの範囲であることが好ましい。界面302からP型半導体領域106の不純物濃度ピークの位置までの深さは、0.20〜0.25マイクロメートルの範囲であることが好ましい。界面302からN型半導体領域501の不純物濃度ピークの位置までの深さは、0.25〜0.35マイクロメートルの範囲であることが好ましい。界面302からP型半導体領域701の不純物濃度ピークの位置までの深さは、0.35〜0.50マイクロメートルの範囲であることが好ましい。なお、界面302からP型半導体領域107の不純物濃度ピークの位置までの深さは、0.00〜0.10マイクロメートルの範囲であることが好ましい。
以上に述べた通り、本実施例では、P型半導体領域106及びP型半導体領域701がN型半導体領域101に隣接して配される。そして、P型半導体領域106及びP型半導体領域701の不純物濃度ピークの位置は、いずれもN型半導体領域101の不純物濃度ピークの位置とは異なる深さである。このような構成によれば、実施例2の効果に加えて、より深い位置までP型半導体領域を配することが容易になるという利点がある。
また、本実施例においては、P型半導体領域701の不純物濃度ピークが、N型半導体領域101の不純物濃度ピークより浅い位置に配されてもよい。そして、浅いほうから順に、P型半導体領域106の不純物濃度ピーク、N型半導体領域101の不純物濃度ピーク、P型半導体領域701の不純物濃度ピーク、N型半導体領域501の不純物濃度ピークが配される構成でもよい。このような構成によれば、電気的な分離の性能を向上させることが可能である。転送ゲート電極103やそのほかのゲート電極に電圧が印加された場合、電界効果によって界面302に近い領域のポテンシャルが大きく変化する。そのため、界面に近い領域に電気的分離の機能を有するP型半導体領域106が配されることによって、電気的な分離の性能を向上させることが可能だからである。
本発明に係る第4の実施例について説明する。図9は本実施例の平面構造の概略図である。実施例1〜3と同様の機能を有する部分は同じ符号を付し、詳細な説明は省略する。
本実施例は、4つの光電変換部の電荷が共通のFD105に転送されることが特徴である。図9において、901は第1光電変換部に含まれるN型半導体領域である。902は第2光電変換部に含まれるN型半導体領域である。903は第3光電変換部に含まれるN型半導体領域である。904は第4光電変換部に含まれるN型半導体領域である。
4つのN型半導体領域901〜904は、それぞれ第1〜第4の光電変換部で発生した電荷を蓄積する。4つのN型半導体領域901〜904のそれぞれに対応して、転送ゲート電極905〜908が配される。転送ゲート電極905〜908によって、4つのN型半導体領域901〜904に蓄積された電荷は共通のFD105に転送される。
4つのN型半導体領域901〜904は、それぞれ第1〜第4の光電変換部で発生した電荷を蓄積する。4つのN型半導体領域901〜904のそれぞれに対応して、転送ゲート電極905〜908が配される。転送ゲート電極905〜908によって、4つのN型半導体領域901〜904に蓄積された電荷は共通のFD105に転送される。
本実施例において、N型半導体領域901の一部は対応する転送ゲート電極905と重なって配される。同じく各N型半導体領域902〜904の一部は、対応する転送ゲート電極906〜908と重なって配される。そして、転送ゲート電極と重なって配された一部に隣接する活性領域115にP型半導体領域106が配される。
N型半導体領域901〜904が配された領域における深さ方向に沿った不純物の分布は、実施例1〜3のN型半導体領域101が配された領域における不純物の分布と同様である。したがって、N型半導体領域901〜904のそれぞれの不純物濃度ピークの位置は、P型半導体領域106の不純物濃度ピークの位置とは異なる深さである。
図10は本実施例の等価回路である。1001は第1光電変換部、1002は第2光電変換部、1003は第3光電変換部、1004は第4光電変換部である。1005は第1転送トランジスタ、1006は第2転送トランジスタ、1007は第3転送トランジスタ、1008は第4転送トランジスタである。第1〜第4転送トランジスタは互いに独立にオン、オフが制御される。
図10が示す通り、本実施例では、4つの光電変換部が1つの増幅トランジスタ207を共有している。このような構成によれば、実施例1〜3の効果に加えて、さらに光電変換部の面積を大きくすることができる。
本発明に係る第5の実施例について説明する。図11は本実施例の平面構造の概略図である。実施例1〜4と同じ機能を有する部分には同一の符号を付し、詳細な説明は省略する。なお、本実施例の等価回路は実施例4と同様である。
図11には4つの光電変換部が示される。第1〜第4光電変換部のそれぞれがN型半導体領域1101〜1104を含む。4つのN型半導体領域1101〜1104のそれぞれに対応して、転送ゲート電極1105〜1108が配される。そして、第1光電変換部に含まれるN型半導体領域1101及び第2光電変換部に含まれるN型半導体領域1102の電子は、第1のFD1109に転送される。第3光電変換部に含まれるN型半導体領域1103及び第2光電変換部に含まれるN型半導体領域1104の電子は、第2のFD1109に転送される。第1のFD1109、第2のFD1110、及び増幅トランジスタのゲート電極111は接続配線1113によって互いに電気的に接続される。なお、増幅トランジスタのゲート電極111と接続配線1113とは一体となっている。第1のFD1109と接続配線1113とはシェアードコンタクト1114によって電気的に接続される。第2のFD1110と接続配線1113とはシェアードコンタクト1115によって電気的に接続されている。シェアードコンタクトとは、半導体領域同士、半導体領域とゲート電極との間、あるいはゲート電極同士を、配線層を介することなく接続するコンタクトのことである。また、図11においては、第2のFD1110がリセットトランジスタのソースあるいはドレインと共通の領域となっている。したがって光電変換部及びFDが配された活性領域115aにリセットトランジスタが配される。
本実施例においては、第1のFD1109と第2のFD1110とが接続配線1113によって電気的に接続される。このような構成によれば、4つの光電変換部が1つの増幅トランジスタ207を共有している。したがって、実施例1〜3の効果に加えて、さらに光電変換部の面積を大きくすることができる。
以上の実施例1〜5の説明においては、N型半導体領域が光電変換部に含まれるN型半導体領域から、FDへの電荷の転送を例に説明した。しかしながら、本発明を適用可能な構成はこのような構成に限られない。たとえば、電荷を蓄積する蓄積領域に含まれるN型半導体領域からFDへの電荷を転送する転送部において、本発明を適用することが可能である。また、CCDの電荷転送部に適用することも可能である。なお、実施例1〜5の構成は適宜組み合わせて実施することができる。
1 半導体基板
2 絶縁体
101、102 N型半導体領域
103、104 転送ゲート電極
105 フローティングディフュージョン
106 P型半導体領域
115 活性領域
302 半導体基板と絶縁体との界面
2 絶縁体
101、102 N型半導体領域
103、104 転送ゲート電極
105 フローティングディフュージョン
106 P型半導体領域
115 活性領域
302 半導体基板と絶縁体との界面
Claims (10)
- 活性領域を含む半導体基板と、
第1導電型の第1半導体領域と、
前記第1導電型とは異なる導電型である第2導電型の第2半導体領域と、
前記第1導電型の第3半導体領域と、
前記半導体基板上に前記半導体基板と接して配された絶縁体と、
前記半導体基板上に前記絶縁体を介して配され、前記第1半導体領域から第1のフローティングディフュージョンへの電荷の転送を制御する転送ゲート電極と、
前記半導体基板上に前記絶縁体を介して配され、前記第3半導体領域から第2のフローティングディフュージョンへの電荷の転送を制御する、前記転送ゲート電極とは別の転送ゲート電極と、
前記第1半導体領域、前記第2半導体領域、及び前記第3半導体領域の上に重なるように延在して配された第2導電型の半導体領域と、
を有する固体撮像装置において、
前記第1半導体領域、前記第2半導体領域、前記第3半導体領域、前記第1のフローティングディフュージョン、及び前記第2のフローティングディフュージョンが、同一の前記活性領域に配され、
前記第1半導体領域の一部は、前記転送ゲート電極の一部と重なって配され、
前記第3半導体領域の一部は、前記別の転送ゲート電極の一部と重なって配され、
前記第1半導体領域の前記一部と、前記第3半導体領域の前記一部との間に、前記第2半導体領域が、隣接して配され、
前記半導体基板と前記絶縁体との界面から前記第1半導体領域の前記一部の不純物濃度ピークの位置までの距離が、前記界面から前記第2半導体領域の不純物濃度ピークの位置までの距離と異なり、
前記第1半導体領域と、前記第2半導体領域と、前記第3半導体領域の配列方向が、前記第1半導体領域から前記第1のフローティングディフュージョンへの電荷転送方向及び前記第3半導体領域から前記第2のフローティングディフュージョンへの電荷転送方向のいずれとも異なることを特徴とする固体撮像装置。 - 前記界面から前記第3半導体領域の前記一部の不純物濃度ピークの位置までの距離が、前記界面から前記第2半導体領域の不純物濃度ピークの位置までの距離と異なることを特徴とする請求項1に記載の固体撮像装置。
- 前記第1半導体領域の面積は、前記第1のフローティングディフュージョンの面積よりも大きいことを特徴とする請求項1または請求項2に記載の固体撮像装置。
- 前記転送ゲート電極の前記一部とは別の一部が前記第2半導体領域の一部と重なっていることを特徴とする請求項1乃至請求項3のいずれかに記載の固体撮像装置。
- 前記固体撮像装置は、前記第1半導体領域と重なって配された第1導電型の第4半導体領域をさらに有し、
前記第4半導体領域の不純物濃度ピークの位置と、前記第2半導体領域の不純物濃度ピークの位置とが、前記界面を基準として互いに異なる深さであることを特徴とする請求項1乃至請求項4のいずれか一項に記載の固体撮像装置。 - 前記固体撮像装置は、前記第2半導体領域と重なって配された第2導電型の第5半導体領域をさらに有し、
前記第5半導体領域の不純物濃度ピークの位置と、前記第1半導体領域不純物濃度ピークの位置とが、前記界面を基準として互いに異なる深さであることを特徴とする請求項1乃至請求項5のいずれか一項に記載の固体撮像装置。 - 前記固体撮像装置は第2導電型の第6半導体領域をさらに有し、
前記第6半導体領域は、前記第1半導体領域及び前記第2半導体領域と重なって配され、かつ、前記第1半導体領域及び前記第2半導体領域よりも前記界面に近い位置に配されたことを特徴とする請求項1乃至請求項6のいずれか一項に記載の固体撮像装置。 - 前記固体撮像装置は光電変換部を有し、
前記第1半導体領域が、光電変換部の一部を構成することを特徴とする請求項1乃至請求項7のいずれか一項に記載の固体撮像装置。 - 前記第2半導体領域は、前記第1半導体領域の電荷に対するポテンシャル障壁として機能することを特徴とする請求項1乃至請求項8のいずれか一項に記載の固体撮像装置。
- 前記第2半導体領域は、前記第1半導体領域を別の素子から電気的に分離するための分離領域であることを特徴とする請求項1乃至請求項9のいずれか一項に記載の固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015194018A JP6012831B2 (ja) | 2015-09-30 | 2015-09-30 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015194018A JP6012831B2 (ja) | 2015-09-30 | 2015-09-30 | 固体撮像装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011026351A Division JP5818452B2 (ja) | 2011-02-09 | 2011-02-09 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016028438A true JP2016028438A (ja) | 2016-02-25 |
JP6012831B2 JP6012831B2 (ja) | 2016-10-25 |
Family
ID=55360799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015194018A Active JP6012831B2 (ja) | 2015-09-30 | 2015-09-30 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6012831B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021166913A1 (ja) * | 2020-02-20 | 2021-08-26 | ヌヴォトンテクノロジージャパン株式会社 | 固体撮像装置および撮像装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223134A (ja) * | 2004-02-05 | 2005-08-18 | Canon Inc | 撮像装置及び撮像装置の製造方法 |
JP2008205022A (ja) * | 2007-02-16 | 2008-09-04 | Sony Corp | 固体撮像装置 |
JP2008205044A (ja) * | 2007-02-16 | 2008-09-04 | Sharp Corp | 固体撮像素子および電子情報機器 |
JP2010147193A (ja) * | 2008-12-17 | 2010-07-01 | Sharp Corp | 固体撮像装置およびその製造方法、並びに電子情報機器 |
-
2015
- 2015-09-30 JP JP2015194018A patent/JP6012831B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223134A (ja) * | 2004-02-05 | 2005-08-18 | Canon Inc | 撮像装置及び撮像装置の製造方法 |
JP2008205022A (ja) * | 2007-02-16 | 2008-09-04 | Sony Corp | 固体撮像装置 |
JP2008205044A (ja) * | 2007-02-16 | 2008-09-04 | Sharp Corp | 固体撮像素子および電子情報機器 |
JP2010147193A (ja) * | 2008-12-17 | 2010-07-01 | Sharp Corp | 固体撮像装置およびその製造方法、並びに電子情報機器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021166913A1 (ja) * | 2020-02-20 | 2021-08-26 | ヌヴォトンテクノロジージャパン株式会社 | 固体撮像装置および撮像装置 |
US11950005B2 (en) | 2020-02-20 | 2024-04-02 | Nuvoton Technology Corporation Japan | Solid-state imaging device and imaging apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP6012831B2 (ja) | 2016-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5818452B2 (ja) | 固体撮像装置 | |
US9711558B2 (en) | Imaging device with photoelectric converter | |
JP6406585B2 (ja) | 撮像装置 | |
US7939859B2 (en) | Solid state imaging device and method for manufacturing the same | |
WO2014002362A1 (ja) | 固体撮像装置及びその製造方法 | |
JP2014116472A (ja) | 固体撮像装置およびその製造方法 | |
CN103456752A (zh) | Cmos图像传感器及其形成方法 | |
JP5539373B2 (ja) | 固体撮像装置及びその製造方法 | |
JP2007053217A (ja) | 固体撮像素子 | |
US9887231B2 (en) | Solid-state imaging device and method of manufacturing the device | |
JP2012109540A (ja) | 固体撮像装置の製造方法 | |
KR20070075160A (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
JP2016154166A (ja) | 光電変換装置及びその製造方法 | |
JP5717329B2 (ja) | 固体撮像装置及びその製造方法 | |
US9899444B2 (en) | Solid-state image capturing device and manufacturing method for the same | |
JP2009065155A (ja) | イメージセンサー | |
JP5199545B2 (ja) | イメージセンサおよびその製造方法 | |
US20080157145A1 (en) | Method of fabricating image sensor | |
JP2010087514A (ja) | イメージセンサ及びその製造方法 | |
JP6012831B2 (ja) | 固体撮像装置 | |
KR20130135032A (ko) | 접합 격리 영역들을 형성하기 위한 자가정렬된 임플란테이션 공정 | |
JP2012015160A (ja) | 固体撮像装置及びその製造方法 | |
KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
JP6668600B2 (ja) | 固体撮像素子及びその製造方法 | |
JP2009164600A (ja) | イメージセンサ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160920 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6012831 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |