JP2016015828A - 電源システム - Google Patents
電源システム Download PDFInfo
- Publication number
- JP2016015828A JP2016015828A JP2014136743A JP2014136743A JP2016015828A JP 2016015828 A JP2016015828 A JP 2016015828A JP 2014136743 A JP2014136743 A JP 2014136743A JP 2014136743 A JP2014136743 A JP 2014136743A JP 2016015828 A JP2016015828 A JP 2016015828A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- power
- precharge
- mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】2つの直流電源と電力線との間で直流電圧変換を実行する電源システムにおいて、電力線に接続されたキャパシタを、エネルギ損失を抑制して速やかに放電する。
【解決手段】電力変換器50は、電力線20および21の間に直列に接続されたスイッチング素子S1〜S4と、リアクトルL1,L2とを有する。直流電源10aは、リレーSMR1を経由して、ノードN2および電力線21の間に電気的に接続される。直流電源10bは、リレーSMR2を経由して、ノードN1およびN3の間に電気的に接続される。電力変換器50は、リレーSMR1およびSMR2の少なくとも一方がオンされた状態において、スイッチング素子S1〜S4のオンオフ制御を伴って、電力線20および21の間に接続された出力キャパシタCHからの放電電流によって直流電源10aまたは10bを充電する強制放電モードを有する。
【選択図】図1
【解決手段】電力変換器50は、電力線20および21の間に直列に接続されたスイッチング素子S1〜S4と、リアクトルL1,L2とを有する。直流電源10aは、リレーSMR1を経由して、ノードN2および電力線21の間に電気的に接続される。直流電源10bは、リレーSMR2を経由して、ノードN1およびN3の間に電気的に接続される。電力変換器50は、リレーSMR1およびSMR2の少なくとも一方がオンされた状態において、スイッチング素子S1〜S4のオンオフ制御を伴って、電力線20および21の間に接続された出力キャパシタCHからの放電電流によって直流電源10aまたは10bを充電する強制放電モードを有する。
【選択図】図1
Description
この発明は、電源システムに関し、より特定的には、2つの直流電源とキャパシタが接続された電力線との間で直流電圧変換を実行する電源システムの制御に関する。
特開2013−13234号公報(特許文献1)には、複数のスイッチング素子のスイッチングパターンを切換えることよって、2つの直流電源を直列接続した状態でDC/DC変換を行なう動作モード(直列接続モード)と、2つの直流電源を並列に使用する状態でDC/DC変換を行なう動作モード(並列接続モード)とを切替えることが可能な電力変換器を含む電源システムの構成が記載されている。
直流電圧変換を実行する電源システムでは、電力変換器の出力側で負荷と接続される電力線に平滑キャパシタが接続されることが一般的である。特許文献1に記載された電源システムでは、電力変換器が昇圧機能を有するため、電力線と接続された平滑キャパシタの電圧は、各直流電源の電圧に制約されず、高電圧まで上昇できる。
このため、電源システムの状態によっては、上昇した平滑キャパシタの電圧を速やかに低下させることが必要になる可能性がある。一般的には、平滑キャパシタに対して並列に、電源オフ後の残留電荷放電用の放電抵抗を接続する構成が公知であるが、当該放電抵抗には常時電流が流れるので、その抵抗値はある程度高くせざるを得ない。
したがって、放電抵抗による電荷の放電では、平滑キャパシタの電圧を速やかに低下させることが困難である。さらに、放電抵抗を用いると、電圧低下に伴ってエネルギ損失の発生を余儀なくされる。
この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、2つの直流電源と電力線との間で直流電圧変換を実行する電源システムにおいて、電力線に接続されたキャパシタを、エネルギ損失を抑制して速やかに放電することである。
この発明による電源システムは、負荷と接続された第1および第2の電力線間に直流電圧を出力する。電源システムは、第1および第2の電力線間に電気的に接続された出力キャパシタと、第1および第2の直流電源と、第1の直流電源に対応する第1の開閉器と、第2の直流電源に対応する第2の開閉器と、第1から第4のスイッチング素子と、第1および第2のリアクトルと、第1から第4のスイッチング素子のオンオフおよび第1および第2の開閉器のオンオフを制御する制御装置とを備える。第1から第4のスイッチング素子は、第1および第2の電力線の間に順に直列接続される。第1のリアクトルは、第2および第3のスイッチング素子の接続ノードと第2の電力線との間に、第1の直流電源および第1の開閉器と直列に電気的に接続される。第2のリアクトルは、第1および第2のスイッチング素子の接続ノードと、第3および第4のスイッチング素子の接続ノードとの間に、第2の直流電源および第2の開閉器と直列に電気的に接続される。制御装置は、第1および第2の開閉器の少なくとも一方が閉成された状態において、複数の動作モードのうちの1つの動作モードを選択的に適用されて動作することによって直流電圧を制御するように構成される。複数の動作モードは、第1および第2の開閉器の少なくとも一方が閉成された状態において、第1から第4のスイッチング素子の周期的なオンオフ制御を伴って、出力キャパシタからの放電によって第1または第2の直流電源を充電する強制放電モードを有する。
好ましくは、強制放電モードは、第1の放電モードと、第2の放電モードとを含む。第1の放電モードでは、少なくとも第1の開閉器が閉成された状態において、第1から第4のスイッチング素子の各々がオフされた第1の期間と、第1および第2のスイッチング素子がオンされるとともに第3および第4のスイッチング素子がオフされる第2の期間とを周期的に繰り返すことによって、出力キャパシタの電圧が第1の直流電源の電圧まで低下される。第2の放電モードでは、少なくとも第2の開閉器が閉成された状態において、第1の期間と、第1および第4のスイッチング素子がオンされるとともに第2および第3のスイッチング素子がオフされる第3の期間とが交互に繰り返されることによって、出力キャパシタの電圧が第2の直流電源の電圧まで低下される。
さらに好ましくは、電源システムは、出力キャパシタに対して並列に電気的に接続された放電抵抗をさらに備える。制御装置は、電源システムの停止時において、強制放電モードによって出力キャパシタの電圧を第1または第2の直流電源の電圧まで低下させた後、第1から第4のスイッチング素子をオフに維持して放電抵抗によって出力キャパシタの電荷を放電する。
また好ましくは、電源システムは、第1および第2のキャパシタと、電流制限回路とを備える。第1のキャパシタは、第1の開閉器を経由して第1の直流電源と並列に接続される。第2のキャパシタは、第2の開閉器を経由して第2の直流電源と並列に接続される。電流制限回路は、第1および第2の直流電源のうちの一方の直流電源のみに対応して設けられ、第1および第2の開閉器のうちの対応する一方の開閉器に対して並列に接続される。電流制限回路は、直列に接続された、電流制限抵抗と、制御装置によってオンオフが制御される第3の開閉器とを含む。制御装置は、電源システムの起動時において、第1のプリチャージと、第2のプリチャージとを実行する。第1のプリチャージは、第1および第2の開閉器が開放された状態で第3の開閉器を閉成する第1の状態を形成して、第1および第2のキャパシタのうちの第3の開閉器と接続された一方のキャパシタおよび出力キャパシタが、一方の直流電源の出力電圧へプリチャージされる。第2のプリチャージは、第1のプリチャージの完了に応じて、第3の開閉器を開放する一方で第1および第2の開閉器のうちの一方の開閉器を閉成する第2の状態を形成するとともに、当該第2の状態下で、第1および第2のキャパシタのうちの他方のキャパシタを、第1および第4のスイッチング素子の周期的なオンオフ制御を伴って第1および第2の直流電源のうちの他方の直流電源の出力電圧へプリチャージする。さらに、制御装置は、第2のプリチャージの完了に応じて、第3の状態を形成する。第3の状態において、第1および第2の開閉器が閉成されるとともに第3の開閉器が開放され、かつ、出力キャパシタの電圧は、第1および第2の直流電源の出力電圧のうちの高い方の電圧に制御される。さらに、第2のプリチャージにおいて、一方の直流電源の電圧を昇圧して出力キャパシタを充電する昇圧制御と、昇圧制御後に強制放電モード用いて出力キャパシタの電圧を高い方の電圧まで低下させるための放電制御とが実行される。
さらに好ましくは、一方の直流電源の出力電圧が他方の直流電源の出力電圧よりも低い場合には、制御装置は、第2のプリチャージにおいて、昇圧制御を行った後に、他方のキャパシタの電圧を一方の直流電源の出力電圧まで上昇させるように、第1から第4のスイッチング素子を周期的にオンオフ制御するための第1のプリチャージモードを実行する。さらに、制御装置は、第1のプリチャージモードの完了後、出力キャパシタの電圧を一方の直流電源の出力電圧まで低下させるために放電制御を実行し、放電制御の完了後に、他方のキャパシタおよび出力キャパシタの電圧を、他方の直流電源の出力電圧まで上昇させるように、第1から第4のスイッチング素子を周期的にオンオフ制御するための第2のプリチャージモードを実行する。制御装置は、第2のプリチャージモードによって出力キャパシタの電圧が他方の直流電源の出力電圧まで上昇すると、他方の開閉器を閉成する。
また、さらに好ましくは、一方の直流電源の出力電圧が他方の直流電源の出力電圧よりも高い場合には、制御装置は、第2のプリチャージにおいて、昇圧制御を行った後に、他方のキャパシタの電圧を他方の直流電源の出力電圧まで上昇させるように、第1から第4のスイッチング素子を周期的にオンオフ制御するための第1のプリチャージモードを実行する。さらに、制御装置は、第1のプリチャージモードの完了後、他方の開閉器を閉成するとともに、出力キャパシタの電圧を一方の直流電源の出力電圧まで低下させるために放電制御を実行する。
さらに好ましくは、制御装置は、第1のプリチャージモードにおいて、他方のキャパシタを第1および第2のリアクトルを経由して一方の直流電源に対して並列に接続する第1の動作と、一方の直流電源および他方のキャパシタを直列に第1および第2のリアクトルを経由して第1および第2の電力線の間に電気的に接続する第2の動作とを周期的に繰り返すように、第1から第4のスイッチング素子の周期的なオンオフを制御する。
さらに好ましくは、制御装置は、第2のプリチャージモードにおいて、一方の直流電源および第1または第2のリアクトルによる電流循環経路を形成する第3の動作と、一方の直流電源および第1または第2のリアクトルを直列に第1および第2の電力線の間に電気的に接続する第4の動作とを周期的に繰り返すように、第1から第4のスイッチング素子の周期的なオンオフを制御する。
好ましくは、複数の動作モードは、第1から第6のモードを有する。第1のモードにおいて、電源システムは、第1および第2の開閉器が閉成された状態において、第1から第4のスイッチング素子のオンオフ制御によって、第1および第2の直流電源が第1および第2の電力線との間で並列に直流電圧変換を実行する。第2のモードにおいて、電源システムは、第1および第2の開閉器が閉成された状態において、第3のスイッチング素子をオン固定するとともに第1、第2および第4のスイッチング素子をオンオフ制御することによって、第1および第2の直流電源が直列接続された状態で第1および第2の電力線との間で直流電圧変換を実行する。第3のモードにおいて、電源システムは、第1および第2の開閉器が閉成された状態において、第1から第4のスイッチング素子のオンオフを固定して、第1および第2の電力線に対して第1および第2の直流電源が直列に接続された状態を維持する。第4のモードにおいて、電源システムは、第1および第2の開閉器の少なくとも一方が閉成された状態において、第1から第4のスイッチング素子のオンオフ制御によって、第1および第2の直流電源のうちの一方と第1および第2の電力線との間で直流電圧変換を実行する。第5のモードにおいて、電源システムは、第1および第2の開閉器の少なくとも一方が閉成された状態において、第1から第4のスイッチング素子のオンオフを固定して、第1および第2の直流電源のうちの一方が第1および第2の電力線に電気的に接続される一方で、第1および第2の直流電源の他方が第1および第2の電力線から電気的に切り離された状態を維持する。第6のモードにおいて、電源システムは、第1および第2の開閉器が閉成された状態において、第1から第4のスイッチング素子のオンオフを固定して、第1および第2の電力線に対して第1および第2の直流電源が並列に接続された状態を維持する。
この発明によれば、2つの直流電源と電力線との間で直流電圧変換を実行する電源システムにおいて、電力線に接続されたキャパシタを、エネルギ損失を抑制して速やかに放電することができる。
以下に、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的に繰返さないものとする。
[実施の形態1]
図1は、本発明の実施の形態1に従う電源システム5の構成を示す回路図である。
図1は、本発明の実施の形態1に従う電源システム5の構成を示す回路図である。
図1を参照して、電源システム5は、複数の直流電源10aおよび10bと、電力変換器50とを備える。電源システム5の負荷30は、電力線20および21の間に接続される。
本実施の形態において、直流電源10aおよび10bの各々は、リチウムイオン二次電池やニッケル水素電池のような二次電池、あるいは、電気二重層キャパシタやリチウムイオンキャパシタ等の出力特性に優れた直流電圧源要素により構成される。
電力変換器50は、直流電源10aおよび10bと、電力線20および21との間に接続される。電力変換器50は、電力線20,21間の直流電圧(以下、出力電圧VHとも称する)を電圧指令値VH*に従って制御する。すなわち、電力線20,21は、直流電源10aおよび10bに対して共通に設けられる。電力線20および21の間には、出力電圧VHを平滑するための出力キャパシタCHが電気的に接続される。出力キャパシタCHと並列に、残留電荷放電用の放電抵抗Rdが接続される。
負荷30は、電力変換器50が電力線20,21間に出力する出力電圧VHを受けて動作する。たとえば、電圧指令値VH*は、負荷30の動作に適した電圧に設定される。さらに、負荷30は、回生発電等によって、直流電源10a,10bの充電電力を発生可能に構成されてもよい。
図2は、負荷30の構成例を示す概略図である。
図2を参照して、負荷30は、たとえば電動車両の走行用電動機を含むように構成される。負荷30は、インバータ32と、モータジェネレータ35と、動力伝達ギヤ36と、駆動輪37とを含む。
図2を参照して、負荷30は、たとえば電動車両の走行用電動機を含むように構成される。負荷30は、インバータ32と、モータジェネレータ35と、動力伝達ギヤ36と、駆動輪37とを含む。
モータジェネレータ35は、車両駆動力を発生するための走行用電動機であり、たとえば、複数相の永久磁石型同期電動機で構成される。モータジェネレータ35の出力トルクは、減速機や動力分割機構によって構成される動力伝達ギヤ36を経由して、駆動輪37へ伝達される。駆動輪37に伝達されたトルクにより電動車両が走行する。また、モータジェネレータ35は、電動車両の回生制動時には、駆動輪37の回転力によって発電する
。この発電電力は、インバータ32によってAC/DC変換される。この直流電力は、電源システム5に含まれる直流電源10a,10bの充電電力として用いることができる。
。この発電電力は、インバータ32によってAC/DC変換される。この直流電力は、電源システム5に含まれる直流電源10a,10bの充電電力として用いることができる。
モータジェネレータの他にエンジン(図示せず)が搭載されたハイブリッド自動車では、このエンジンおよびモータジェネレータ35を協調的に動作させることによって、電動車両に必要な車両駆動力が発生される。この際には、エンジンの回転による発電電力を用いて直流電源10a,10bを充電することも可能である。
このように、電動車両は、走行用電動機を搭載する車両を包括的に示すものであり、エンジンおよび電動機により車両駆動力を発生するハイブリッド自動車と、エンジンを搭載しない電気自動車および燃料電池車との両方を含むものである。
負荷30(モータジェネレータ35)の動作は、電動車両の走行状態(代表的には車速)およびドライバ操作(代表的には、アクセルペダルおよびブレーキペダルの操作)に応じて、必要な車両駆動力または車両制動力が得られるように制御される。すなわち、負荷30の動作指令(たとえば、モータジェネレータ35のトルク指令値)は、電動車両の走行制御によって設定される。当該走行制御は、制御装置40(図1)とは別個の上位ECUによって実行されることが好ましい。
再び図1を参照して、キャパシタCaは、リレーSMR1を経由して、直流電源10aと並列に接続される。同様に、キャパシタCbは、リレーSMR2を経由して、直流電源10bと並列に接続される。リレーSMR1およびSMR2は、電源システム5の起動時に、直流電源10a,10bのそれぞれを電力変換器50に接続する。
直流電源10aのみに対して、電流制限回路15が配置される。電流制限回路15は、リレーSMR1に対して並列に接続される。電流制限回路15は、直列に接続されたリレーSMR3および電流制限抵抗R3を有する。リレーSMR1がオフされた状態で、リレーSMR3のオンによって電流制限回路15を作動させることにより、電流制限抵抗R3を経由した電流経路によって、キャパシタCaを緩やかにプリチャージすることができる。
リレーSMR1〜SMR3は、制御装置40からの制御信号(図示せず)に応答してオンオフされる。なお、電磁リレーや半導体リレー等のオンオフ制御可能な任意の開閉器を、リレーSMR1〜SMR3として適用することができる。
電源システム5では、直流電源10aに対応して電流制限回路15が配置される一方で、直流電源10bおよびキャパシタCbに対しては電流制限回路が配置されていない。このように、本実施の形態に従う電源システムでは、電流制限回路15は、全ての直流電源に対応して設けられるのではなく、一部の直流電源に対しては電流制限回路の配置が省略される。
電力変換器50は、電力線20および21の間に直列に接続されたスイッチング素子S1〜S4と、リアクトルL1,L2とを含む。本実施の形態において、スイッチング素子としては、IGBT(Insulated Gate Bipolar Transistor)、電力用MOS(Metal Oxide Semiconductor)トランジスタあるいは電力用バイポーラトランジスタ等を用いることができる。スイッチング素子S1〜S4に対しては、逆並列ダイオードD1〜D4が配置されている。また、スイッチング素子S1〜S4は、制御信号SG1〜SG4にそれぞれ応答して、オンオフを制御することが可能である。すなわち、スイッチング素子S1〜S4は、制御信号SG1〜SG4がハイレベル(以下、Hレベル)のときにオンする一方で、ローレベル(以下、Lレベル)のときにオフする。
スイッチング素子S1は、電力線20およびノードN1の間に電気的に接続され、スイッチング素子S2はノードN1およびN2の間に電気的に接続される。スイッチング素子S3は、ノードN2およびN3の間に電気的に接続され、スイッチング素子S4は、ノードN3および電力線21の間に電気的に接続される。すなわち、ノードN1は、スイッチング素子S1およびS2の接続モードに対応し、ノードN2は、スイッチング素子S2およびS3の接続モードに対応する。
リアクトルL2は、ノードN1およびノードN3の間に、リレーSMR2を経由して、直流電源10bと直列に電気的に接続される。同様に、リアクトルL2は、ノードN2および電力線21の間に、リレーSMR1を経由して、直流電源10aと直列に電気的に接続される。
図1から理解されるように、電力変換器50は、直流電源10aおよび直流電源10bの各々に対応して昇圧チョッパ回路を備えた構成となっている。すなわち、直流電源10aに対しては、スイッチング素子S1,S2を上アーム素子とする一方で、スイッチング素子S3,S4を下アーム素子とする電流双方向の第1の昇圧チョッパ回路が構成される。同様に、直流電源10bに対しては、スイッチング素子S1,S4を上アーム素子とする一方で、スイッチング素子S2,S3を下アーム素子とする電流双方向の第2の昇圧チョッパ回路が構成される。
そして、第1の昇圧チョッパ回路によって、直流電源10aおよび電力線20の間に形成される電力変換経路と、第2の昇圧チョッパ回路によって、直流電源10bおよび電力線20の間に形成される電力変換経路との両方に、スイッチング素子S1〜S4が含まれる。
制御装置40は、たとえば、図示しないCPU(Central Processing Unit)およびメモリを内蔵した電子制御ユニット(ECU)により構成されて、当該メモリに記憶されたマップおよびプログラムに基づいて、各センサによる検出値を用いた演算処理を行なうように構成される。あるいは、制御装置40の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。
制御装置40は、負荷30への出力電圧VHを制御するために、スイッチング素子S1〜S4のオンオフを制御する制御信号SG1〜SG4を生成する。さらに、制御装置40は、リレーSMR1〜SMR3のオンオフを制御する制御信号(図示せず)をさらに生成する。
電圧センサ41は、キャパシタCaの電圧Vcaを検出する。電圧センサ42は、キャパシタCbの電圧Vcbを検出する。電圧センサ43は、出力キャパシタCHの電圧、すなわち、出力電圧VHを検出する。電圧センサ41〜43の検出値は、制御装置40へ与えられる。
なお、図1では図示を省略しているが、直流電源10aの電圧Vaおよび電流Ia、直流電源10bの電圧Vbおよび電流Ib、ならびに、出力電圧VHの検出器(電圧センサ,電流センサ)が設けられている。さらに、直流電源10aおよび10bの温度(以下、TaおよびTbと表記する)の検出器(温度センサ)についても配置することが好ましい。これらの検出器の出力は、制御装置40へ与えられる。
図1の構成において、スイッチング素子S1〜S4は、「第1のスイッチング素子」〜「第4のスイッチング素子」にそれぞれ対応し、リアクトルL1およびL2は、「第1のリアクトル」および「第2のリアクトル」にそれぞれ対応する。また、SMR1,12b,14は、「第1の開閉器」、「第2の開閉器」および「第3の開閉器」にそれぞれ対応する。
(システム作動時の電力変換器の動作)
電源システム5では、システム起動処理によって、キャパシタCa,Cbを電圧Va,Vbまでプリチャージした後、リレーSMR1,SMR2をオンするとともにリレーSMR3をオフした状態で作動する。起動処理の詳細については、実施の形態2で詳細に説明する。
電源システム5では、システム起動処理によって、キャパシタCa,Cbを電圧Va,Vbまでプリチャージした後、リレーSMR1,SMR2をオンするとともにリレーSMR3をオフした状態で作動する。起動処理の詳細については、実施の形態2で詳細に説明する。
電力変換器50は、直流電源10a,10bと電力線20との間での直流電力変換の態様が異なる複数の動作モードを有する。
図3には、電力変換器50が有する複数の動作モードが示される。
図3を参照して、動作モードは、スイッチング素子S1〜S4の周期的なオンオフ制御に伴って直流電源10aおよび/または10bの出力電圧を昇圧する「昇圧モード(B)」と、スイッチング素子S1〜S4のオンオフを固定して直流電源10aおよび/または10bを電力線20と電気的に接続する「直結モード(D)」とに大別される。
図3を参照して、動作モードは、スイッチング素子S1〜S4の周期的なオンオフ制御に伴って直流電源10aおよび/または10bの出力電圧を昇圧する「昇圧モード(B)」と、スイッチング素子S1〜S4のオンオフを固定して直流電源10aおよび/または10bを電力線20と電気的に接続する「直結モード(D)」とに大別される。
昇圧モードには、直流電源10aおよび10bと電力線20との間で並列なDC/DC変換を行なう「パラレル昇圧モード(以下、PBモード)」と、直列接続された直流電源10aおよび10bと電力線20との間でDC/DC変換を行なう「シリーズ昇圧モード(以下、SBモード)」とが含まれる。PBモードは、特許文献1での「パラレル接続モード」に対応し、SBモードは、特許文献1での「シリーズ接続モード」に対応する。
さらに、昇圧モードには、直流電源10aのみを用いて電力線20との間でDC/DC変換を行なう「直流電源10aによる単独モード(以下、aBモード)」と、直流電源10bのみを用いて電力線20との間でDC/DC変換を行なう「直流電源10bによる単独モード(以下、bBモード)」とが含まれる。aBモードでは、直流電源10bは、出力電圧VHが直流電源10bの電圧Vbよりも高く制御されている限りにおいて、電力線20と電気的に切り離された状態を維持されて不使用とされる。同様に、bBモードでは、直流電源10aは、出力電圧VHが直流電源10aの電圧Vaよりも高く制御されている限りにおいて、電力線20と電気的に切り離された状態を維持されて不使用とされる。
昇圧モードに含まれる、PBモード、SBモード、aBモードおよびbBモードの各々では、電力線20の出力電圧VHは、電圧指令値VH*に従って制御される。PBモードおよびSBモードでのスイッチング素子S1〜S4の制御は、特許文献1の「パラレル接続モード」および「シリーズ接続モード」とそれぞれ同様である。
aBモードでは、スイッチング素子S3,S4を共通にオンオフする下アームとし、スイッチング素子S1,S2を共通にオンオフする上アームとして、出力電圧VHを制御するためのデューティ比に従って下アームおよび上アームを交互にオンオフするように、昇圧チョッパでの回路動作が実行される。同様に、bBモードでは、スイッチング素子S2,S3を共通にオンオフする下アームとし、スイッチング素子S1,S4を共通にオンオフする上アームとして、出力電圧VHを制御するためのデューティ比に従って下アームおよび上アームをオンオフするように、昇圧チョッパでの回路動作が実行される。
直結モードには、直流電源10aおよび10bを電力線20に対して並列に接続した状態を維持する「並列直結モード(以下、PDモード)」と、直流電源10aおよび10bを電力線20に対して直列に接続した状態を維持する「シリーズ直結モード(以下、SDモード)」とが含まれる。
PDモードでは、スイッチング素子S1,S2,S4をオンに固定する一方で、スイッチング素子S3がオフに固定される。これにより、出力電圧VHは、直流電源10a,10bの電圧Va,Vb(厳密にはVa,Vbのうちの高い方の電圧)と同等となる。Va,Vb間の電圧差は直流電源10a,10bに短絡電流を生じさせるので、当該電圧差が小さいときに限定して、PDモードを適用することができる。
SDモードでは、スイッチング素子S2,S4がオフに固定される一方で、スイッチング素子S1,S3がオンに固定される。これにより、出力電圧VHは、直流電源10a,10bの電圧Va,Vbの和に従って一意に決まる(VH=Va+Vb)。
さらに、直結モードには、直流電源10aのみを電力線20と電気的に接続する「直流電源10aの直結モード(以下、aDモード)」と、直流電源10bのみを電力線20と電気的に接続する「直流電源10bの直結モード(以下、bDモード)」とが含まれる。
aDモードでは、スイッチング素子S1,S2がオンに固定される一方で、スイッチング素子S3,S4がオフに固定される。これにより、直流電源10bは電力線20から切り離された状態となり、出力電圧VHは、直流電源10aの電圧Vaと同等となる(VH=Va)。aDモードでは、直流電源10bは、電力線20と電気的に切り離された状態を維持されて不使用とされる。なお、Vb>Vaの状態でaDモードを適用すると、スイッチング素子S2を介して直流電源10bから10aに短絡電流が生じる。このため、aDモードの適用には、Va>Vbが必要条件となる。
同様に、bDモードでは、スイッチング素子S1,S4がオンに固定される一方で、スイッチング素子S2,S3がオフに固定される。これにより、直流電源10aは電力線20から切り離された状態となり、出力電圧VHは、直流電源10bの電圧Vbと同等となる(VH=Vb)。bDモードでは、直流電源10aは、電力線20と電気的に切り離された状態を維持されて不使用とされる。なお、Va>Vbの状態でbDモードを適用すると、ダイオードD2を介して直流電源10aから10bに短絡電流が生じる。このため、bDモードの適用には、Vb>Vaが必要条件となる。
直結モードに含まれる、PDモード、SDモード、aDモードおよびbDモードの各々では、電力線20の出力電圧VHは、直流電源10a,10bの電圧Va,Vbに依存して決まるため、直接制御することができなくなる。このため、直結モードに含まれる各モードでは、出力電圧VHが負荷30の動作に適した電圧に設定できなくなることにより、負荷30での電力損失が増加する可能性がある。
一方で、直結モードでは、スイッチング素子S1〜S4がオンオフされないため、電力変換器50の電力損失が大幅に抑制される。したがって、負荷30の動作状態によっては、直結モードの適用によって、負荷30の電力損失増加量よりも電力変換器50での電力損失減少量が多くなることにより、電源システム5全体での電力損失が抑制できる可能性がある。
図3において、PBモードは「第1のモード」に対応し、SBモードは「第2のモード」に対応し、SDモードは「第3のモード」に対応する。さらに、aBモードおよびbBモードは「第4のモード」に対応し、aDモードおよびbDモードは「第5のモード」に対応し、PDモードは「第6のモード」に対応する。
図4は、直流電源10a,10bを異なる種類の電源で構成した場合における両直流電源の特性の一例を示す概念図である。図4には、横軸にエネルギ、縦軸に電力をプロットした、いわゆるラゴンプロットが示される。一般的に、直流電源の出力パワーおよび蓄積エネルギはトレードオフの関係にあるため、高容量型のバッテリでは高出力を得ることが難しく、高出力型のバッテリでは蓄積エネルギを高めることが難しい。
したがって、直流電源10a,10bは、一方が、蓄積エネルギが高い、いわゆる高容量型の電源で構成されるのに対して、他方が、出力パワーが高い、いわゆる高出力型の電源で構成されることが好ましい。このようにすると、高容量型の電源に蓄積されたエネル
ギを平準的に長期間使用する一方で、高出力型の電源をバッファとして使用して、高容量型の電源による不足分を出力することができる。
ギを平準的に長期間使用する一方で、高出力型の電源をバッファとして使用して、高容量型の電源による不足分を出力することができる。
図4の例では、直流電源10aが高容量型の電源で構成される一方で、直流電源10bは高出力型の電源で構成される。したがって、直流電源10aの動作領域110は、直流電源10bの動作領域120と比較して、出力可能な電力範囲が狭い。一方で、動作領域120は、動作領域110と比較して、蓄積可能なエネルギ範囲が狭い。
負荷30の動作点101では、高パワーが短時間要求される。たとえば、電動車両では、動作点101は、ユーザのアクセル操作による急加速時に対応する。これに対して、負荷30の動作点102では、比較的低パワーが長時間要求される。たとえば、電動車両では、動作点102は、継続的な高速定常走行に対応する。
動作点101に対しては、主に、高出力型の直流電源10bからの出力によって対応することができる。一方で、動作点102に対しては、主に、高容量型の直流電源10aからの出力によって対応することができる。これにより、電動車両では、高容量型のバッテリに蓄積されたエネルギを長時間に亘って使用することによって、電気エネルギによる走行距離を延ばすことができるとともに、ユーザのアクセル操作に対応した加速性能を速やかに確保することができる。
このように、種類および容量の異なる直流電源を組み合わせることにより、各直流電源の特性を活かして、システム全体で有効に蓄積エネルギを使用することができる。以下、本実施の形態では、直流電源10aが二次電池で構成され、直流電源10bがキャパシタによって構成される例を説明する。ただし、直流電源10a,10bの組み合わせはこの例に限定されるものではなく、同種および/または同容量の直流電源(蓄電装置)によって構成することも可能である。
また、直流電源がバッテリによって構成される場合には、低温時に出力特性が低下する可能性や、高温時に劣化進行を抑制するために充放電が制限される可能性がある。特に、電動車両では、搭載位置の差異によって、直流電源10a,10bの間に温度差が発生するケースも生じる。したがって、電源システム5では、直流電源10a,10bの動作状態(たとえば、SOC,温度)に応じて、あるいは、負荷30からの要求パワーに応じて、いずれか一方の直流電源のみを使用した方が、効率的であるケースが存在する。上述したような、直流電源10a,10bの一方のみを使用するモード(aBモード,bBモード,aDモード,bDモード)を設けることによって、これらのケースに対応することができる。
このように、本実施の形態1に従う電源システム5では、直流電源10a,10bおよび/または負荷30の動作状態に応じて、電源システム5全体での効率が最適化されるように、図3に示した複数の動作モードの選択しながら動作することができる。
(強制放電モード)
本実施の形態1に従う電源システムでは、図3に示した動作モードに加えて、出力キャパシタCHの電圧を低下させるための強制放電モードが設けられる。
本実施の形態1に従う電源システムでは、図3に示した動作モードに加えて、出力キャパシタCHの電圧を低下させるための強制放電モードが設けられる。
図5は、強制放電モードにおける電力変換器50の回路動作を説明するための図表である。
図5を参照して、強制放電モードは、直流電源10aを放電先とする強制放電モード(以下、DHaモード)と、直流電源10bを放電先とする強制放電モード(以下、DHbモード)とを含む。
DHaモードおよびDHbモードでは、スイッチング素子S1〜S4が全てオフされる期間と、制御パルス信号/SDdに従ってスイッチング素子S1〜S4の一部がオンされる期間とが周期的に繰り返される。
図6には、強制放電モードにおけるスイッチング制御でのデューティ比を設定するためのパルス幅変調制御を説明する概念的な波形図が示される。
図6を参照して、デューティ比Ddと所定周期の搬送波CWとの電圧比較に基づいて、制御パルス信号SDdおよびその反転信号/SDdが生成される。搬送波CWの電圧がデューティ比Ddよりも大きい期間では、制御パルス信号SDdは、論理ローレベル(以下、Lレベルとも称する)に設定され、制御パルス信号/SDdは、論理ハイレベル(以下
、単にHレベルとも称する)に設定される。
、単にHレベルとも称する)に設定される。
再び図5を参照して、DHaモードでは、スイッチング素子S3,S4がオフに固定されるとともに、スイッチング素子S1,S2のオンオフは、デューティ比Ddに基づく制御パルス信号/SDdに従って制御される。これより、DHaモードでは、スイッチング素子S1〜S4が全てオフされる期間(/SDdのLレベル期間)と、スイッチング素子S1,S2がオンされるとともにスイッチング素子S3,S4がオフされる期間(/SDdのHレベル期間)とが周期的に繰り返される。
DHaモードは「第1の放電モード」に対応し、スイッチング素子S1〜S4が全てオフされる期間は「第1の期間」に対応し、スイッチング素子S1,S2がオンされるとともにスイッチング素子S3,S4がオフされる期間は「第2の期間」に対応する。
図7には、DHaモードにおける回路動作が示される。
図7(a)を参照して、制御パルス信号/SDdのHレベル期間では、スイッチング素子S1,S2がオンされる一方で、スイッチング素子S3,S4がオフされる。これにより、出力キャパシタCHからの放電電流によって直流電源10aを充電するように、リアクトルL1を含む電流経路410が形成される。この際に、放電電流の増加量は、リアクトルL1およびスイッチング素子S1,S2のオン期間の長さによって制限されるので、過大な電流は生じない。図7(a)の回路動作を継続すると、最終的にはVH=Va(=Vca)となる。
図7(a)を参照して、制御パルス信号/SDdのHレベル期間では、スイッチング素子S1,S2がオンされる一方で、スイッチング素子S3,S4がオフされる。これにより、出力キャパシタCHからの放電電流によって直流電源10aを充電するように、リアクトルL1を含む電流経路410が形成される。この際に、放電電流の増加量は、リアクトルL1およびスイッチング素子S1,S2のオン期間の長さによって制限されるので、過大な電流は生じない。図7(a)の回路動作を継続すると、最終的にはVH=Va(=Vca)となる。
図7(b)を参照して、制御パルス信号/SDaのLレベル期間では、スイッチング素子S1〜S4がオフされる。当該期間では、ダイオードD3,D4によって、リアクトルL1および直流電源10aを含む電流経路411が形成される。
再び図5を参照して、強制放電モード(DHaモード)では、図7(a)および(b)の期間の比率を決めるデューティ比Ddは、下記(1)式に従って、0≦Dd<Dmax(Dmax<1)の範囲内で設定される。
Dd=((Va+p)−Va)/(Va+p)=p/(Va+p) …(1)
式(1)中において、pは放電速度を調整するためのパラメータである。パラメータpが小さいほど、デューティ比Ddが小さくなって図7(a)の期間の比率が増加するため、放電速度が上昇する。
式(1)中において、pは放電速度を調整するためのパラメータである。パラメータpが小さいほど、デューティ比Ddが小さくなって図7(a)の期間の比率が増加するため、放電速度が上昇する。
再び図5を参照して、DHbモードでは、スイッチング素子S2,S3がオフに固定されるとともに、スイッチング素子S1,S4のオンオフは、制御パルス信号/SDdに従って制御される。これより、DHbモードでは、スイッチング素子S1〜S4が全てオフされる期間(/SDaのLレベル期間)と、スイッチング素子S1,S4がオンされるとともにスイッチング素子S2,S3がオフされる期間(/SDaのHレベル期間)とが周期的に繰り返される。
DHbモードは「第2の放電モード」に対応し、スイッチング素子S1〜S4が全てオフされる期間は「第1の期間」に対応し、スイッチング素子S1,S4がオンされるとともにスイッチング素子S2,S3がオフされる期間は「第3の期間」に対応する。
図8には、DHbモードにおける回路動作が示される。
図8(a)を参照して、制御パルス信号/SDdのHレベル期間では、スイッチング素子S1,S4がオンされる一方で、スイッチング素子S2,S3がオフされる。これにより、出力キャパシタCHからの放電電流によって直流電源10bを充電するように、リアクトルL2を含む電流経路420が形成される。この際に、放電電流の増加量は、リアクトルL2およびスイッチング素子S1,S4のオン期間の長さによって制限されるので、過大な電流は生じない。図8(a)の回路動作を継続すると、最終的にはVH=Vb(=Vcb)となる。
図8(a)を参照して、制御パルス信号/SDdのHレベル期間では、スイッチング素子S1,S4がオンされる一方で、スイッチング素子S2,S3がオフされる。これにより、出力キャパシタCHからの放電電流によって直流電源10bを充電するように、リアクトルL2を含む電流経路420が形成される。この際に、放電電流の増加量は、リアクトルL2およびスイッチング素子S1,S4のオン期間の長さによって制限されるので、過大な電流は生じない。図8(a)の回路動作を継続すると、最終的にはVH=Vb(=Vcb)となる。
図8(b)を参照して、制御パルス信号/SDdのLレベル期間では、スイッチング素子S1〜S4がオフされる。当該期間では、ダイオードD2,D3によって、リアクトルL2および直流電源10bを含む電流経路421が形成される。
再び図5を参照して、強制放電モード(DHbモード)では、図8(a)および(b)の期間の比率を決めるデューティ比Ddは、下記(2)式に従って、0≦Dd<Dmax(Dmax<1)の範囲内で設定される。
Dd=((Vb+p)−Vb)/(Vb+p)=p/(Vb+p) …(2)
式(1)と同様に、パラメータαが小さいほど、デューティ比Ddが小さくなって図8(a)の期間の比率が増加するため、放電速度が上昇する。
式(1)と同様に、パラメータαが小さいほど、デューティ比Ddが小さくなって図8(a)の期間の比率が増加するため、放電速度が上昇する。
このように、DHaモードおよびDHbモードでは、パラメータpによって調整された放電速度によって、VH=Va(DHaモード)またはVH=Vb(DHbモード)の状態まで、出力キャパシタCHを放電することができる。
強制放電モードは、たとえば、電源システム5の停止時における出力キャパシタCHの残留電荷放電に用いることができる。
図9は、実施の形態1に従う電源システム5における出力キャパシタの残留電荷放電処理を説明するフローチャートである。図9に示された制御処理は、電源システム5の作動中に実行される。上述のように、電源システム5の作動時には、リレーSMR1,SMR2がオンされるとともにリレーSMR3がオフされた状態である。
図9を参照して、制御装置40は、ステップS100により、電源システム5の停止指令を検知すると(S100のYES判定時)、ステップS110〜S140によって、出力キャパシタCHの残留電荷を放電する。電源システム5の停止指令の非発生時(S100のNO判定時)には、以降の処理は起動されない。
制御装置40は、ステップS110により、出力電圧VHを直流電源10a,10bの電圧Va,Vbと比較する。そして、制御装置40は、VH>VaまたはVH>Vbの期間中(S110のNO判定時)には、ステップS120により、出力キャパシタCHの強制放電を実行する。すなわち、DHaモードまたはDHbモードが選択されて、出力キャパシタCHの放電電力によって、直流電源10aまたは10bが充電される。
なお、ステップS110によるDHaモードおよびDHbモードの選択、すなわち、充電先の選択は、直流電源10a,10bの特性に従って予め固定されてもよく、その時点での直流電源10a,10bの状態(SOC,温度等)に基づいて、都度変更されてもよい。
制御装置40は、出力電圧VHが電圧Va,Vbまで低下すると(S110のYES判定時)、ステップS130に処理を進めて、電力変換器50を停止する。すなわち、スイッチング素子S1〜S4がオフ状態に固定される。
さらに、制御装置40は、ステップS140により、リレーSMR1,SMR2をオフする。したがって、以降では、出力キャパシタCHの残留電荷は、放電抵抗Rd(図1)によって放電される。なお、キャパシタCa,Cbの残留電荷についても、リレーSMR1,SMR2のオフ後において、図示しない放電抵抗によって放電される。
このように、本実施の形態1に従う電源システムによれば、強制放電モード(DHa/DHbモード)の適用により、電力変換器50のスイッチング素子S1〜S4のスイッチング制御によって、出力電圧VHが電圧Va,Vbへ低下するまで、出力キャパシタCHを放電することができる。
これにより、電源システム5の作動時に常時電流が流れる放電抵抗Rdの抵抗値を比較的大きくしても、強制放電モードにより、出力キャパシタCHを速やかに放電できる。また、強制放電モードでは、出力キャパシタCHの残留電荷によって、直流電源10a,10bを充電するので、エネルギ損失を抑制することができる。
[実施の形態2]
実施の形態2では、強制放電モードの適用を含む電源システム5の起動処理を説明する。電源システム5の回路構成および作動時の回路動作は、実施の形態1と同様であるので詳細な説明は繰り返さない。
実施の形態2では、強制放電モードの適用を含む電源システム5の起動処理を説明する。電源システム5の回路構成および作動時の回路動作は、実施の形態1と同様であるので詳細な説明は繰り返さない。
再び図1を参照して、リレーSMR1〜SMR3がオフされた停止状態からの電源システム5の起動時には、キャパシタCa,Cbおよび出力キャパシタCHの電圧はいずれも0である。したがって、システム起動処理においては、過大電流を生じさせることなく、各キャパシタCa,Cb,CHのプリチャージを完了することが必要である。
本実施の形態に従う電源システムでは、一方の直流電源(図1の例では、直流電源10a)のみに電流制限回路15が配置されている。図1に示された電源システム5では、電流制限回路15が設けられた直流電源10aが「一方の直流電源」に対応し、電流制限回路15が設けられていない直流電源10bが「他方の直流電源」に対応する。また、リレーSMR1,SMR2のうち、直流電源10aに対応するリレーSMR1が「一方の開閉器」に対応する一方で、リレーSMR2が「他方の開閉器」に対応する。
実施の形態に従う電源システムの起動処理では、電流制限回路15を経由したプリチャージ(以下、「第1のプリチャージ」とも称する)と、電流制限回路15を経由しないプリチャージ(以下、「第2のプリチャージ」とも称する)とが、以下のように実行される。図1に示された電源システム5では、キャパシタCaのプリチャージ(以下、単にCaプリチャージとも称する)が「第1のプリチャージ」に対応し、キャパシタCbのプリチャージ(以下、単にCbプリチャージとも称する)が「第2のプリチャージ」に対応する。
図10は、電源システムの起動時における実施の形態2に従うプリチャージ制御の処理手順を説明するためのフローチャートである。プリチャージ制御は、制御装置40が、以下に説明する処理手順に従って、リレーSMR1〜SMR3およびスイッチング素子S1〜S4のオンオフを制御することによって実現される。
図10を参照して、電源システム5の起動時に、制御装置40は、まずステップS200により、電流制限回路15によって、Caプリチャージを実行する。ステップS200によるCaプリチャージでは、リレーSMR1,SMR2がオフされる一方で、リレーSMR3がオンされる。これにより、「第1の状態」が形成されて、キャパシタCaは、直流電源10aにより充電される。
キャパシタCaの電圧Vcaが直流電源10aの電圧Vaまで上昇すると、Caプリチャージは完了する。第1のプリチャージによるプリチャージ電圧Vp1は、電流制限回路15が設けられた直流電源10aの電圧Vaである。第1のプリチャージでは、電流制限抵抗R3によって、プリチャージ時の突入電流が抑制される。
なお、Caプリチャージ時には、出力キャパシタCHも、ダイオードD1,D2によって形成される電流経路により、直流電源10aによって充電される。すなわち、Caプリチャージでは、電流制限回路15からの電流によって、キャパシタCaおよび出力キャパシタCHが並列に充電される。したがって、Caプリチャージの完了時点において、VH=Vca=Vaである。
制御装置40は、Caプリチャージ(S200)が完了すると、ステップS300により、リレーSMR3をオフするとともに、リレーSMR1をオンする。これにより、プリチャージ後のキャパシタCaと直流電源10aとは、電流制限抵抗R3を経由せずに電気的に接続される。すなわち、リレーSMR3をオフする一方でリレーSMR1がオンされた「第2の状態」が形成される。
制御装置40は、さらに、ステップS400により、スイッチング素子S1〜S4の周期的なオンオフ制御(スイッチング制御)を伴って、キャパシタCbのプリチャージ(以下、Cbプリチャージとも称する)を実行する。キャパシタCbに対しては電流制限回路が配置されていないため、Cbプリチャージは、電流制限回路を経由しない第2のプリチャージによって、電圧Vbまで充電される。第2のプリチャージ(Cbプリチャージ)の詳細は、後程詳細に説明する。
制御装置40は、キャパシタCbの電圧Vcbが直流電源10bの電圧Vbまで上昇すると、Cbプリチャージ(S400)を完了して、ステップS500に処理を進める。制御装置40は、ステップS500では、リレーSMR2をオンする。これにより、リレーSMR1,SMR2がオンされる一方でリレーSMR3がオフされ、かつ、出力電圧VHが電圧Va,Vbのうちの高い方の電圧max(Va,Vb)と同等である「第3の状態」が形成される。
これにより、プリチャージ後のキャパシタCaおよびCbの両方が、直流電源10aおよび10bとそれぞれ並列に接続された状態となって、起動処理が終了する。この結果、電源システム5が、図3に示された動作モードに従った回路動作を開始するための準備が整う。特に、VH=max(Va,Vb)の状態から動作を開始することにより、いずれの動作モードが選択されても、電圧VHおよび電圧Va,Vbの電圧差によって、突入電流が発生することを防止できる。
次に、強制放電モードが適用されるCbプリチャージ(第2のプリチャージ)の詳細を説明する。以下では、第1のプリチャージにおけるプリチャージ電圧Vp1が、第2のプリチャージにおけるプリチャージ電圧Vp2よりも低い、すなわち、Vp1<Vp2のときの動作について説明する。上述のように、プリチャージ電圧Vp1は、電流制限回路15が設けられた直流電源(10a)の電圧(Va)であり、プリチャージ電圧Vp2は、電流制限回路15が設けられていない直流電源(10b)の電圧(Vb)である。
(Vp1<Vp2のときのCbプリチャージ)
図11には、電源システム5でのCbプリチャージ(第2のプリチャージ)における動作波形図の例が示され、図12には、電源システム5でのCbプリチャージ(第2のプリチャージ)における状態遷移図が示される。
図11には、電源システム5でのCbプリチャージ(第2のプリチャージ)における動作波形図の例が示され、図12には、電源システム5でのCbプリチャージ(第2のプリチャージ)における状態遷移図が示される。
図11を参照して、時刻t1において、電流制限回路15を経由したCaプリチャージ(第1のプリチャージ)が終了される。したがって、時刻t1において、VH=Vaである。図示しないが、Vca=Vaである。また、第2プリチャージの開始時において、プリチャージ対象のキャパシタCaでは、Vca=0である。
図12に示されるように、Caプリチャージの完了に応じてCbプリチャージ(第2のプリチャージ)が開始されると、まず、VH昇圧制御が実行される。
図13には、VH昇圧制御における回路動作を説明するための概念的な回路図が示される。
図13を参照して、第2のプリチャージにおけるVH昇圧制御は、リレーSMR2がオフ状態であり、キャパシタCbが直流電源10bから電気的に切り離された状態において、図13(a)の回路状態と、図13(b)の回路状態とを周期的に繰り返すことによって、直流電源10aの電圧を昇圧して、出力電圧VHを上昇させる。
図13(a)の状態では、スイッチング素子S2〜S4をオンするとともに、スイッチング素子S1がオフされる。これにより、キャパシタCbの端子間を短絡した上で、リアクトルL1にエネルギを蓄積するための電流経路500が形成される。すなわち、昇圧チョッパの下アームをオンした状態が形成される。
図13(b)の状態では、スイッチング素子S1〜S3をオンするとともに、スイッチング素子S4がオフされる。これにより、キャパシタCbの端子間を短絡した上で、リアクトルL1の蓄積エネルギを直流電源10aのエネルギとともに電力線20へ出力するための電流経路501が形成される。すなわち、昇圧チョッパの上アームをオンした状態が形成される。
このように、第2のプリチャージのVH昇圧制御では、キャパシタCbの端子間を短絡した上で、昇圧チョッパの下アームオン期間(図13(a))と上アームオン期間(図13(b))とを交互に設けることにより、出力電圧VHを電圧Vaよりも高電圧の領域まで上昇することができる。なお、図13(a),(b)を通じて、キャパシタCbの端子間を短絡した状態を維持することにより、直流電源10bと切り離された状態のキャパシタCbの端子間電圧が過上昇することを確実に防止できる。
再び図12を参照して、出力電圧VHが所定電圧Vtよりも高くなるとVH昇圧制御が終了されて、プリチャージモードP1が開始される。プリチャージモードP1では、電圧Vcbが電圧Va,Vbのうちの低い方の電圧min(Va,Vb)に達するまで、キャパシタCbが充電される。ここでは、min(Va,Vb)=Vaである。電圧Vcbがmin(Va,Vb)−α(α:所定値)よりも高くなると、プリチャージモードP1が終了される。
図14は、CbプリチャージにおけるプリチャージモードP1およびP2での回路動作を説明するための図表である。
図14を参照して、プリチャージモードP1,P2の各々では、デューティ比Dpに従う制御パルス信号SDpに従って、スイッチング素子S1〜S4のオンオフが制御される。特に、プリチャージモードP1では、制御パルス信号SDp,/SDpに従って、スイッチング素子S1およびS3のペアと、スイッチング素子S2およびS4のペアとが、交互にオンオフされる。プリチャージモードP1およびP2は、「第1のプリチャージモード」および「第2のプリチャージモード」にそれぞれ対応する。
図15は、プリチャージモードP1における回路動作を説明するための概念的な回路図である。
図15(a)を参照して、スイッチング素子S2,S4がオンされる一方で、スイッチング素子S1,S3がオフされる期間では、キャパシタCbが、リアクトルL1,L2を経由して直流電源10aに対して並列に接続されて、電流経路510が形成される。電流経路510により、リアクトルL1,L2にエネルギを蓄積しながら、キャパシタCbは、直流電源10aによって充電される。電流経路510による電流増加量は、リアクトルL1およびL2、ならびに、スイッチング素子S2,S4のオン期間の長さによって制限されるので、過大な電流は生じない。図15(a)の回路動作を継続すると、最終的にはVcb=Vaとなる。
図15(b)を参照して、スイッチング素子S1,S3がオンされる一方で、スイッチング素子S2,S4がオフされる期間では、直流電源10aおよびキャパシタCbは、リアクトルL1,L2を経由して、電力線20および21の間に直列に接続される。これにより、リアクトルL1,L2の蓄積エネルギと直流電源10aのエネルギとによってキャパシタCbおよび出力キャパシタCHを充電する、電流経路511が形成される。なお、電流経路511の電流増加量についても、リアクトルL1およびL2、ならびに、スイッチング素子S1,S3のオン期間の長さによって制限される。
再び図14を参照して、プリチャージモードP1では、図15(a)および(b)の期間の比率を決めるデューティ比Dpは、下記(3)式に従って、0≦Dp<Dmax(Dmax<1)の範囲内で設定される。
Dp=(VH−Vcb)/VH …(3)
図16には、各プリチャージモードにおけるスイッチング制御でのデューティ比を設定するためのパルス幅変調制御を説明する概念的な波形図が示される。
図16には、各プリチャージモードにおけるスイッチング制御でのデューティ比を設定するためのパルス幅変調制御を説明する概念的な波形図が示される。
図16を参照して、図6と同様に、デューティ比Dpと所定周期の搬送波CWとの電圧比較に基づいて、制御パルス信号SDpおよびその反転信号/SDpが生成される。
再び図11を参照して、Caプリチャージの完了に応じて、時刻t1から開始されたVH昇圧制御は、出力電圧VHがVtに達すると終了される。そして、VH昇圧制御の終了後、時刻t2から、プリチャージモードP1が開始される。
プリチャージモードP1の開始時(時刻t2)には、VH=Vt(Vt>Va)である一方でVcb=0である。したがって、デューティ比Dpの初期値はDmaxとなる。Dmax<1のため、ごく短時間、図15(a)の回路動作が実行されることにより、Vcbが上昇する。以降では、VHおよびVcbの上昇に伴ってデューティ比Dpが低下することにより、図15(a)の回路動作の期間の比率が上昇する。
そして、電圧Vcbが、Va−α(α:所定値)よりも高くなると、プリチャージモードP1が終了される。すなわち、キャパシタCbが、Vcb=Vaまで充電されると、時刻t3において、プリチャージモードP1が終了されて、スイッチング動作は停止される。プリチャージモードP1では、スイッチング素子S1,S4が同時にオンされないため、出力キャパシタCHおよびCbの間に突入電流が流れることを防止できる。したがって、電圧Vcbが低い間には、プリチャージモードP1が適用される。
キャパシタCbは、リレーSMR2をオンする前に、直流電源10bの電圧Vb(Vb>Va)までプリチャージする必要がある。したがって、プリチャージモードP1が終了すると、キャパシタCbをさらに充電するためのプリチャージモードP2を適用する。
再び、図14を参照して、プリチャージモードP2では、スイッチング素子S1,S4はオンに固定される一方で、制御パルス信号SDp,/SDpに従って、スイッチング素子S2とS3とが交互にオンオフされる。
図17は、プリチャージモードP2における回路動作を説明するための概念的な回路図である。図17(a)には、制御パルス信号SDpのHレベル期間における回路動作が示される一方で、図17(b)には、制御パルス信号/SDpのHレベル期間における回路動作が示される。
図17(a),(b)を通じて、スイッチング素子S1,S4がオンに維持されるので、プリチャージモードP2中には、キャパシタCbおよび出力キャパシタCHは、並列に接続された状態を維持する。
一方で、図17(a)に示された、スイッチング素子S3,S4のオンによって電流経路520が形成される期間と、図17(b)に示された、スイッチング素子S3がオフされることによって電流経路521,522が形成される期間とが繰り返される。これにより、いわゆる昇圧チョッパの回路動作によって、出力電圧VHが、直流電源10aの電圧Vaよりも昇圧される。すなわち、プリチャージモードP2では、並列接続されたキャパシタCbおよび出力キャパシタCHを、直流電源10aの電圧Vaよりも高い電圧にプリチャージすることができる。
再び図14を参照して、プリチャージモードP2では、図17(a)および(b)の期間の比率を決めるデューティ比Dpは、下記(4)式に従って、0≦Dp<Dmax(Dmax<1)の範囲内で設定される。
Dp=(Vb−Vcb)/Vb …(4)
したがって、デューティ比Dpに基づくパルス幅変調制御(図16)によって、VH*=Vbを電圧指令値として出力電圧VHを制御するように、スイッチング素子S1〜S4のオンオフは制御される。そして、最終的には、VH=Vbとなった状態で、スイッチング動作が停止される。この結果、出力キャパシタCHと並列に接続されるキャパシタCbについても、Vcb=Vbとなるまで、プリチャージすることが可能となる。
したがって、デューティ比Dpに基づくパルス幅変調制御(図16)によって、VH*=Vbを電圧指令値として出力電圧VHを制御するように、スイッチング素子S1〜S4のオンオフは制御される。そして、最終的には、VH=Vbとなった状態で、スイッチング動作が停止される。この結果、出力キャパシタCHと並列に接続されるキャパシタCbについても、Vcb=Vbとなるまで、プリチャージすることが可能となる。
再び図11を参照して、時刻t3(プリチャージモードP1終了時)では、出力電圧VHと電圧Vcbとの電圧差が大きい。したがって、この状態から、出力キャパシタCHおよびキャパシタCbが並列に接続されるプリチャージモードP2を開始すると、当該電圧差に起因した突入電流が発生することが懸念される。
したがって、実施の形態2に従うプリチャージ制御では、プリチャージモードP1の終了後、実施の形態1で説明した強制放電モードを適用したVH放電制御によって、出力電圧VHを電圧Vaまで低下させる。具体的には、実施の形態1で説明したDHaモードを適用することにより、出力電圧VHが電圧Vaへ低下するまで、出力キャパシタCHを放電する。
時刻t4において、出力電圧VH=Vaとなった状態で、VH放電制御は終了されて、プリチャージモードP2が開始される。プリチャージモードP2では、直流電源10aの電圧Vaを昇圧して、並列接続されたキャパシタCbおよび出力キャパシタCHが充電される。時刻t5において、VH=Vcb=Vbとなると、プリチャージモードP2が終了されて、スイッチング素子S1〜S4はオフされる。時刻t6では、キャパシタCbがVbまでプリチャージされたため、リレーSMR2がオンされる。
再び図12を参照して、プリチャージモードP1が終了されると、VH放電制御(DHaモード)が開始される。VH放電制御は、VH<Va+β(β:所定値)が成立して、出力電圧VHが電圧Vaと同等となると終了される。
VH放電制御が終了すると、プリチャージモードP2が開始される。プリチャージモードP2は、Vb−γ1<Vcb<Vb+γ2(γ1,γ2:所定値)が成立するまで継続される。キャパシタCbがVcb=Vbまで充電されると、プリチャージモードP2は終了されて、Cbプリチャージが完了する。これに応じて、リレーSMR2がオンされる。
なお、図中に点線で表記するように、直流電源10bの電圧Vbがほぼ0であるときには、Caプリチャージの完了時点で、直ちにCbプリチャージ(第2のプリチャージ)を終了して、リレーSMR2をオンすることが可能である。
これにより、リレーSMR1,SMR2がオンされるとともにリレーSMR3がオフされ、かつ、VH=max(Va,Vb)である状態が形成されて(図10のS500)、電源システム5の起動処理が完了する。すなわち、電源システム5は、図11の時刻t6以降では、図3に示された複数の動作モードのいずれかを適用して、出力電圧VHを電圧指令値VH*へ制御する通常動作を実行可能な状態となる。
(Vp2<Vp1のときのCbプリチャージ)
上述した起動処理時におけるプリチャージ制御は、直流電源10a,10bがVb<Vaの関係にある場合、すなわち、第1のプリチャージにおけるプリチャージ電圧Vp1が、第2のプリチャージにおけるプリチャージ電圧Vp2よりも高い、すなわち、Vp1>Vp2(Va>Vb)の場合にも、同様に適用することができる。
上述した起動処理時におけるプリチャージ制御は、直流電源10a,10bがVb<Vaの関係にある場合、すなわち、第1のプリチャージにおけるプリチャージ電圧Vp1が、第2のプリチャージにおけるプリチャージ電圧Vp2よりも高い、すなわち、Vp1>Vp2(Va>Vb)の場合にも、同様に適用することができる。
再び図10を参照して、Vp1>Vp2の場合においても、制御装置40は、ステップS200〜S500に従って、電源システム5の起動処理を実行する。すなわち、制御装置40は、電流制限回路15を経由した第1のプリチャージとしてCaプリチャージ(S200)を実行した後、リレーSMR3をオフするとともにリレーSMR1をオンする(S300)。さらに、制御装置40は、リレーSMR2をオンする(S500)前に、電流制限回路15を経由しない第2のプリチャージとしてCbプリチャージ(S400)を実行する。
Vp1>Vp2(Va>Vb)の場合には、第2のプリチャージであるCbプリチャージの動作が、Vp1<Vp2(Vb>Va)の場合とは異なる。
図18は、Vp1>Vp2(Va>Vb)のときのCbプリチャージ(第2のプリチャージ)における動作波形図の例が示され、図19には、当該Cbプリチャージにおける状態遷移図が示される。
図19を参照して、図12と同様に、Caプリチャージの完了に応じてCbプリチャージ(第2のプリチャージ)が開始されると、まず、VH昇圧制御が実行される。そして、出力電圧VHが所定電圧Vtよりも高くなるとVH昇圧制御が終了されて、プリチャージモードP1が開始される。プリチャージモードP1では、キャパシタCbが、電圧Vcbが電圧Va,Vbのうちの低い方の電圧min(Va,Vb)まで充電される。ここでは、min(Va,Vb)=Vbであるので、電圧VcbがVb−α(α:所定値)よりも高くなると、プリチャージモードP1が終了される。
図18を参照して、時刻t1〜t2の動作は、図11と同様である。したがって、時刻t1において電流制限回路15を経由したCaプリチャージ(第1のプリチャージ)が終了されると、時刻t1〜t2では、VH昇圧制御が実行される。したがって、時刻t2において、図10と同様に、VH=Vt(Vt>Va)、Vca=Va、かつ、Vcb=0である。
一方で、時刻t2〜t3におけるプリチャージモードP1は、上記終了条件に従って、VcbがVb(Vb<Va)と同等になると終了される。したがって、Vp1>Vp2(Vb>Va)の場合とは異なり、プリチャージモードP1の終了時において、第2のプリチャージモードの終了条件である、Vb−γ1<Vcb<Vb+γ2が成立する。したがって、プリチャージモードP2によってキャパシタCbをさらに充電しなくても、この段階で、リレーSMR2をオンすることができる。
したがって、時刻t3でプリチャージモードP1が終了すると、スイッチング素子S1〜S4はオフに維持される。時刻t3以降では、出力電圧VHは、放電抵抗Rdによる放電によって徐々に低下する。放電の時定数は、放電抵抗Rdおよび出力キャパシタCHのRC積に従うので比較的大きくなる。
時刻taにおいて、リレーSMR2がオンされる。しかしながら、この時点での出力電圧VHは、max(Va,Vb)=Vaよりもかなり高いため、この状態から電源システム5を作動させると、スイッチング制御の開始時に、出力キャパシタCHと直流電源10a,10bとの間に突入電流が発生する虞がある。
したがって、リレーSMR2のオン後、実施の形態1で説明した強制放電モードを適用したVH放電制御によって、出力電圧VHを電圧Vaまで低下させる。具体的には、時刻tbからDHaモードを適用することにより、出力電圧VHが電圧Vaへ低下するまで、出力キャパシタCHを放電する。そして、時刻tcにおいて、出力電圧VHが電圧Vaまで低下すると、VH放電制御(DHaモード)は終了される。これにより、電源システム5の起動処理が完了する。
再び図19を参照して、Va>Vb(Vp1>Vp2)の場合には、プリチャージモードP1が終了すると、この段階でCbプリチャージは実質的には完了する。したがって、リレーSMR2がオンされるとともに、VH放電制御(DHaモード)が開始される。VH放電制御は、VH<Va+β(β:所定値)が成立して、出力電圧VHが電圧Vaと同等となると終了される。
これにより、図18の時刻tcにおいて、リレーSMR1,SMR2はオン、リレーSMR3はオフされており、かつ、出力電圧VH=max(Va,Vb)である状態が形成される(図10のS500)。したがって、電源システム5は、図18の時刻tc以降では、図3に示された複数の動作モードのいずれかを適用して、出力電圧VHを電圧指令値VH*へ制御する通常動作を実行可能な状態となる。
このように、実施の形態2に従うプリチャージ制御を含む電源システム5の起動処理によれば、一方の直流電源(直流電源10a)のみに電流制限回路15が配置されている構成としても、スイッチング素子S1〜S4によってスイッチング制御された電流によって、電流制限抵抗が設けられていないキャパシタCbをプリチャージすることができる。
この結果、直流電源の個数よりも電流制限回路の配置個数を少なくした回路構成によって、電源システムの起動時に、過大な突入電流を生じさせることなく、各キャパシタをプリチャージすることができる。これにより、電源システムの部品点数削減による小型化および低コスト化を図ることができる。
特に、実施の形態1で説明した強制放電モードが適用されたVH放電制御を含むようにプリチャージ制御を実行することにより、突入電流の発生をさらに確実に防止して、電源システム5を起動することができる。
[実施の形態3]
実施の形態1および2では、直流電源10bに対応する電流制限回路15の配置を省略する構成を説明した。実施の形態3では、実施の形態1とは反対に、直流電源10aに対する電流制限回路15の配置を省略した構成における起動時制御について説明する。
実施の形態1および2では、直流電源10bに対応する電流制限回路15の配置を省略する構成を説明した。実施の形態3では、実施の形態1とは反対に、直流電源10aに対する電流制限回路15の配置を省略した構成における起動時制御について説明する。
図20は、本実施の形態3に従う電源システム5♯の構成を示す回路図である。
図20を図1と比較して、実施の形態2に従う電源システム5♯では、電流制限回路15が、リレーSMR2と並列に接続されている。一方で、直流電源10aのリレーSMR1に対しては、電流制限回路15が配置されていない。電源システム5♯のその他の部分の構成は、図1に示された電源システム5と同様であるので、詳細な説明は繰返さない。
図20を図1と比較して、実施の形態2に従う電源システム5♯では、電流制限回路15が、リレーSMR2と並列に接続されている。一方で、直流電源10aのリレーSMR1に対しては、電流制限回路15が配置されていない。電源システム5♯のその他の部分の構成は、図1に示された電源システム5と同様であるので、詳細な説明は繰返さない。
したがって、実施の形態3に従う電源システムでは、電流制限回路15が設けられた直流電源10bが「一方の直流電源」に対応し、直流電源10aが「他方の直流電源」に対応する。また、リレーSMR1,SMR2のうち、直流電源10bに対応するリレーSMR2が「一方の開閉器」に対応する一方で、リレーSMR1が「他方の開閉器」に対応する。
実施の形態3に従う電源システム5♯の起動処理では、Cbプリチャージが、電流制限回路15を経由した「第1のプリチャージ」に対応し、Caプリチャージが、電流制限回路15を経由しない「第2のプリチャージ」に対応する。また、電源システム5♯では、プリチャージ電圧Vp1は、電流制限回路15が設けられた直流電源10bの電圧Vbであり、プリチャージ電圧Vp2は、電流制限回路15が設けられていない直流電源10aの電圧Vaである。
図21は、電源システム5♯の起動時におけるプリチャージ制御の処理手順を説明するためのフローチャートである。プリチャージ制御は、制御装置40が、以下に説明する処理手順に従って、リレーSMR1〜SMR3およびスイッチング素子S1〜S4のオンオフを制御することによって実現される。
図21を参照して、電源システム5♯の起動時に、制御装置40は、まずステップS200♯により、電流制限回路15によって、Cbプリチャージを実行する。ステップS200♯によるCbプリチャージでは、リレーSMR1,SMR2がオフされる一方で、リレーSMR3がオンされる。これにより、「第1の状態」が形成されて、キャパシタCbは、電流制限抵抗R3を経由した電流経路によって、直流電源10aにより充電される。
キャパシタCbの電圧Vcbが直流電源10bの電圧Vbまで上昇すると、Cbプリチャージは完了する。第1のプリチャージでは、電流制限抵抗R3によって、プリチャージ時の突入電流が抑制される。
なお、Cbプリチャージ時には、出力キャパシタCHも、ダイオードD1,D4によって形成される電流経路により、直流電源10bによって充電される。すなわち、Cbプリチャージでは、電流制限回路15からの電流によって、キャパシタCbおよび出力キャパシタCHが並列に充電される。したがって、Cbプリチャージの完了時点において、VH=Vcb=Vbである。
制御装置40は、Cbプリチャージ(S200♯)が完了すると、ステップS300♯により、リレーSMR3をオフするとともに、リレーSMR2をオンする。これにより、プリチャージ後のキャパシタCbと直流電源10bは、電流制限抵抗R3を経由せずに電気的に接続される。すなわち、リレーSMR3をオフする一方でリレーSMR2がオンされた「第2の状態」が形成される。
制御装置40は、さらに、ステップS400♯により、スイッチング素子S1〜S4の周期的なオンオフ制御(スイッチング制御)を伴って、Caプリチャージを実行する。キャパシタCaに対しては電流制限回路が配置されていないため、Caプリチャージは、電流制限回路を経由しない第2のプリチャージによって、電圧Vbまで充電される。
制御装置40は、キャパシタCaの電圧Vcaが直流電源10aの電圧Vaまで上昇すると、Caプリチャージ(S400♯)を完了して、ステップS500♯に処理を進める。制御装置40は、ステップS500♯では、リレーSMR2をオンすることにより、リレーSMR1,SMR2がオンされる一方でリレーSMR3がオフされ、かつ、出力電圧VHが電圧Va,Vbのうちの高い方の電圧max(Va,Vb)と同等である「第3の状態」を形成する。これにより、電源システム5♯の起動処理が終了して、図3に示された動作モードに従った回路動作を開始するための準備が整う。
次に、実施の形態2と同様に、第2のプリチャージ(Caプリチャージ)の詳細を説明する。
(Vp1<Vp2のときのCaプリチャージ)
まず、Vp1<Vp2のとき、すなわち、Vb<Vaのときの動作について説明する。
まず、Vp1<Vp2のとき、すなわち、Vb<Vaのときの動作について説明する。
図22は、電源システム5♯でのVp1<Vp2の場合のCaプリチャージ(第2のプリチャージ)における状態遷移図である。
図22を参照して、Cbプリチャージの完了に応じてCaプリチャージ(第2のプリチャージ)が開始されると、まず、VH昇圧制御が実行される。もし、直流電源10aの電圧Vaがほぼ0であるときには、図中に点線で表記するように、直ちにCaプリチャージ(第2のプリチャージ)を完了して、リレーSMR1をオンすることが可能である。
VH昇圧制御は、出力電圧VHが所定電圧Vtよりも高くなると終了される。これにより、プリチャージモードP1が開始される。プリチャージモードP1では、電圧Vcaが電圧Va,Vbのうちの低い方の電圧min(Va,Vb)に達するまで、キャパシタCaが充電される。ここでは、min(Va,Vb)=Vbである。電圧Vcaがmin(Va,Vb)−α(α:所定値)よりも高くなると、プリチャージモードP1が終了される。
図23は、電源システム5♯のCaプリチャージ(第2のプリチャージ)におけるプリチャージモードP1およびP2での回路動作を説明するための図表である。
図23を参照して、図14に示したCbプリチャージと同様に、CaプリチャージにおけるプリチャージモードP1,P2の各々では、デューティ比Dpに従う制御パルス信号SDpに従って、スイッチング素子S1〜S4のオンオフが制御される。
プリチャージモードP1では、制御パルス信号SDp,/SDpに従って、スイッチング素子S1およびS3のペアと、スイッチング素子S2およびS4のペアとが、相補的にオンオフされる。
図24には、CaプリチャージのプリチャージモードP1における回路動作が示される。
図24(a)を参照して、スイッチング素子S2,S4がオンされる一方で、スイッチング素子S1,S3がオフされる期間では、キャパシタCaが、リアクトルL1,L2を経由して直流電源10bに対して並列に接続されて、電流経路530が形成される。電流経路530により、リアクトルL1,L2にエネルギを蓄積しながら、キャパシタCaは、直流電源10bによって充電される。電流経路530による電流増加量は、リアクトルL1およびL2、ならびに、スイッチング素子S2,S4のオン期間の長さによって制限されるので、過大な電流は生じない。図24(a)の回路動作を継続すると、最終的にはVca=Vbとなる。
図24(b)を参照して、スイッチング素子S1,S3がオンされる一方で、スイッチング素子S2,S4がオフされる期間では、直流電源10aおよびキャパシタCbは、リアクトルL1,L2を経由して、電力線20および21の間に直列に接続される。これにより、リアクトルL1,L2の蓄積エネルギと直流電源10bのエネルギとによってキャパシタCaおよび出力キャパシタCHを充電する、電流経路531が形成される。なお、電流経路531の電流増加量についても、リアクトルL1およびL2、ならびに、スイッチング素子S1,S3のオン期間の長さによって制限される。
再び図23を参照して、プリチャージモードP1では、図24(a)および(b)の期間の比率を決めるデューティ比Dpは、下記(5)式に従って、0≦Dp<Dmax(Dmax<1)の範囲内で設定される。図16で説明したように、デューティ比Dpと所定周期の搬送波CWとの電圧比較に基づいて、制御パルス信号SDpおよびその反転信号/SDpが生成される。
Dp=(VH−Vca)/VH …(5)
プリチャージモードP1の開始時には、デューティ比Dpの初期値はDmaxとなるので、ごく短時間、図24(a)の回路動作が実行されることにより、Vcaが上昇する。以降では、Vcaの上昇に伴ってデューティ比Dpが低下することにより、図24(a)の回路動作の期間の比率が上昇する。これにより、キャパシタCaの電圧Vaが上昇する。
プリチャージモードP1の開始時には、デューティ比Dpの初期値はDmaxとなるので、ごく短時間、図24(a)の回路動作が実行されることにより、Vcaが上昇する。以降では、Vcaの上昇に伴ってデューティ比Dpが低下することにより、図24(a)の回路動作の期間の比率が上昇する。これにより、キャパシタCaの電圧Vaが上昇する。
再び図22を参照して、プリチャージモードP1は、Vca>min(Va,Vb)−α(α:所定値)の条件が成立すると、終了される。したがって、プリチャージモードP1の終了時には、キャパシタCaは、Vca=Vb(Vb<Va)まで充電されている。したがって、キャパシタCaは、プリチャージモードP2によって、Vca=Vaまでさらに充電されることが必要である。
しかしながら、実施の形態2と同様に、プリチャージモードP1の終了時において、出力電圧VHは、電圧Vbよりも昇圧されている。したがって、出力キャパシタCHおよび直流電源10bの電圧差による突入電流の発生を防止するために、プリチャージモードP2の前に、VH放電制御によって、出力電圧VHを電圧Vbまで低下させる。具体的には、実施の形態1で説明したDHbモードを適用することにより、出力電圧VHが電圧Vbへ低下するまで、出力キャパシタCHを放電する。VH放電制御(DHbモード)は、VH<Vb+β(β:所定値)が成立するまで実行される。VH放電制御が終了すると、プリチャージモードP2が開始される。
再び、図23を参照して、プリチャージモードP2では、スイッチング素子S1,S2はオンに固定される一方で、制御パルス信号SDp,/SDpに従って、スイッチング素子S3とS4とが交互にオンオフされる。
図25は、電源システム5♯のプリチャージモードP2における回路動作を説明するための概念的な回路図である。
図25(a)には、制御パルス信号SDpのHレベル期間における回路動作が示される一方で、図25(b)には、制御パルス信号/SDpのHレベル期間における回路動作が示される。
図25(a),(b)を通じて、スイッチング素子S1,S2がオンに維持されるので、プリチャージモードP2中には、キャパシタCaおよび出力キャパシタCHは、並列に接続された状態を維持する。
一方で、図25(a)に示された、スイッチング素子S2,S3のオンによって電流経路540が形成される期間と、図25(b)に示された、スイッチング素子S3がオフされることによって電流経路541,542が形成される期間とが繰り返される。これにより、いわゆる昇圧チョッパの回路動作によって、出力電圧VHが、直流電源10bの電圧Vbよりも昇圧される。すなわち、プリチャージモードP2では、並列接続されたキャパシタCaおよび出力キャパシタCHを、直流電源10bの電圧Vbよりも高い電圧にプリチャージすることができる。
再び図23を参照して、プリチャージモードP2では、図25(a)および(b)の期間の比率を決めるデューティ比Dpは、下記(6)式に従って、0≦Dp<Dmax(Dmax<1)の範囲内で設定される。
Dp=(Vb−Vca)/Vb …(6)
したがって、デューティ比Dpに基づくパルス幅変調制御(図16)によって、VH*=Vbを電圧指令値として出力電圧VHを制御するように、スイッチング素子S1〜S4のオンオフは制御される。そして、最終的には、VH=Vaとなった状態で、スイッチング動作が停止される。この結果、出力キャパシタCHと並列に接続されるキャパシタCaについても、Vca=Vaとなるまで、プリチャージすることが可能となる。
したがって、デューティ比Dpに基づくパルス幅変調制御(図16)によって、VH*=Vbを電圧指令値として出力電圧VHを制御するように、スイッチング素子S1〜S4のオンオフは制御される。そして、最終的には、VH=Vaとなった状態で、スイッチング動作が停止される。この結果、出力キャパシタCHと並列に接続されるキャパシタCaについても、Vca=Vaとなるまで、プリチャージすることが可能となる。
再び図22を参照して、プリチャージモードP2は、Va−γ1<Vca<Va+γ2(γ1,γ2:所定値)が成立するまで継続される。キャパシタCaがVca=Vaまで充電されると、プリチャージモードP2は終了されて、Caプリチャージが完了する。これに応じて、リレーSMR1がオンされる。
これにより、リレーSMR1,SMR2がオンされるとともにリレーSMR3がオフされ、かつ、VH=max(Va,Vb)である状態が形成されて(図21のS500♯)、電源システム5の起動処理が完了する。すなわち、電源システム5は、図3に示された複数の動作モードのいずれかを適用して、出力電圧VHを電圧指令値VH*へ制御する通常動作を実行可能な状態となる。
(Vp2<Vp1のときのCaプリチャージ)
電源システム5♯におけるプリチャージ制御は、直流電源10a,10bがVb>Vaの関係にある場合、すなわち、プリチャージ電圧Vp1がプリチャージ電圧Vp2よりも高い場合(Vp1>Vp2)にも、同様に適用することができる。
電源システム5♯におけるプリチャージ制御は、直流電源10a,10bがVb>Vaの関係にある場合、すなわち、プリチャージ電圧Vp1がプリチャージ電圧Vp2よりも高い場合(Vp1>Vp2)にも、同様に適用することができる。
再び図21を参照して、Vp1>Vp2の場合においても、制御装置40は、ステップS200♯〜S500♯に従って、電源システム5♯の起動処理を実行する。Vp1>Vp2(Va>Vb)の場合には、第2のプリチャージであるCaプリチャージ(S400♯)の動作が、Vp1<Vp2(Va>Vb)の場合とは異なる。
図26には、Vp1>Vp2(Vb>Va)のときのCaプリチャージにおける状態遷移図が示される。
図26を参照して、図22と同様に、Cbプリチャージの完了に応じてCaプリチャージ(第2のプリチャージ)が開始されると、まず、VH昇圧制御が実行される。そして、出力電圧VHが所定電圧Vtよりも高くなるとVH昇圧制御が終了されて、プリチャージモードP1が開始される。
プリチャージモードP1では、キャパシタCaが、電圧Vcaが電圧Va,Vbのうちの低い方の電圧min(Va,Vb)まで充電される。ここでは、min(Va,Vb)=Vaであるので、電圧VcaがVa−α(α:所定値)よりも高くなると、プリチャージモードP1が終了される。
プリチャージモードP1の終了時において、第2のプリチャージモードの終了条件である、Va−γ1<Vca<Va+γ2が成立する。したがって、プリチャージモードP2によってキャパシタCaをさらに充電しなくても、この段階で、リレーSMR1をオンすることができる。
ただし、この時点での出力電圧VHは、max(Va,Vb)=Vbよりも高いため、リレーSMR1のオン後、強制放電モードを適用したVH放電制御(DHbモード)によって、出力電圧VHを電圧Vbまで低下させる。VH放電制御は、VH<Vb+β(β:所定値)が成立して、出力電圧VHが電圧Vb(Vb>Va)と同等となると終了される。
これにより、電源システム5の起動処理が完了する。すなわち、リレーSMR1,SMR2はオン、リレーSMR3はオフされており、かつ、出力電圧VH=max(Va,Vb)である状態が形成される(図10のS500♯)。したがって、電源システム5♯は、図3に示された複数の動作モードのいずれかを適用して、出力電圧VHを電圧指令値VH*へ制御する通常動作を実行可能な状態となる。
このように、実施の形態3に従う電源システムでは、直流電源10bのみに電流制限回路15が配置されている構成としても、実施の形態2と同様の効果を享受することができる。すなわち、強制放電モードが適用されたVH放電制御を含むようにプリチャージ制御を実行することにより、突入電流の発生を確実に防止して、キャパシタCa,Cb,CHのプリチャージを含む電源システム5の起動処理を実行することができる。
なお、電源システム5,5♯において、負荷30は、電力変換器によって制御される直流電圧によって動作する機器であれば、任意の機器によって構成できる点について確認的に記載する。すなわち、本実施の形態では、電動車両の走行用電動機を含むように負荷30が構成される例を説明したが、本発明の適用はこのような負荷に限定されるものではない。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
5,5♯ 電源システム、10a,10b 直流電源、15 電流制限回路、20,21 電力線、30 負荷、32 インバータ、35 モータジェネレータ、36 動力伝達ギヤ、37 駆動輪、40 制御装置、41〜43 電圧センサ、50 電力変換器、101,102 動作点、110,120 動作領域、Ca,Cb キャパシタ、CH 出力キャパシタ、CW 搬送波、D1〜D4 逆並列ダイオード、Dd,Dp デューティ比、L1,L2 リアクトル、N1〜N3 ノード、P1,P2 プリチャージモード、R3 電流制限抵抗、Rd 放電抵抗(出力キャパシタ)、S1〜S4 スイッチング素子、SDd,/SDd,SDp,/SDp 制御パルス信号、SG1〜SG4 制御信号、SMR1,SMR2,SMR3 リレー、Va,Vb,Vca,Vcb 電圧、VH* 電圧指令値、VH 出力電圧、Vp1,Vp2 プリチャージ電圧、Vt 所定電圧(VH昇圧制御終了電圧)。
Claims (9)
- 負荷と接続された第1および第2の電力線間に直流電圧を出力するための電源システムであって、
前記第1および第2の電力線間に電気的に接続された出力キャパシタと、
第1の直流電源と、
第2の直流電源と、
前記第1の直流電源に対応する第1の開閉器と、
前記第2の直流電源に対応する第2の開閉器と、
前記第1および第2の電力線の間に順に直列接続された、第1から第4のスイッチング素子と、
前記第2および第3のスイッチング素子の接続ノードと前記第2の電力線との間に、前記第1の直流電源および前記第1の開閉器と直列に電気的に接続された第1のリアクトルと、
前記第1および第2のスイッチング素子の接続ノードと、前記第3および第4のスイッチング素子の接続ノードとの間に、前記第2の直流電源および第2の開閉器と直列に電気的に接続された第2のリアクトルとを備え、
前記第1から第4のスイッチング素子のオンオフおよび前記第1および第2の開閉器のオンオフを制御するための制御装置とを備え、
前記制御装置は、前記第1および第2の開閉器の少なくとも一方が閉成された状態において、複数の動作モードのうちの1つの動作モードを選択的に適用されて動作することによって前記直流電圧を制御するように構成され、
前記複数の動作モードは、
前記第1および第2の開閉器の少なくとも一方が閉成された状態において、前記第1から第4のスイッチング素子の周期的なオンオフ制御を伴って、前記出力キャパシタからの放電によって前記第1または第2の直流電源を充電する強制放電モードを有する、電源システム。 - 前記強制放電モードは、
少なくとも前記第1の開閉器が閉成された状態において、前記第1から第4のスイッチング素子の各々がオフされた第1の期間と、前記第1および第2のスイッチング素子がオンされるとともに前記第3および第4のスイッチング素子がオフされる第2の期間とを周期的に繰り返すことによって、前記出力キャパシタの電圧を前記第1の直流電源の電圧まで低下させる第1の放電モードと、
少なくとも前記第2の開閉器が閉成された状態において、前記第1の期間と、前記第1および第4のスイッチング素子がオンされるとともに前記第2および第3のスイッチング素子がオフされる第3の期間とが交互に繰り返されることによって、前記出力キャパシタの電圧を前記第2の直流電源の電圧まで低下させる第2の放電モードとを有する、請求項1記載の電源システム。 - 前記電源システムは、
前記出力キャパシタに対して並列に電気的に接続された放電抵抗をさらに備え、
前記制御装置は、
前記電源システムの停止時において、前記強制放電モードによって前記出力キャパシタの電圧を前記第1または第2の直流電源の電圧まで低下させた後、前記第1から第4のスイッチング素子をオフに維持して前記放電抵抗によって前記出力キャパシタの電荷を放電する、請求項1または2に記載の電源システム。 - 前記電源システムは、
前記第1の開閉器を経由して前記第1の直流電源と並列に接続された第1のキャパシタと、
前記第2の開閉器を経由して前記第2の直流電源と並列に接続された第2のキャパシタと、
前記第1および第2の直流電源のうちの一方の直流電源のみに対応して設けられ、前記第1および第2の開閉器のうちの対応する一方の開閉器に対して並列に接続された電流制限回路とをさらに備え、
前記電流制限回路は、直列に接続された第3の開閉器および電流制限抵抗を有し、
前記第3の開閉器のオンオフは、前記制御装置によって制御され、
前記制御装置は、
前記電源システムの起動時において、前記第1および第2の開閉器が開放された状態で前記第3の開閉器を閉成する第1の状態を形成して、前記第1および第2のキャパシタのうちの前記第3の開閉器と接続された一方のキャパシタおよび前記出力キャパシタを前記一方の直流電源の出力電圧へプリチャージするための第1のプリチャージと、
前記第1のプリチャージの完了に応じて、前記第3の開閉器を開放する一方で前記第1および第2の開閉器のうちの前記一方の開閉器を閉成する第2の状態を形成するとともに、当該第2の状態下で、前記第1および第2のキャパシタのうちの他方のキャパシタを、前記第1および第4のスイッチング素子の周期的なオンオフ制御を伴って前記第1および第2の直流電源のうちの他方の直流電源の出力電圧へプリチャージするための第2のプリチャージとを実行し、さらに、
前記第2のプリチャージの完了に応じて、前記第1および第2の開閉器のうちの他方の開閉器を閉成することによって、前記第1および第2の開閉器が閉成されるとともに前記第3の開閉器が開放され、かつ、前記出力キャパシタの電圧が前記第1および第2の直流電源の出力電圧のうちの高い方の電圧に制御された第3の状態を形成し、
前記第2のプリチャージにおいて、前記一方の直流電源の電圧を昇圧して前記出力キャパシタを充電する昇圧制御と、前記昇圧制御後に前記強制放電モード用いて前記出力キャパシタの電圧を前記高い方の電圧まで低下させるための放電制御とが実行される、請求項1または2に記載の電源システム。 - 前記一方の直流電源の出力電圧は、前記他方の直流電源の出力電圧よりも低く、
前記制御装置は、前記第2のプリチャージにおいて、
前記昇圧制御を行った後に、前記他方のキャパシタの電圧を前記一方の直流電源の出力電圧まで上昇させるように、前記第1から第4のスイッチング素子を周期的にオンオフ制御するための第1のプリチャージモードを実行し、
前記第1のプリチャージモードの完了後、前記出力キャパシタの電圧を前記一方の直流電源の出力電圧まで低下させるために前記放電制御を実行し、
前記放電制御の完了後に、前記他方のキャパシタおよび前記出力キャパシタの電圧を、前記他方の直流電源の出力電圧まで上昇させるように、前記第1から第4のスイッチング素子を周期的にオンオフ制御するための第2のプリチャージモードを実行し、
前記第2のプリチャージモードによって前記出力キャパシタの電圧が前記他方の直流電源の出力電圧まで上昇すると、前記他方の開閉器を閉成する、請求項4記載の電源システム。 - 前記一方の直流電源の出力電圧は、前記他方の直流電源の出力電圧よりも高く、
前記制御装置は、
前記第2のプリチャージにおいて、前記昇圧制御を行った後に、前記他方のキャパシタの電圧を前記他方の直流電源の出力電圧まで上昇させるように、前記第1から第4のスイッチング素子を周期的にオンオフ制御するための第1のプリチャージモードを実行し、
前記第1のプリチャージモードの完了後、前記他方の開閉器を閉成するとともに、前記出力キャパシタの電圧を前記一方の直流電源の出力電圧まで低下させるために前記放電制御を実行する、請求項4記載の電源システム。 - 前記制御装置は、前記第1のプリチャージモードにおいて、前記他方のキャパシタを前記第1および第2のリアクトルを経由して前記一方の直流電源に対して並列に接続する第1の動作と、前記一方の直流電源および前記他方のキャパシタを直列に前記第1および第2のリアクトルを経由して前記第1および第2の電力線の間に電気的に接続する第2の動作とを周期的に繰り返すように、前記第1から第4のスイッチング素子の周期的なオンオフを制御する、請求項5または6記載の電源システム。
- 前記制御装置は、前記第2のプリチャージモードにおいて、前記一方の直流電源および前記第1または第2のリアクトルによる電流循環経路を形成する第3の動作と、前記一方の直流電源および前記第1または第2のリアクトルを直列に前記第1および第2の電力線の間に電気的に接続する第4の動作とを周期的に繰り返すように、前記第1から第4のスイッチング素子の周期的なオンオフを制御する、請求項5に記載の電源システム。
- 前記複数の動作モードは、
前記第1および第2の開閉器が閉成された状態において、前記第1から第4のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源が前記第1および第2の電力線との間で並列に直流電圧変換を実行する第1のモードと、
前記第1および第2の開閉器が閉成された状態において、前記第3のスイッチング素子をオン固定するとともに前記第1、第2および第4のスイッチング素子をオンオフ制御することによって、前記第1および前記第2の直流電源が直列接続された状態で前記第1および第2の電力線との間で直流電圧変換を実行する第2のモードと、
前記第1および第2の開閉器が閉成された状態において、前記第1から第4のスイッチング素子のオンオフを固定して、前記第1および第2の電力線に対して前記第1および第2の直流電源が直列に接続された状態を維持する第3のモードと、
前記第1および第2の開閉器の少なくとも一方が閉成された状態において、前記第1から第4のスイッチング素子のオンオフ制御によって、前記第1および第2の直流電源のうちの一方と前記第1および第2の電力線との間で直流電圧変換を実行する第4のモードと、
前記第1および第2の開閉器の少なくとも一方が閉成された状態において、前記第1から第4のスイッチング素子のオンオフを固定して、前記第1および第2の直流電源のうちの一方が前記第1および第2の電力線に電気的に接続される一方で、前記第1および第2の直流電源の他方が前記第1および第2の電力線から電気的に切り離された状態を維持する第5のモードと、
前記第1および第2の開閉器が閉成された状態において、前記第1から第4のスイッチング素子のオンオフを固定して、前記第1および第2の電力線に対して前記第1および第2の直流電源が並列に接続された状態を維持する第6のモードとを含む、請求項1〜8のいずれか1項に記載の電源システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014136743A JP2016015828A (ja) | 2014-07-02 | 2014-07-02 | 電源システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014136743A JP2016015828A (ja) | 2014-07-02 | 2014-07-02 | 電源システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016015828A true JP2016015828A (ja) | 2016-01-28 |
Family
ID=55231630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014136743A Pending JP2016015828A (ja) | 2014-07-02 | 2014-07-02 | 電源システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016015828A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180006562A1 (en) * | 2016-06-30 | 2018-01-04 | Sungrow Power Supply Co., Ltd. | Discharging method of bus capacitor, controller, dc-dc converter and inverter |
CN111656659A (zh) * | 2017-12-21 | 2020-09-11 | 艾思玛太阳能技术股份公司 | 用于逆变器装置的电容器放电的方法 |
-
2014
- 2014-07-02 JP JP2014136743A patent/JP2016015828A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180006562A1 (en) * | 2016-06-30 | 2018-01-04 | Sungrow Power Supply Co., Ltd. | Discharging method of bus capacitor, controller, dc-dc converter and inverter |
JP2018007538A (ja) * | 2016-06-30 | 2018-01-11 | 陽光電源股▲ふん▼有限公司 | バスキャパシタの放電方法、コントローラ、dc−dcコンバータ及びインバータ |
US10320294B2 (en) * | 2016-06-30 | 2019-06-11 | Sungrow Power Supply Co., Ltd. | Discharging method of bus capacitor, controller, DC-DC converter and inverter |
EP3264578B1 (en) * | 2016-06-30 | 2020-10-21 | Sungrow Power Supply Co., Ltd. | Discharging method of bus capacitor, controller, dc-dc convertrer and inverter |
CN111656659A (zh) * | 2017-12-21 | 2020-09-11 | 艾思玛太阳能技术股份公司 | 用于逆变器装置的电容器放电的方法 |
CN111656659B (zh) * | 2017-12-21 | 2024-02-13 | 艾思玛太阳能技术股份公司 | 用于逆变器装置的电容器放电的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6026093B2 (ja) | 電源システム | |
JP6100640B2 (ja) | 電源システム | |
US8681457B2 (en) | Power source system for electric powered vehicle and control method therefor | |
JP6187309B2 (ja) | 電動車両の電源装置 | |
JP5996051B1 (ja) | 電動車両 | |
JP5832247B2 (ja) | 電源システム | |
US20120039100A1 (en) | Power conversion device, method of controlling power conversion device, and vehicle with the same mounted thereon | |
JP2013207914A (ja) | 電圧変換装置の制御装置 | |
JP2019004593A (ja) | 車両の電源装置 | |
JP2013038910A (ja) | 電源システムおよびそれを備える車両 | |
JP2008167620A (ja) | 車両の電源装置および車両 | |
JPWO2012085992A1 (ja) | 電動車両およびその制御方法 | |
JP2008017661A (ja) | 電源システムおよびそれを備えた車両、電源システムの制御方法、ならびに電源システムの制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 | |
JP2010104139A (ja) | 電圧コンバータおよびそれを搭載する車両 | |
JP6495413B1 (ja) | 電源システム | |
JP4816575B2 (ja) | 電源システムおよびそれを備えた車両、ならびに電源システムの制御方法およびその制御方法をコンピュータに実行させるためのプログラムを記録したコンピュータ読取可能な記録媒体 | |
JP4432463B2 (ja) | 負荷駆動装置およびその動作をコンピュータに実行させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2010136553A (ja) | 電源システムおよびそれを搭載した電動車両 | |
JP2005312160A (ja) | 電圧変換装置およびその制御をコンピュータに実行させるためのプログラムを記録したコンピュータ読取り可能な記録媒体 | |
JP4048995B2 (ja) | モータ駆動装置、モータ駆動装置の制御方法、モータ駆動装置の制御をコンピュータに実行させるプログラムを記録したコンピュータ読取り可能な記録媒体 | |
JP2009284668A (ja) | 電源システムおよびそれを備えた車両 | |
JP2017095071A (ja) | ハイブリッド車 | |
JP2016015828A (ja) | 電源システム | |
JP6424786B2 (ja) | 電動車両の電源システム | |
JP2010074885A (ja) | 電源システムおよびその制御方法 |