JP2015534331A5 - - Google Patents

Description

本発明を例示的な実施形態を参照しながら具体的に図示・説明したが、当業者であれば、添付の特許請求の範囲に包含される本発明の範囲から逸脱することなく、形態および細部の様々な変更が可能であることを理解するであろう。
なお、本発明は、実施の態様として以下の内容を含む。
〔態様１〕
バイカッド回路のフィルタをチューニングする方法であって、
ロスパッドを、所定の周波数において目標のゲイン値を生成するようにチューニングする過程と、
第１の積分器の位相を、前記所定の周波数において目標の位相にチューニングする過程と、
第２の積分器の位相を、前記所定の周波数において前記目標の位相にチューニングする過程と、
前記第１の積分器のゲインを、前記所定の周波数において前記目標のゲイン値にチューニングする過程と、
前記第２の積分器のゲインを、前記所定の周波数において前記目標のゲイン値にチューニングする過程と、
を含む、チューニング方法。
〔態様２〕
態様１に記載のチューニング方法において、さらに、
前記所定の周波数での前記目標のゲイン値を決定する過程、
を含む、チューニング方法。
〔態様３〕
態様１に記載のチューニング方法において、前記ロスパッドをチューニングする過程が、当該ロスパッドの減衰値を調節することを含む、チューニング方法。
〔態様４〕
態様１に記載のチューニング方法において、前記第１の積分器の位相をチューニングする過程が、当該第１の積分器の位相を制御する、当該第１の積分器の入力の位相値を調節することを含む、チューニング方法。
〔態様５〕
態様１に記載のチューニング方法において、前記第１の積分器のゲインをチューニングする過程が、当該第１の積分器のゲインを制御する、当該第１の積分器の粗ゲイン値を調節すること、および、当該第１の積分器のゲインを制御する、当該第１の積分器の微ゲイン値を調節することを含む、チューニング方法。
〔態様６〕
態様１に記載のチューニング方法において、前記第２の積分器の位相をチューニングする過程が、当該第２の積分器の位相を制御する、当該第２の積分器の入力の位相値を調節することを含む、チューニング方法。
〔態様７〕
態様１に記載のチューニング方法において、前記第２の積分器のゲインをチューニングする過程が、当該第２の積分器のゲインを制御する、当該第２の積分器の粗ゲイン値を調節すること、および、当該第２の積分器のゲインを制御する、当該第２の積分器の微ゲイン値を調節することを含む、チューニング方法。
〔態様８〕
態様１に記載のチューニング方法において、前記バイカッド回路が、ノッチフィルタとして動作するようにチューニングされる、チューニング方法。
〔態様９〕
態様１に記載のチューニング方法において、前記バイカッド回路が、オールパスフィルタとして動作するようにチューニングされる、チューニング方法。

Claims (9)

1. ロスパッド、第１の積分器および第２の積分器を含むアナログ回路構成要素を備えたバイカッド回路のフィルタをチューニングする方法であって、
   前記ロスパッドを、所定の周波数において目標のゲイン値を生成するようにチューニングする過程と、
   前記第１の積分器の位相を、前記所定の周波数において目標の位相にチューニングする過程と、
   前記第２の積分器の位相を、前記所定の周波数において前記目標の位相にチューニングする過程と、
   前記第１の積分器のゲインを、前記所定の周波数において前記目標のゲイン値にチューニングする過程と、
   前記第２の積分器のゲインを、前記所定の周波数において前記目標のゲイン値にチューニングする過程と、
   を備え、全ての前記過程のそれぞれが、回路値を変更することを含む、チューニング方法。
2. 請求項１に記載のチューニング方法において、さらに、
   前記所定の周波数での前記目標のゲイン値を決定する過程、
   を含む、チューニング方法。
3. 請求項１に記載のチューニング方法において、前記ロスパッドをチューニングする過程が、当該ロスパッドの減衰値を調節することを含む、チューニング方法。
4. 請求項１に記載のチューニング方法において、前記第１の積分器の位相をチューニングする過程が、当該第１の積分器の位相を制御する、当該第１の積分器の入力の位相値を調節することを含む、チューニング方法。
5. 請求項１に記載のチューニング方法において、前記第１の積分器のゲインをチューニングする過程が、当該第１の積分器のゲインを制御する、当該第１の積分器の粗ゲイン値を調節すること、および、当該第１の積分器のゲインを制御する、当該第１の積分器の微ゲイン値を調節することを含む、チューニング方法。
6. 請求項１に記載のチューニング方法において、前記第２の積分器の位相をチューニングする過程が、当該第２の積分器の位相を制御する、当該第２の積分器の入力の位相値を調節することを含む、チューニング方法。
7. 請求項１に記載のチューニング方法において、前記第２の積分器のゲインをチューニングする過程が、当該第２の積分器のゲインを制御する、当該第２の積分器の粗ゲイン値を調節すること、および、当該第２の積分器のゲインを制御する、当該第２の積分器の微ゲイン値を調節することを含む、チューニング方法。
8. 請求項１に記載のチューニング方法において、前記バイカッド回路が、ノッチフィルタとして動作するようにチューニングされる、チューニング方法。
9. 請求項１に記載のチューニング方法において、前記バイカッド回路が、オールパスフィルタとして動作するようにチューニングされる、チューニング方法。