CN103959726A - 宽带信号处理 - Google Patents

Abstract

双二阶宽带信号处理电路可以在50MHz到20GHz以上的带宽上运行。该双二阶电路采用积分器(跨导器)、缓冲器和可扩展的加法器的配置，其可以使用深亚微米CMOS技术来实现。结合此扩展和高增益/高带宽能够为宽带模拟信号处理实现反馈和可编程。用具有可调增益的多个并联的积分器线路实现的双二阶电路提供更高的精度、稳定性和带宽，并允许实时控制过程变量和温度变量。

Description

宽带信号处理

相关申请

本申请要求2011年11月1日提交的美国临时申请第61/554,223号的权益。上述申请的全部教导通过引用合并于此。

技术领域

背景技术

信号带宽和数据传输率的增加促进了新的信号处理技术的发展，以解决与宽带信号相关的挑战。增加的信号带宽还使新的应用成为可能，包括异构环境中的基于超宽带(UWB)技术的主动射频(RF)识别(ID)。此外，增加的信号带宽提高了测距精度，使得宽带技术对于雷达、成像和其它应用尤其有吸引力。

遗憾的是，在时钟速度、开关、散热以及故障修复难点上的根本性尺度限制使得数字逻辑不适用于宽带信号处理。例如，现今的DSP技术无法处理诸如高清电视、软件定义的无线电、认知无线电、4-G手持式服务、空闲波段(white space)、基于UWB的服务以及实时GHz/THz医学成像之类的新兴应用所需的宽带信号。除了需要更快的速度和带宽处理能力，降低功耗的方法在许多信号处理应用中也有巨大的吸引力和实用性。例如，巨额的额外费用被花费在移动设备的功耗上；高速DSP消耗了手机和PDA的大量电池寿命。

对于宽带应用而言，奈奎斯特速率在每秒数千兆采样(GSPS)的范围内，因此，仅能实现相对简单的信号处理，并且通常需要高度的流水线化和并行处理架构。展望未来，因为根据摩尔定律基于CMOS的数字信号处理结构的限制不会再扩展，所以DSP技术不可能达到这些应用所需的性能。事实上，深亚微米CMOS门具有分子测量级的宽度，这表明晶体管尺寸(和开关速度)正在接近其基本极限。换句话说，因为与晶体管的尺寸负相关的晶体管的开关速度无法在很大程度上变得更快，所以增加DSP技术的带宽处理能力的空间很小。

而模拟逻辑也有其自身的局限性。因为模拟电路不是由真正独立的块形成，所以改变模拟逻辑的一个块可能迫使电路中每个其它的块改变。此外，处理技术的进步如此之快，特定应用设计往往在被制造出之前就已过时。最后，模拟电路既不是完全可重配置的，也不是完全可编程的。

发明内容

本发明的示例性实施例包括用于处理宽带信号的双二阶电路，可操作于(例如)50MHz至20GHz或以上的带宽。所述电路可以包括第一级和第二级，其中第一级包括第一加法电路和第一多个积分器线路。第一加法电路接收输入信号(例如，待处理的宽带信号)以及第一多个积分器线路中的每个的输出。积分器线路中的每个包括串联耦接的一个或多个积分器电路，并且接收第一加法电路的输出。第二级包括第二加法电路和第二多个积分器线路。第二多个积分器线路的每个包括至少一个积分器电路，并接收第一加法电路的输出。第二加法器电路接收第二多个积分器线路中的每个的输出，并生成双二阶电路的输出信号。

在另一实施例中，第二级可以包括开关，被配置成选择性地将第一加法电路的输出端连接到第二加法电路的输入端。积分器线路的一个或多个积分器电路可以包括可调节的增益，以使得可以调节双二阶输出信号。第一多个积分器线路可以连接到公共输入节点。类似地，第二多个积分器线路可以连接到公共输入节点。第一多个积分器线路中的每个的输出可以在第一加法电路处被反转。类似地，第二多个积分器线路中的每个的输出可以在第二加法电路处被选择性地反转。

在又一实施例中，可以实施损耗衰减器以代替第一和第二积分器线路的一个或多个积分器电路。损耗衰减器可以被配置为相当于上述积分器电路。尤其是，损耗衰减器可以与积分器线路并联连接，连接到一公共节点，并且可以提供被反转或选择性地反转的输入到加法电路。

附图说明

通过下面对如附图所示的本发明示例性实施例的更具体的描述，前述内容将是显而易见的，在所有不同视图中类似的附图标记表示相同的部件。附图不一定成比例，而是将重点放在示出本发明的实施例上。

图1是双二阶电路的框图。

图2是可以在本发明的实施例中实现的积分器电路的电路图。

图3是示出图2的积分器电路的频率响应的图表。

图4是实现压控电阻的积分器电路的电路图。

图5是另一实施例中的积分器电路的电路图。

图6(a)至图6(c)是又一实施例中的积分器电路的电路图。

图7是配置有调谐器电路的积分器电路的电路图。

图8是示出衰减器电路的输入和输出的框图。

图9是衰减器电路的电路图。

图10是可以在本发明的实施例中实现的衰减器电路的电路图。

图11是另一实施例中的衰减器电路的电路图。

图12是示出衰减值分布的图表。

图13是又一实施例中的衰减器电路的电路图。

图14是示出对应于衰减器电路的各种配置的衰减值的分布的图表。

图15是示出衰减器电路的幅度和相位的图表。

图16是可以在本发明的实施例中实现的加法电路的电路图。

图17是被配置为测量输出特性的电路的电路图。

图18是示出加法电路的频率响应的图表。

图19是可以在其中实现本发明的实施例的双二阶电路的结构的框图。

图20是一个实施例中的双二阶电路的框图。

图21是另一个实施例中的双二阶电路的框图。

具体实施方式

下面描述本发明示例性实施例。

本发明的实施例包括如Dev V.Gupta和Divi Gupta的美国申请第12/921,987号(作为第2011/0051782号公开的美国专利)中所描述的用于宽带信号处理的方法和装置，其全部内容通过引用合并于此。射频宽带模拟组件块的实施例可以根据Dev V.Gupta和Zhiguo Lai的国际申请第PCT/US2011/024542号来构造，其全部内容通过引用合并于此。

宽带信号处理(WiSP)是模拟信号处理技术；也就是说，它实现对从50MHz至20GHz或以上的带宽的可编程和可执行的模拟计算。WiSP的基础是状态变量理论，当与CMOS深亚微米技术相结合时，状态变量理论使得可以将低频信号处理技术扩展至微米和毫米波段。WiSP可以在互补金属氧化物半导体(CMOS)、硅锗(SiGe)技术以及绝缘体上硅(SOI)技术中实现。

因为状态变量机的参数可以被设置为10位的精度，所以WiSP高度精准。WiSP还是频率捷变的，随着诸如增益之类的状态变量参数的改变，使其可以跨越整个频带。例如，以大约1GHz的频率为中心的状态变量机可仅通过改变增益参数而转移到10GHz的频率。WiSP技术适用于线性时不变信号处理和时变信号处理二者。状态变量系统可以用于单输入/输出模式和多输入/多输出(MIMO)模式，例如可以用于模仿(mimick)MIMO无线天线系统。

以往，主要是因为相比于被处理信号的波长，诸如电容器、电阻器之类的组件和在印刷电路板(PCB)上连接它们的走线(trace)是如此之小，所以低频模拟设计是比较容易和精确的学科。由于不存在分布效应(distributedeffect)，因此这些组件可以被视为集总元件。此外，低频模拟组件通常具有比信号带宽更宽(例如，至少10倍)的带宽。这种相对高的带宽允许使用反馈以简化设计、稳定系统、提高系统性能、使其更加准确等。反馈还允许实现可编程硬件；例如，带有一些可编程电阻器的运算放大器可用于构建可编程增益器件。因此，这种可编程性允许人们使用可编程的方法来建立复杂的系统。

遗憾的是，因为高频信号的波长与电路元件的尺寸相当，所以常规的高频设计无法实现这些优点。连接PCB上的元件的走线与高频信号的波长在尺寸上相当。在常规的高频设计中，走线被视为传输线并被设计为具有防止PCB上的反射等所必须的级别和尺寸。在一般情况下，这样的设计是非常耗电的，并且PCB的材料限制了带宽。另外，印制线(printed trace)的精度限制可能阻止这些分布式元件彼此交互。另外，常规的高频设计不允许使用能获得非常精确设计的反馈。

在CMOS基板上而不在PCB上制作宽带模拟器件使得能够使用低频设计，这是因为CMOS的走线尺寸与高频波长的比值大约和PCB走线尺寸与低频波长的比值相同。事实上，使用深亚微米CMOS技术的小走线尺寸在纳米尺度上，而在纳米尺度上，一切都可以被视为元件；实际上，可以忽略电路的分布式性质。因此，除了因为组件带宽不够高所以反馈仍然不可用以外，在CMOS基板上，高频设计与在PCB上的低频设计是一回事。

本文公开的实施例提供实现带有反馈的高频CMOS设计所必须的高增益和额外的高带宽。基本元件是具有非常高的增益(例如，大于80dB，并且高达100dB或120dB)且带宽在200GHz范围内的跨导器。这些跨导器还可用于构建精确到一个最低有效位(LSB)的衰减器。这些衰减器可以以10位精度或大约千分之一(1part in1,000)的精度数字编程。这样的精度使我们能够构建可编程模拟硬件。

结合跨导器和衰减器与宽带扩展信息(broadband scaling information)能够制造双二阶(biquad)，其是构建宽带模拟处理器的基本构建块。特别是，本文公开的跨导器、衰减器和可扩展加法器可以用于建立频率捷变和/或时变的可编程双二阶结构。这些双二阶可以级联以形成如在2009年3月10日提交的、Gupta等人的、公开号为WO2009/114123的PCT/US2009/001512中描述的可编程传递函数合成器，其全文通过引用合并于此。基于双二阶的电路可以用于制作敏捷滤波器、均衡器、延迟线等，用于从雷达到认知无线电到射频识别的最终用途。

图1是双二阶电路100的框图。双二阶电路100包括一个或多个积分器110、衰减器120和加法器130作为组件。可以通过改变双二阶100的传递函数T(s)来改变双二阶输出y(t)的特性。这通过改变衰减器120的值来实现，这些值包括a₀、a₁、b₀、b₁和b₂。通过改变积分器110的增益G来扫描(sweep)传递函数的中心频率。衰减器120的值和积分器110的增益可以通过具有12位精度的串行外设接口(SPI)来进行数字控制。

图2示出可以在图1的双二阶电路100中实现的积分器电路200。积分器200是使用前馈调节拓扑的宽带自调谐积分器。积分器200具有高带宽、高线性度和低互调失真，使其特别适合于微波频率的应用。

小信号分析示出该电路的传递函数的形式为：

$T\left(s\right)=\frac{{\mathrm{\Ω}}_0\·(s/z_1-1)\·(s/z_2-1)}{s\·(s/p+1)+a_0}$

其中

$z_1=\frac{g_{m1}}{C_{\mathrm{gd}1}}$

$z_2=\frac{(g_{m3}+1/R)}{C_{\mathrm{gd}3}}$

${\mathrm{\Ω}}_0=\frac{g_{m1}\·(g_{m3}+1/R)}{(C_{\mathrm{gs}3}+C_{\mathrm{gd}3}+C_{\mathrm{gd}1}+C_{\mathrm{ds}1})\·(g_{\mathrm{ds}3}+1/R)+(C_{\mathrm{gd}3}+C_{\mathrm{ds}3})\·(g_{\mathrm{ds}1}+1/R)+C_{\mathrm{gd}3}\·(g_{m3}+2/R)}$

$p=\frac{(C_{\mathrm{gs}3}+C_{\mathrm{gd}3}+C_{\mathrm{gd}1}+C_{\mathrm{ds}1})\·(g_{\mathrm{ds}3}+1/R)+(C_{\mathrm{gd}3}+C_{\mathrm{ds}3})\·(g_{\mathrm{ds}1}+1/R)+C_{\mathrm{gd}3}\·(g_{m3}+2/R)}{(C_{\mathrm{gs}3}+C_{\mathrm{gd}3}+C_{\mathrm{gd}1}+C_{\mathrm{ds}1})\·(C_{\mathrm{gd}3}+C_{\mathrm{ds}3})-C_{\mathrm{gd}3}^2}$

$a_0=\frac{(g_{\mathrm{ds}1}+/R)\·(g_{\mathrm{ds}3}+1/R)-(g_{m3}+1/R)/R}{(C_{\mathrm{gs}3}+C_{\mathrm{gs}3}+C_{\mathrm{gd}1}+C_{\mathrm{ds}1})\·(g_{\mathrm{ds}3}+1/R)+(C_{\mathrm{gd}3}+C_{\mathrm{ds}3})\·(g_{\mathrm{ds}1}+1/R)+C_{\mathrm{gd}3}\·(g_{m3}+2/R)}$

电阻R通常被选择为比1/g_m1、1/g_m3、1/g_ds1和1/g_ds3小。对于深亚微米CMOS技术(例如130nm或更低)而言，通常C_gs在所有的寄生电容中占优势。有鉴于此，我们有：

$z_1>\frac{g_{m1}}{C_{\mathrm{gs}1}}\≈2\mathrm{\π}\·f_T$

$z_2>\frac{1}{R\·C_{\mathrm{gd}3}}$

$p\≈\frac{1}{R\·C_{\mathrm{gd}3}}$

其中f_T是通常较大的单位增益频率。对于小的R而言，z₂和p通常是非常大的。因此传递函数可以近似为

$T\left(s\right)\≈\frac{{\mathrm{\Ω}}_0}{s+a_0}$

需要注意的是，如果R被选择为如下，则a₀＝0

$R=\frac{g_{m3}-g_{\mathrm{ds}1}-g_{\mathrm{ds}3}}{g_{\mathrm{ds}1}\·g_{\mathrm{ds}3}}$

这进一步将传递函数简化为

$T\left(s\right)\≈\frac{{\mathrm{\Ω}}_0}{s}$

这正是理想积分器的响应。需要注意的是通常晶体管被选择为使得g_m1>g_m3，于是

${\mathrm{\Ω}}_0\≈\frac{g_{m1}}{C_{\mathrm{gs}3}}>\frac{g_{m3}}{C_{\mathrm{gs}3}}\≈2\mathrm{\π}\·f_T$

这意味着，积分器200的单位增益频率与该技术的单位增益频率大致相同。

图3示出在TSMC的65nm CMOS中实现的积分器200的频率响应。单位频率约为60GHz。幅度具有从10MHz到60GHz的20dB/dec的滚降，而相位从50MHz到10GHz大约为-90°(在±10°内)。

如图2所示的积分器电路200的实施例可以以多种方式进行修改。如图4的积分器电路400所示，图2的中间电阻R可以使用栅极被连接到电压源的晶体管来实现。电阻值(进而传递函数中a₀的值)可以简单地通过改变电压来改变。这使得用户能够通过反馈控制电路来调谐积分器，这将在下一部分中进行说明。

图5示出积分器电路500的另一实施例，其中图4的M2(和M5)的电阻受电压VcR控制。通常，电阻随VcR增加而减小。为了防止VcR变得过大，可以加入固定电阻器与M2(和M5)并联。

图6(a)至图6(c)示出积分器电路601、602、603的又一实施例。为了进一步提高线性度，可以在顶部加上两个源极退化电阻器，如图6(a)的积分器电路601所示。一个稍微不同的方法是将电流源分成两个完全相同的部分，并且将单个源极退化电阻器加在两个分支之间，如图6(b)的积分器电路602所示。在图6(c)中，积分器电路603包括底部和顶部的源极退化电阻器两者。

图7示出配置有调谐电路702的积分器电路701以形成积分调谐电路700(例如上文参照图2和图4至图6描述的积分器电路)。如上所述，必须正确选择电压VcR以获得理想积分器。这一选择通过调谐电路702来完成。完整的调谐电路包括两个部分，即DC校准和增益控制。为了使DC校准工作，将两个相同的缓冲器(例如，源极跟随器)插在积分器的前面。一个缓冲器偏置有固定电压Vfix，而另一个通过反馈回路受到控制，该反馈回路为简单的积分器电路，其以积分器的差分输出作为其输入。DC校准电路确保积分器的差分输出具有大致相同的偏置电压。这最终确保积分器在其被调谐时具有高的共模抑制。

随着VcR变化，DC校准积分器可以在低频上具有显著的相位变化，并且相位随着VcR单调变化。因此，增益控制电路本质上是驱动DC校准积分器以在给定的低频上具有期望的相位响应的相位检测器。如图7所示，振荡器产生200kHz信号，该信号被馈送到积分器，然后积分器的输出被放大。相同的200kHz信号也被馈送到移相器(PS)和单端到差分转换器(S2D)，然后被放大(使用相同的放大器)。两个经放大的信号被馈送到乘法器。乘法器的DC分量表示两个经放大的信号之间的相位差。更具体地，当它们同相时DC值最大，并且当相位是90度的异相时DC值为零。通过为移相器适当选择的相位值，跟随乘法器的积分器电路驱动积分器以在200kHz处具有期望的相位响应，从而具有期望的VcR值。

图8示出带有各自的输入和输出信号的衰减器电路800。衰减器与由处理器或DSP指定的给定二进制数成比例地减少信号。衰减器被设计成“电压线性”或“dB线性”。衰减器800是“电压线性”衰减器。除了在dB上进行衰减以外，“dB线性”衰减器是类似的。

衰减器的应用包括蜂窝网络中的信号处理元件、在各种应用中使用的电缆调制解调器、数字用户环路、成像系统、适应滤波器和均衡器。数以千万计的衰减器在微波组件市场上出售，比这更多倍的衰减器用在VLSI设计中。

图9示出采用R/2R阶梯的典型的衰减器900。典型衰减器设计使用多级电阻阶梯来实现衰减器功能。控制衰减的二进制位中有多少个位，就有多少个级。随着所需精度的增长，级数也增多，并且容差(tolerance)变差。这限制了可实现的动态范围。在CMOS设计中，这将这种结构的有效性限制在6至8位，动态范围限制在64至256。用激光微调可以实现更高的精度，但是这增加了成本。另外，各级具有本征带宽，并且在多个级级联时带宽减小。因此，如果需要低成本的具有10位或更多位精度的宽带衰减器，则不能使用此多级电阻阶梯架构。

图10示出可以在本发明的实施例中实现的、并且使用随机设计技术能够克服上述限制的衰减器电路1000。这里，单级衰减器1000由可以切换成串联臂(源与输出之间)或负载臂(输出与接地之间)的一组电阻器R构成。每个电阻器在串联臂中或在负载臂中。

如果电阻器以R、2R、4R、...(2N)R的比例布置，则很容易看出，存在N位衰减器。由于作为接通或关断的FET的开关通常具有电容，所以我们可以预期较大的电阻器会造成带宽问题。最小的电阻器必须在阻抗上显著地大于开关，所以对于N>9，最大的电阻将非常大。这对于宽带性能确实是个问题。另外，最大的电阻器会变得非常大，这将占用大量的硅面积。因为必须使用不同族的电阻(具有不同的导热系数)以适应大范围的电阻值，而一个族没有足够大的范围，所以精度将尤其受到温度的损害。

可以通过与电阻器尺寸成反比地选择FET开关尺寸使得各臂的RC时间常数相同来缓解带宽问题。从理论上讲，这应该提供无限的带宽。然而，因为最小的FET必须足够大以相对于最小的电阻器具有较小的失配相关方差，所以最大到最小的FET的比例将变得非常大，并且出现布局和硅尺寸的问题。

衰减器1000使用N个电阻器以提供2^N个衰减值。因为设计人员可以只设置N个值，所以这种衰减器有N个自由度。如果衰减器是理想的，则它会在从0到1的数轴上提供2^N个等同间距的衰减点。从而衰减值的分布将在区间[0，1]上是均匀的(受到1/2^N面元划分)。在非理想情况下，许多面元(bin)是空的，许多面元将有多个值。用激光微调可以尝试改变分布以移动衰减值，从而使每个面元中都存在值。但是这是有难度且昂贵的。

图11示出又一实施例中的衰减器电路1100。在一些实施例中，有M个自由度(电阻器的数目)，其中M>N。可以沿区间[0，1]建立2M个点。通过适当选择M个电阻器，可以在2^N个面元中的每个中建立具有多个点的分布。然后，可以在包括电阻器/FET容差的情况下进行蒙特卡罗模拟，以验证大部分的结果仍然会产生每个面元中有至少一个点的分布。然后，可以通过遍历2^M个点来校准成品，以确定对应于2^N个期望值的控制M位组合。此表可以存储在2^N个字(每个字有M位长)尺寸的存储器中。当N个地址线被设置为所需的衰减值时，存储器将对应的M位值(在数据总线上)送到衰减器，然后引起期望的衰减。如果期望N*(N<N*<M)位精度但愿意忍受丢失一些代码(例如接近角落(corner)0或1)，则程序可以放进2^N*个字(每个字的尺寸为M)尺寸的存储器中。这样的实施例示出在图11的衰减器电路1100中。

图12(a)示出具有N位精度、M-自由度网络、具有电阻器R、2R、...(2N)R的衰减器电路所获得的衰减的分布。现在，如果通过在区间(1－x/100，1+x/100，即x％的误差)内均匀分布随机变量来抖动(改变)每个电阻器的值，则图12(b)示出相同控制位模式的典型实现。可以看出，现在的分布围绕图12(a)所示的值扩散。这种方法可以用于填充密集面元(populated bin)周围的空面元，特别是在多个密集面元的中间。这个结果可被称作“平滑分布”。

图13示出带有N位(在本示例中N＝12)精度的M位(在本示例中M＝24)衰减器1300。最大电阻器(进而FET开关)的比例大约是64。从电阻器R，2R，4R，8R，16R，32R，64R开始，并且增加值为59R，53R，47R，43R，41R，37R，31R的电阻器，其中数字59，47，43，41，37，31对于数字2，4，8，16，32和64是首选的(prime)。使用x＝5％抖动(dither)所得到的分布以在2N个面元中获得可能的最佳分布(填充的最大范围)。然后，用R值的电阻器填补，直到得到M个电阻器(这里增加10个值为R的电阻器)。

图14示出由N＝10到N＝14个面元得到的分布。当使用R＝100Ω的最小电阻器和尺寸为0.12μm的最小FET时，蒙特卡罗模拟表明在65nm CMOS技术中失配的情况下FET和电阻器具有约1.5％的变化。该模拟被配置为将x设置为2％，并且长时间运行表明，500个设计中的500个符合这样的要求：对于N＝12，[0，1]范围中的此212个面元中除两个极端面元0和1023外，所有面元具有至少一个元素(element)。

图15示出衰减器1300对于特定损耗模式的频域性能。在一般情况下，衰减器在所有其它的衰减值处表现出大于10GHz的带宽。

为了校准特定的衰减器，从标称设计开始。建立面元表，并将多达10个的控制位组合分布在每个面元中。当然，具有不到十个控制位组合的面元具有所列出的其所有元素。

对于被校准的衰减器，从面元i(1≤i≤＝2N)以及该面元的标称控制位模式开始。测量取得的实际衰减并计算误差。将误差乘以2N来确定移动多少面元来纠正误差。移动的方向取决于误差极性。如果测量值过高，则向更低的面元值的方向移动，反之亦然。确定新的控制位模式(所选择的面元中的一些控制模式可以提供比其它控制模式更好的值，这里我们留下最好的)，并重复该过程直到实现所需的精度。在实践中，已经发现，在2至3个步骤中得到所需的精度。

对所有的面元重复整个过程，直到得到2N个面元值和对应的控制位模式的整个表。

上述方法提供了高精确度、低成本、高带宽、高产量的CMOS衰减器。对于期望的N位精度，我们从M个(M>N)电阻器和开关开始。通过选择足够大于N的M，我们得到足够的精度，以在统计上“保证”大部分的衰减器将满足N位精度，而无论组件容差如何。在制造过程中无需激光微调。

另外，已描述用于选择电阻器以获得最佳分布的方法。已说明了校准具体实现的衰减器的方法。虽然上面描述的示例性实施例提供了一种“电压线性”衰减器，但是本领域技术人员可以应用相同的方法来建立“dB线性”衰减器。

图16示出可以在上文参照图1描述的双二阶电路100和下文参照图20和图21描述的双二阶电路200，201中实现的加法电路1600。加法电路1600包括单个电阻器R和N个晶体管。加法器1600可以用于需要宽带模拟信号处理的电路拓扑中。晶体管的数目N由将要相加的输入信号的数目来确定。

加法器接收输入信号V₁，V₂，…，V_N，并提供输出信号V_out，所有这些包含DC项和AC项。电阻器R设定通过求和网络的DC电流，并增进加法块的总增益。通过使用叠加，并因此此时考虑一个晶体管，只剩下分析共源(CS)放大器。通过忽略输出上的DC偏置项并仅着眼于AC项，CS放大器的输出由下式给出：

v_o＝-g_mv_in(R||r_o)                等式1

在等式1中，g_m项是晶体管(即，跨导器)的增益并且r₀是晶体管的输出电阻。假设，r₀>>R，则图1中电路的整体输出由下式给出：

v_out＝-(g_m1v₁+g_m2v₂+…+g_mNv_N)R     等式2

在等式2中，伴随输入信号的g_m项可以被看作加法系数。因为电阻器R是固定的，所以我们可以通过改变晶体管增益g_m来调节加法系数。晶体管增益g_m可以用晶体管宽度W表示：

$g_m={\mathrm{\&mu;}}_n{C}_{\mathrm{ox}}\frac{W}{L}(V_{\mathrm{GS}}-V_{\mathrm{TN}})$      等式3

根据等式3，晶体管增益与晶体管宽度成正比，因此，通过改变晶体管的宽度可以调节加法系数。

加法电路1600的带宽由CS放大器带宽来确定。图17示出在分析CS放大器的高频特性时通常使用的等效小信号电路模型1700。电阻器R_T由R||r_o给出，并且电容C_T是晶体管的输出节点和接地之间的总电容(即，负载电容、晶体管的内部寄生电容以及后续级的输入电容)。

对于R_S相对较大且C_T相对较小的应用，CS放大器的带宽为

$f_{3\mathrm{dB}}=\frac{1}{2\mathrm{\&pi;}(C_{\mathrm{gs}}+C_{\mathrm{gd}}(1+g_m{R}_T))R_S}$     等式4

对于R_S较小的应用，CS放大器的带宽为

$f_{3\mathrm{dB}}=\frac{1}{2\mathrm{\&pi;}(C_L+C_{\mathrm{gd}})R_T}$      等式5

通过上述等式表明，可以用小R(由于R_T由R||r_o给出)获得高带宽。这通常会导致损耗。为了减少损耗或得到一些增益，需要增加R，这通常有损于带宽。

使用TSMC的65nm制程在铿腾(Cadence)中构建3输入加法电路。图18示出对于带有被设定为10Ω的源电阻R_S的给定电路的频率响应。实线对应于R＝26Ω的情况。该电路有5.4dB的损耗但具有大约200GHz的3-dB带宽。虚线对应于R＝60Ω的情况。该电路具有大约为0dB的损耗，且3-dB带宽减小到90GHz。

图19示出可以实现上述积分器、衰减器和加法器的实施例的一系列双二阶电路1900。双二阶配置是二阶状态变量结构。第2N阶传递函数T(s)′通过级联N个双二阶获得。

如图19所示的传递函数还描述了单输入单输出(SISO)现场可编程模拟阵列(FPAA)。通过改变衰减器和积分器增益的值，可以得到适应滤波器的分类和延迟线特性。在模拟域中的工作能力为工程师们提供了处理宽带信号的强大工具。

再次参照图1，上述的双二阶电路100实现了包括两个积分/增益级的二阶状态变量结构，其中可变增益衰减器在每个级内运行。基于宽带输入的组合信号被馈送到第一积分/增益级，该第一积分/增益级则又提供输入到第二积分/增益级。可变增益衰减器从两个积分器中的每个积分器的输入和输出前馈(a)和反馈(b)信号。这些信号终止于组合反馈信号的第一加法块和组合前馈信号的第二加法块。示例性二阶状态变量滤波器还可以包括分数增益块和额外的加法器。可变增益模块变化的增益改变了作为实施例的二阶状态变量滤波器的中心频率。由双二阶电路100构建的宽带信号处理滤波器的传递函数系数由可变衰减器值确定。

图20示出示例性实施例中的双二阶电路200。双二阶电路200实现了包含两个积分/增益级的二阶状态变量结构，每级包括三个可变增益积分器210a-f，其中两个可操作地耦接到加法块230a-b。尤其是，第一级包括并联连接到加法器230a的两个积分器线路(integrator line)，其中一个积分器线路包括积分器210a，并且另一个积分器线路包括串联连接的积分器210b和210c。两个积分器线路连接以在公共节点处接收加法器230a的输出，并提供输出(其可被反转)到加法器230a。类似地，第二级包括并联连接到加法器230b的两个积分器线路，其中一个积分器线路包括积分器210d，并且另一个积分器线路包括串联连接的积分器210e和210f。另外，开关240将第一加法器的输出选择性地耦接到第二加法器230b的输入，从而提供第三个二进制值信号到第二级加法器230b。两个积分器线路被连接以在公共节点处接收加法器230b的输出，并且提供输出(其可被选择性地反转)到加法器230a。

在操作中，基于宽带输入的组合信号u(t)被提供给第一积分/增益级，其转而又提供输入到第二积分/增益级。示例性二阶状态变量滤波器还可以包括分数增益块和额外的加法器(未示出)。可变增益块变化的增益改变了作为实施例的二阶状态变量滤波器的中心频率。图20中所示的传递函数T(s)定义了双二阶电路200的传递函数。传递函数T(s)的系数由积分器增益值来确定。

图21示出另一实施例中的双二阶电路201，并包括包含两个积分/增益级的第二阶状态变量结构，其中每级包括一个可调谐的损耗衰减器(losspad)250a-b和两个积分器210b-c、210e-f。基于宽带输入的组合信号被馈送到第一积分/增益级，其转而又提供输入到第二积分/增益级。尤其是，第一级包括单个积分器线路，其包括串联连接的积分器210b和210c。该积分器线路被连接以接收加法器230a的输出，并提供输出(其可被反转)到加法器230a。可调谐的损耗衰减器250a被配置为接收积分器210b的输出，并提供输出到加法器230a。第二级包括单个积分器线路，其包括串联连接的积分器210e和210f。该积分器线路被连接以接收加法器230b的输出，并提供输出(其可被选择性地反转)到加法器230b。可调谐的损耗衰减器250b被配置成接收积分器210b的输出并提供输出到加法器230a。另外，开关240将第一加法器230a的输出选择性地耦接到第二加法器230b的输入，从而提供第三个二进制值信号到第二级加法器230b。

在另一实施例中，双二阶电路201可以包括额外的二阶状态变量滤波器，例如分数增益块和额外的加法器(未示出)。调节可变增益块(例如，积分器210b-c，210e-f)的增益值反过来改变了二阶状态变量滤波器的中心频率。由双二阶电路201提供的宽带信号处理滤波器的传递函数系数由可调谐的损耗衰减器和积分器增益值来确定。

上述双二阶电路200、201在许多方面与图1中所示的双二阶电路100不同。具体而言，双二阶电路200、201受益于衰减器的消除，积分器的可编程性和积分器的全局控制(调谐)。通过消除衰减器，双二阶电路200、201提供更高的精度、稳定性和带宽。此外，可编程的积分器(例如积分器210a-f)使得能够实时响应于过程变量和温度变量来控制传递函数，构建所谓“控制平面”。这种控制不同于“用户平面”，它遵循从输入u(t)到输出y(t)的路径。SPI总线实现了管理平面，通过管理平面控制积分器和开关实例b2＇。通过提供全局控制，而不是对积分器的单独调谐，可以去除许多调谐电路的费用(overhead)，并且双二阶的可扩展性也得到大幅提升。例如，可以实现每平方毫米硅上10个以上双二阶的密度。

此外，图20的双二阶电路200与图21的双二阶电路201的不同在于，两个可编程积分器210a-b被替换成被连接到积分器(210b，210e)的输出的两个可调谐的损耗衰减器250a-b。在一些实施例中，用可调谐的损耗衰减器代替积分器可以降低电路的复杂程度和尺寸而不牺牲性能。

本文引用的所有专利、公开的申请和参考文献的教导通过引用合并于此。

虽然已具体示出并参照示例性实施例描述了本发明，但本领域技术人员应理解的是，可以在形式和细节上做出各种变化而不脱离由所附权利要求涵盖的本发明的范围和精神。

Claims (23)

1.一种用于处理宽带信号的电路，包括：

第一级，包括：

第一加法电路，被配置为接收输入信号，以及

第一多个积分器线路，被配置成接收所述加法电路的输出，所述第一多个积分器线路中的每个包括至少一个积分器电路，所述第一加法电路被配置为接收所述第一多个积分器线路中的每个的输出；以及第二级，包括：

第二多个积分器线路，被配置成接收所述第一加法电路的输出，所述第二多个积分器线路中的每个包括至少一个积分器电路，以及

第二加法电路，被配置为接收所述第二多个积分器线路中的每个的输出，所述第二加法电路还被配置为输出一输出信号。

2.根据权利要求1所述的电路，其中所述第二级还包括：

开关，被配置成选择性地将所述第一加法电路的输出端连接到所述第二加法电路的输入端。

3.根据权利要求1所述的电路，其中所述第一多个积分器线路和所述第二多个积分器线路中的至少一个积分器电路具有可调节的增益。

4.根据权利要求1所述的电路，其中所述第一多个积分器线路和所述第二多个积分器线路均包括具有可调节增益的多个积分器电路。

5.根据权利要求1所述的电路，其中所述第一多个积分器线路和所述第二多个积分器线路中的至少一个积分器线路包括多个积分器电路。

6.根据权利要求5所述的电路，其中所述多个积分器电路中的至少一个具有可调节的增益。

7.根据权利要求1所述的电路，其中所述第一多个积分器线路被连接到公共输入节点。

8.根据权利要求1所述的电路，其中所述第二多个积分器线路被连接到公共输入节点。

9.根据权利要求1所述的电路，其中所述第一多个积分器线路中的每个的输出在所述第一加法电路处被反转。

10.根据权利要求1所述的电路，其中所述第二多个积分器线路中的每个的输出在所述第二加法电路处被选择性地反转。

11.一种用于处理宽带信号的电路，包括：

第一级，包括：

第一加法电路，被配置为接收输入信号，以及

第一积分器线路，被配置为接收所述加法电路的输出，所述第一积

分器线路包括至少一个积分器电路，所述第一加法电路被配置为接收所

述第一积分器线路的输出；以及

第一损耗衰减器，具有耦接到所述第一积分器线路的输入端，所述

第一加法电路被配置为接收所述第一损耗衰减器的输出；以及

第二级，包括：

第二积分器线路，被配置为接收所述第一加法电路的输出，所述第

二积分器线路包括至少一个积分器电路；

第二损耗衰减器，具有耦接到所述第二积分器线路的输入端；以及

第二加法电路，被配置为接收所述第二积分器线路和所述第二损耗

衰减器中的每个的输出，所述第二加法电路还被配置为输出一输出信号。

12.根据权利要求11所述的电路，其中所述第二级还包括：

开关，被配置为选择性地将所述第一加法电路的输出端连接到所述

第二加法电路的输入端。

13.根据权利要求11所述的电路，其中所述第一积分器线路和所述第二积分器线路中的至少一个积分器电路具有可调节的增益。

14.根据权利要求11所述的电路，其中所述第一积分器线路和所述第二积分器线路均包括具有可调节增益的多个积分器电路。

15.根据权利要求11所述的电路，其中所述第一积分器线路和所述第二积分器线路中的至少一个包括多个积分器电路。

16.根据权利要求15所述的电路，其中所述多个积分器电路中的至少一个具有可调节的增益。

17.根据权利要求11所述的电路，其中所述第一损耗衰减器的输入端连接到一节点，该节点耦接到所述第一积分器线路的第一积分器电路的输出端和第二积分器电路的输入端。

18.根据权利要求11所述的电路，其中所述第二损耗衰减器的输入端连接到一节点，该节点耦接到所述第二积分器线路的第一积分器电路的输出端和第二积分器电路的输入端。

19.根据权利要求11所述的电路，其中所述第一损耗衰减器和第二损耗衰减器中的至少一个具有可调节的损耗值。

20.根据权利要求11所述的电路，其中所述第一积分器线路的输出在所述第一加法电路处被反转。

21.根据权利要求11所述的电路，其中所述第一损耗衰减器的输出在所述第一加法电路处被反转。

22.根据权利要求11所述的电路，其中所述第二积分器线路的输出在所述第二加法电路处被选择性地反转。

23.根据权利要求11所述的电路，其中所述第二损耗衰减器的输出在所述第二加法电路处被选择性地反转。