JPH08172339A - 能動型ろ波器、能動型等化器及び発振器 - Google Patents

能動型ろ波器、能動型等化器及び発振器

Info

Publication number
JPH08172339A
JPH08172339A JP31718894A JP31718894A JPH08172339A JP H08172339 A JPH08172339 A JP H08172339A JP 31718894 A JP31718894 A JP 31718894A JP 31718894 A JP31718894 A JP 31718894A JP H08172339 A JPH08172339 A JP H08172339A
Authority
JP
Japan
Prior art keywords
current
output
circuit
currents
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP31718894A
Other languages
English (en)
Inventor
Isao Tsuyama
功 津山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31718894A priority Critical patent/JPH08172339A/ja
Publication of JPH08172339A publication Critical patent/JPH08172339A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Networks Using Active Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【目的】 能動型ろ波器、能動型等化器及び発振器に関
し、回路の寄生容量の影響を受けない能動型ろ波器、能
動型等化器及び発振器を提供する。 【構成】 入力電流に対して出力側から負帰還された電
流に電流増幅と積分を施した電流を生成し、該生成され
た電流を出力電流とし、該出力電流に定数を乗じた電流
を負帰還電流とするように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信・情報処理機器分
野における符号化・復号化や帯域圧縮・伸長などの信号
処理装置に必須なアナログ回路である能動型ろ波器、能
動型等化器及び発振器に係り、特に、回路の寄生容量の
影響を受けない能動型ろ波器、能動型等化器及び発振器
に関する。
【0002】通信・情報処理機器は、例えば、電話回線
や電子計算機能を提供するに止まらず、生成された膨大
な量の情報の処理・伝送を行なって、正に、情報化社会
の中枢神経と動脈として機能している。更に、近い将来
には電話音声、データ、イメージのみならず,広帯域音
声(音楽)、画像をも含めたマルチメディア情報の処理
と通信を統合的に行なう情報スーパーハイウェイの実現
が予想されている。
【0003】これもデジタル技術の進歩により処理・伝
送能力が高められ、又、情報処理と通信とが統合されつ
つあるためである。しかし、如何にデジタル技術が進歩
しても、人間に適合した情報の形態はアナログであるの
で、情報スーパーハイウェイの時代にも人間が感ずる情
報の品質はアナログ回路の性能にかかっている。この意
味で、アナログ回路の高性能化は今後益々重要になって
くる。
【0004】ところで、通信・情報処理機器を構成する
技術に着目すると、デジタル回路においてはMOS技術
で実現できる特性の範囲が急速に拡大し、一部の超高速
回路を除いてMOS技術が主流になっており、集積度も
格段の進歩を遂げている。このような中にあって、アナ
ログ回路もこういうデジタル回路の動向に整合した技術
によって進歩させてゆく必要性が認識されて、ここ数年
でアナログ・デジタル混在回路の技術の開発がさかんに
行なわれている。
【0005】本発明は、かかる必要性に鑑み、デジタル
回路との混在が可能で、且つ、性能がよいアナログ回路
を提供するもので、特に、能動型ろ波器、能動型等化器
及び発振器の実現に関するものである。
【0006】
【従来の技術】従来の能動型ろ波器で高域ろ波器を構成
する場合、信号の流れに沿う直列ブランチに容量素子を
配置する。容量素子は、その容量に見合う面積を必要と
するために、その電極の対地寄生容量を無視できない。
従って、理想的には1個の容量であるべき容量素子の等
化回路は、直列ブランチの本来の容量と、並列ブランチ
に入る容量素子の電極の寄生容量とによってなるπ型の
回路となる。
【0007】
【発明が解決しようとする課題】この並列ブランチに入
る寄生容量が従来の能動型ろ波器の高周波特性を劣化さ
せる原因になる。
【0008】本発明は、かかる問題に対処して、寄生容
量の影響を受けない能動型ろ波器、能動型等化器及び発
振器を提供することと、デジタル回路との共存性が高い
能動型ろ波器、能動型等化器及び発振器を提供すること
を目的とする。
【0009】
【課題を解決するための手段】図24は、本発明の能動
型ろ波器、能動型等化器及び発振器の基本回路である積
分回路(その1)である。
【0010】図24において、1a、1bは容量がCの
容量素子、2aは変換係数がGmである電圧−電流変換
回路である。そして、入力信号は電流Ii、出力信号は
電流Ioである。
【0011】電圧−電流変換回路はその入力端子電圧の
Gm倍の出力電流を供給するものであるから、入出力電
流の関係は次の式で与えられる。
【0012】
【数1】 但し、sは複素周波数である。従って、電流伝達関数は
次の式で与えられる。
【0013】
【数2】 即ち、図24の構成においては出力電流は入力電流の積
分となる。図25は、積分回路(その2)である。
【0014】図25において、1a、1bは容量がCの
容量素子、2aは変換係数がGmである電圧−電流変換
回路、3aは電流増幅率がAである電流増幅回路であ
る。そして、入力信号は電流Ii、出力信号は電流Io
である。IoとIiとの間に成立する(1)式と同様な
関係式から電流伝達関数を求めると次の式のようにな
る。
【0015】
【数3】 即ち、図25の構成の電流伝達関数は(2)式に電流増
幅率Aを掛けたものとなる。
【0016】尚、積分回路や電流増幅回路などの具体的
構成については、本発明の技術について全て説明した後
で詳述する。さて、図1は、本発明の実施例である。
【0017】図1において、1a、1bは容量素子、2
aは第一の電圧−電流変換回路、2bは第二の電圧−電
流変換回路、3aは電流増幅回路である。図1において
は、第二の電圧−電流変換回路の出力を入力端子に負帰
還し、IiとIoとの間で一次の低域ろ波器の伝達関数
を得るものである。
【0018】
【作用】今、第二の電圧−電流変換回路の出力電流をI
fとすれば、Ii、Io、Ifとの間に次の関係が成立
する。
【0019】
【数4】 この2式からIfを消去するとIoとIiとの関係が求
められ、図1の構成の電流伝達関数は次の式のようにな
る。
【0020】
【数5】 これは一次の低域ろ波器を実現する伝達関数である。図
1の構成を見れば明らかなように、インピーダンスの高
い電流増幅回路の出力端子と電圧−電流変換回路の入力
端子に並列に容量素子が配置されるので、電流増幅回路
の出力端子及び電圧−電流変換回路の入力端子の寄生容
量は容量素子の容量と並列な容量となる。従って、これ
らの寄生容量を考慮して容量素子の容量を決定すれば、
低域ろ波器の遮断周波数を所期の値にすることは容易で
ある。
【0021】又、図1の第二の電圧−電流変換回路の出
力電流を入力端子に帰還する構成を見ればわかるよう
に、電流を変数としているので加算手段を用いなくても
変数の加算が実現できる。これは、電圧を変数とする場
合に比較して非常に大きな利点である。何故なら、電圧
を変数とする場合の加算は、その電圧が現れる端子を直
列に接続する必要があるが、その端子にバイアスがかか
っている(これが通常である)場合には単純に直列接続
できないので、加算増幅手段などのバッファ手段を介す
る必要があるためである。
【0022】
【実施例】図2は、本発明の実施例の変形(その1)で
ある。図2において、1a、1bは容量素子、2aは第
一の電圧−電流変換回路、4aは電流増幅係数がAであ
る電流分岐回路である。ここに示されている電流分岐回
路は入力電流をA倍に増幅した電流を二の出力端子から
出力するものである。そして、図2においては、電流分
岐回路の第二の出力端子の電流Ifを入力端子に負帰還
し、電流分岐回路の第一の出力端子の電流Ioと入力電
流Iiとの間で一次の低域ろ波器を特性を得るものであ
る。
【0023】図2について、Ii、Io、Ifの関係を
求めると、(4)式と全く同じ式が得られる。従って、
図2の構成の電流伝達関数も(5)式と全く同じ式にな
る。図3は、本発明の実施例の変形(その2)である。
【0024】図3において、1a、1bは容量素子、2
a’は第一の電圧−電流変換回路、2b’は第二の電圧
−電流変換回路、3aは電流増幅回路である。図3にお
いても、第二の電圧−電流変換回路の出力Ifを入力端
子に負帰還し、入力電流Iiと第一の電圧−電流変換回
路の出力電流であるIoとの間で一次の低域ろ波器の伝
達関数を得るものである。
【0025】この場合、図1の構成とは第一、第二の電
圧−電流変換回路の変換係数が異なるのみで、回路の動
作は図1の構成と本質的には何ら変わらないので、結果
のみを示すと、電流伝達関数は次の式のようになる。
【0026】
【数6】 図4は、本発明の実施例の変形(その3)である。図4
において、1a、1bは容量素子、2aは第一の電圧−
電流変換回路、4a’は電流分岐回路である。ここに示
されている電流分岐回路は入力電流をA1倍に増幅した
電流を第一の出力端子から出力し、入力電流をA2 倍し
た電流を第二の出力端子から出力するものである。そし
て、図4においても、電流分岐回路の第二の出力端子の
電流Ifを入力端子に負帰還し、電流分岐回路の第一の
出力端子の電流Ioと入力電流Iiとの間で一次の低域
ろ波器を特性を得るもので、図2の構成に比べて電流分
岐回路の各々の出力端子への電流増幅係数が異なるのみ
で、回路の動作は本質的に同じである。従って、電流伝
達関数を求めた結果のみを示すと次の式のようになる。
【0027】
【数7】 さて、図1から図4にわたって一次の低域ろ波器を実現
する構成を説明してきたが、これらは全て入力側の電流
に対して電流増幅と積分を施し、該電流増幅と積分を施
した電流を出力側で分岐して、分岐した一方の電流で入
力電流に対して負帰還をかけ、分岐したもう一方の電流
を出力電流とするものである。従って、これらは全て同
一のものであるといえる。
【0028】又、図1または図3の構成においては、電
流増幅回路や電圧−電流変換回路の出力側が広帯域にわ
たって電流源としての特性を確保でき、出力端子から次
段の回路を見込んだインピーダンスと帰還ループから電
流増幅回路を見込んだインピーダンスが広帯域にわたっ
て一定であれば、下記のように回路を簡略化することも
可能である。即ち、図1と図3の構成においては第二の
電圧−電流変換回路を取り除いて帰還電流を出力端子か
ら直接取り出してもよい。しかし、図2と図4の構成に
おいては、帰還ループから見込んだインピーダンスは周
波数特性を持っているので、帰還電流を出力端子から直
接取り出して帰還ループを入力端子に並列に接続する構
成では一次の低域ろ波器を構成することができない。こ
の意味で、図1から図4のように出力側で電圧−電流変
換回路を複数用いるか、複数の出力端子を持つ電流分岐
回路を用いて電流を分岐するのがよい。
【0029】図5は、本発明の第二の実施例である。図
5において、1a、1bは容量素子、2aは第一の電圧
−電流変換回路、2bは第二の電圧−電流変換回路、4
aは一の入力端子に対して二の出力端子を有し、各出力
端子の電流が入力電流に対して増幅率Aである電流分岐
回路である。図5は、電流分岐回路の第一の出力端子を
電流を容量素子と電圧−電流変換回路によって構成され
る積分回路に供給し、第二の電圧−電流変換回路の出力
電流Ifを入力電流Iiに対して負帰還し、第一の電圧
−電流変換回路の出力電流Io 1 と電流分岐回路の第二
の出力端子の電流Io2 とを出力とするものである。そ
して、Io1 とIiとによって決まる電流伝達関数で低
域ろ波器としての特性を実現し、Io2 とIiとによっ
て決まる電流伝達関数で高域ろ波器としての特性を実現
する。
【0030】図5において、Ii、Io1 、Io2 、I
fとの関係は次の式で与えられる。
【0031】
【数8】 この式からIfを消去して、Io1 とIiの関係とIo
2 とIiの関係とを求めると次の式を得る。
【0032】
【数9】 即ち、Io1 とIiの関係からは低域ろ波器を実現する
ことができ、Io2 とIiの関係からは高域ろ波器を実
現することができる点が本発明の第二の実施例の特徴で
ある。
【0033】図6は、本発明の第二の実施例の変形(そ
の1)である。図6において、1a、1bは容量素子、
2aは電圧−電流変換回路、4aは一の入力端子に対し
て二の出力端子を有し、各出力端子の電流が入力電流に
対して増幅率Aである第一の電流分岐回路、4a’は一
の入力端子に対して二の出力端子を有し、各出力端子の
電流が入力電流に対して増幅率1である第二の電流分岐
回路である。図6は、第二の電流分岐回路の第一の出力
端子を電流を容量素子と電圧−電流変換回路によって構
成される積分回路に供給し、該電圧−電流変換回路の出
力電流を第一の電流分岐回路によって電流増幅して分岐
し、該第一の電流分岐回路の第二の出力端子の電流If
を入力電流Iiに対して負帰還し、該第一の電流分岐回
路の第一の出力端子の電流Io1 と第二の電流分岐回路
の第二の出力端子の電流Io2 とを出力とするものであ
る。そして、Io1 とIiとによって決まる電流伝達関
数で低域ろ波器としての特性を実現し、Io2 とIiと
によって決まる電流伝達関数で高域ろ波器としての特性
を実現する。
【0034】図5の構成と図6の構成とを比較すると、
Ii、Io1 、Io2 、Ifの関係は(8)式と同じに
なることは容易に類推がつく。従って、図6の構成にお
ける電流伝達関数も図5の構成における電流伝達関数と
等しくなり、(9)式で与えられる。
【0035】図7は、本発明の第二の実施例の変形(そ
の2)である。図7において、1a、1bは容量素子、
2aは第一の電圧−電流変換回路、2bは第二の電圧−
電流変換回路、2cは第三の電圧−電流変換回路、3a
は電流増幅回路、4a’は一の入力端子に対して二の出
力端子を有し、各出力端子の電流が入力電流に対して増
幅率1である電流分岐回路である。図7は、電流分岐回
路の第一の出力端子を電流を電流増幅し、該増幅された
電流を容量素子と電圧−電流変換回路によって構成され
る積分回路に供給し、第二の電圧−電流変換回路の出力
電流If1 を該電流増幅回路の入力電流に対して負帰還
する。該電流増幅回路の入力電流は回路の入力電流であ
るIiに等しいので、図5において第二の電圧−電流変
換回路の出力電流Ifを入力電流Iiに負帰還するのと
同じである。そして、第一の電圧−電流変換回路の出力
電流Io1 と電流分岐回路の第二の出力端子の電流から
第三の電圧−電流変換回路の出力電流If2 を減じた電
流Io2 とを出力とするものである。今、図7において
If1 とIf2 とは等しいことは容易に理解できる。更
に、図7と図5とを比較すれば、図5におけるIfとI
i、Ioとの関係と図7におけるIf1 とIo1 、Ii
との関係、及び、図5におけるIfとIo2 、Iiとの
関係と図7におけるIf2 とIo2 、Iiとの関係は等
価であることも容易に理解できる。従って、図7の構成
は図5の構成と全く同じ動作をするもので、Io1 側の
出力で低域ろ波器、Io2 側の出力で高域ろ波器を構成
することができ、その電流伝達関数は(9)式と同じに
なる。
【0036】図8は、本発明の第二の実施例の変形(そ
の3)である。図8において、1a、1bは容量素子、
2aは電圧−電流変換回路、4a’は一の入力の電流を
利得1で二の出力の電流に分岐する第一の電流分岐回
路、5aは一の入力の電流を利得Aで三の出力の電流に
分岐する第二の電流分岐回路である。図8は、第一の電
流分岐回路の第一の出力端子を電流を容量素子と電圧−
電流変換回路とによって構成される積分回路で積分し、
該積分された電流を利得がAの第二の電流分岐回路に供
給し、第二の電流分岐回路の第二の出力端子の電流If
1 を該第一の電流分岐回路の出力電流に対して負帰還す
る。該第一の電流分岐回路の出力電流は回路の入力電流
であるIiに等しいので、図5において第二の電圧−電
流変換回路の出力電流Ifを入力電流Iiに負帰還する
のと同じである。そして、第二の電流分岐回路の第一の
出力端子の電流Io1 と第一の電流分岐回路の第二の出
力端子の電流から第二の電流分岐回路の第三の出力端子
の電流If2 を減じた電流Io2 とを出力とするもので
ある。今、図8においてIf1とIf2 とは等しいこと
は容易に理解できる。更に、図8と図5とを比較すれ
ば、図5におけるIfとIi、Ioとの関係と図8にお
けるIf1 とIo1 、Iiとの関係、及び、図5におけ
るIfとIo2 、Iiとの関係と図8におけるIf 2
Io2 、Iiとの関係は等価であることも容易に理解で
きる。従って、図8の構成は図5の構成と全く同じ動作
をするもので、Io1 側の出力で低域ろ波器、Io2
の出力で高域ろ波器を構成することができ、その電流伝
達関数は(9)式と同じになる。尚、もっと直接的には
図8と図7とを比較すれば、電流増幅と積分とを入れ換
えた関係にあることが直観的に判るので、これからも図
8の回路が一次の低域ろ波器と一次の高域ろ波器として
動作することが理解できる。
【0037】上記のように、図5から図8の構成は、各
々の構成は異なるが一次の低域ろ波器と一次の高域ろ波
器として動作するもので、この意味では図5から図8の
構成は同一のものである。これは図5から図8が、入力
電流に電流増幅と積分を施し、該電流増幅と積分を施さ
れた電流を出力側で分岐し、該出力側で分岐した電流を
入力電流に対して負帰還電流とし、該分岐したもう一方
の電流を第一の出力電流とし、該負帰還電流と等しい電
流を入力電流から減じた電流を第二の出力電流とする構
成であると見れば理解できるであろう。
【0038】図9は、本発明の第三の実施例である。図
9において、1a、1bは容量素子、2aは第一の電圧
−電流変換回路、2bは第二の電圧−電流変換回路、4
aは一の入力端子の電流を利得Aで電流増幅して二の出
力端子より出力する電流分岐回路である。図9の構成
は、図5の構成における第一の出力端子と第二の出力端
子を並列接続し、図5におけるIo1 からIo2 を減算
した電流を出力電流とするものである。従って、図9の
構成の電流伝達関数は(9)式の二の電流伝達関数の差
であるので、図9の構成は次の式を電流伝達関数に持つ
一次の全帯域通過回路、即ち、一次の遅延等化器とな
る。
【0039】
【数10】 尚、図9は図5の構成を基本として一次の遅延等化器を
構成した例を示したものであるが、勿論図6乃至図8の
構成を基本としても一次の遅延等化器を構成することが
できる。
【0040】図10は、本発明の第四の実施例である。
図10において、1a、1bは容量素子、2aは第一の
電圧−電流変換回路、2bは第二の電圧−電流変換回
路、3aは第一の電流増幅回路で、これらは一次の低域
ろ波器を構成しうるものである。又、1c、1dは容量
素子、2cは第三の電圧−電流変換回路、2dは第四の
電圧−電流変換回路、3bは第二の電流増幅回路で、こ
れらも一次の低域ろ波器を構成しうるものである。そし
て、第一の電流増幅回路に入力電流Iiを印加し、第一
の電圧−電流変換回路の出力電流を第二の電流増幅回路
に印加し、第三の電圧−電流変換回路の出力電流Ioを
出力とし、入力端子が該第一の電圧−電流変換回路と並
列に接続された第二の電圧−電流変換回路の出力電流I
1 と、入力端子が該第三の電圧−電流変換回路と並列
に接続された第四の電圧−電流変換回路の出力電流If
2 とを入力電流に対する負帰還電流としている。
【0041】図10について、これまでの説明と同様に
Ii、Io、If1 、If2 の関係式を求め、この関係
式からIf1 、If2 を消去すればIoとIiとの関
係、即ち、図10の構成の電流伝達関数を求めることが
できる。その結果のみを示せば、図10の構成の電流伝
達関数は二次の低域ろ波器の電流伝達関数になる。
【0042】
【数11】 尚、図10においては、低域ろ波器を構成しうる基本的
構成として図1に適用されている基本的構成を利用する
構成を例示したが、勿論、図2乃至図4に適用されてい
る基本的構成を利用することも可能である。
【0043】全てを図示はしていないが、図1乃至図4
に適用されている基本的構成を利用した二次の低域ろ波
器は、次のように構成されるといえる。即ち、入力電流
Iiに電流増幅と積分を施した電流Icを生成し、該電
流Icに再び電流増幅と積分を施した電流Ioを生成
し、該電流Icと等しい電流If1 と、該電流Ioと等
しい電流If2 とを入力電流Iiに対する負帰還電流と
し、該電流Ioを出力とするように構成されている。
【0044】又、図10の構成においては第一、第二の
電圧−電流変換回路の変換係数が等しく、第三、第四の
電圧−電流変換回路の変換係数が等しい場合を例示して
いるが、それらが等しくなくても二次の低域ろ波器が構
成されることは同様な解析を行なえば理解できる所であ
る。このような場合には上記の表現は、入力電流Iiに
電流増幅と積分を施した電流Icを生成し、該電流Ic
に再び電流増幅と積分を施した電流Ioを生成し、該電
流Icに定数を乗じた電流If1 と、該電流Ioに定数
を乗じたIf2 とを入力電流Iiに対する負帰還電流と
し、該電流Ioを出力とするように構成されている、と
いうように変更されるべきである。
【0045】図11は、本発明の第五の実施例である。
図11において、1a、1bは容量素子、2aは第一の
電圧−電流変換回路、3aは第一の電流増幅回路、1
c、1dは容量素子、2bは第二の電圧−電流変換回
路、3bは第二の電流増幅回路、5a’は一の入力端子
の電流を利得1で電流増幅して三の出力端子から出力す
る電流分岐回路である。図11は、入力電流Iiに積分
と電流増幅とを施して電流Icを生成し、該電流Icに
再び積分と電流増幅とを施して電流Ioを生成し、該電
流Ioに等しい電流If1 、If2 を、それぞれ、Ii
及びIcに対する負帰還電流とし、該Ioを出力電流と
するように構成されている。
【0046】図11について、これまでに説明したのと
同様な解析を行なうことにより、図11の構成の電流伝
達関数が次の式で与えられることが判る。
【0047】
【数12】 そして、(12)式におけるQは(11)式におけるQ
の逆数になっている。尚、図11においては電流分岐回
路の各出力端子に対する電流増幅率が等しい場合を例示
したが、該電流分岐回路の各出力端子に対する電流増幅
率が異なる場合にも同様に二次の低域ろ波器が得られる
ことは、同様な解析により確かめることができる。この
ような場合も含めると上記の説明は、入力電流Iiに積
分と電流増幅とを施して電流Icを生成し、該電流Ic
に再び積分と電流増幅とを施して電流Ioを生成し、該
電流Ioに第一の定数を乗じたIf1 と、第二の定数を
乗じたIf2 とを、それぞれ、Ii及びIcに対する負
帰還電流とし、該Ioを出力電流とするように構成され
ている、と改めるべきである。
【0048】図12は本発明の第五の実施例の変形であ
る。図12において、1a、1b、1c、1dは容量素
子、2a、2b、2c、2dは第一乃至第四の電圧−電
流変換回路、3aは第一の電流増幅回路、3bは第二の
電流増幅回路である。図12は、図11が電流Icに積
分をしてから電流増幅して分岐するのに対して、電流I
cに電流増幅してから積分して分岐する構成になってい
るだけで、図11と全く同じ動作をすることが直ちに判
る。尚、第二乃至第四の電圧−電流変換回路の変換係数
が各々異なる場合にも二次の低域ろ波器になることは解
析すれば容易に判る。
【0049】図13は、本発明の第六の実施例である。
図13において、1a、1b、1c、1dは容量素子、
2a、2b、2c、2dは第一乃至第四の電圧−電流変
換回路、3aは第一の電流増幅回路、3bは第二の電流
増幅回路、4a’は利得1で入力電流を二分岐する電流
分岐回路である。図13は、図10の構成に電流分岐回
路を付加し、該電流分岐回路の第一の出力端子の電流を
第一の電流増幅回路に印加し、第二、第四の電圧−電流
変換回路の出力電流を該電流分岐回路の入力端子に負帰
還し、第三の電圧−電流変換回路の出力電流を第一の出
力とし、該電流分岐回路の第二の出力端子の出力電流を
第二の出力としている。
【0050】該電流分岐回路は利得1の電流分岐回路で
あるので、入力電流、負帰還電流及び第一の出力電流の
関係は図10と全く同じである。即ち、図13の第一の
出力電流Io1 と入力電流Iiとの関係は二次の低域ろ
波器の伝達関数になる。
【0051】一方、図13における入力電流、負帰還電
流及び第二の出力電流の関係は、図5における入力電
流、負帰還電流及び第二の出力電流の関係と等価であ
る。従って、図13における第二の出力電流Io2 と入
力電流Iiとの関係は二次の高域ろ波器の伝達関数とな
ることは容易に類推がつく。
【0052】これらのことは、図13についてIi、I
1 、Io2 、If1 、If2 の関係式を求め、この関
係式からIf1 、If2 を消去して、Io1 、Io2
対する電流伝達関数を求めれば確かめることができる。
そして、低域ろ波器の電流伝達関数は(11)式とな
り、高域ろ波器の電流伝達関数は次の式となる。
【0053】
【数13】 尚、図13においては、図10の構成を基本とした二次
の低域ろ波器と高域ろ波器を提供する構成を例示した
が、図11、図12の構成を基本としても同様に二次の
低域ろ波器と高域ろ波器を提供する構成を得ることがで
きる。
【0054】図14は、本発明の第七の実施例である。
図14において、1a、1b、1c、1dは容量素子、
2a乃至2dは第一乃至第四の電圧−電流変換回路、3
aは第一の電流増幅回路、3bは第二の電流増幅回路で
ある。図14において、3a、1a、1b、2a、2b
によって一次の低域ろ波器を構成する基本構成ができあ
がっており、1c、1d、2c、3bによってスケール
ファクタがAの積分回路ができあがっている。そして、
一次の低域ろ波器の基本構成を構成する第二の電圧−電
流変換回路の出力電流と、積分回路の出力電流とを入力
電流に対する負帰還電流とし、第一の電圧−電流変換回
路の出力電流と等しい電流を出力電流としている。
【0055】図14について、これまで説明してきたの
と同じ方法で解析すれば、電流伝達関数は次の式のよう
に求められる。
【0056】
【数14】 これは二次の帯域ろ波器の伝達関数である。尚、第一、
第二の電圧−電流変換回路の変換係数が異なる場合も、
電流分岐回路の二の出力端子に対する電流増幅率がこと
なる場合にも同様に二次の帯域ろ波器になることは、こ
れまでの回路と同様である。
【0057】図15は、本発明の第七の実施例の変形
(その1)である。図15において、1a、1bは容量
素子、2a、2b、2c、は第一乃至第三の電圧−電流
変換回路、3aは第一の電流増幅回路で、これらによっ
て低域ろ波器の基本構成ができあがっている。又、1
c、1dは容量素子、2dは第四の電圧−電流変換回
路、3bは第二の電流増幅回路で、これらによってスケ
ールファクタがAの積分回路が構成されている。
【0058】図15における入力電流Ii、出力電流I
o、入力電流に対する負帰還電流Ifと、図14におけ
るそれらの関係は全く同じになるので、図15の構成の
電流伝達関数も二次の帯域ろ波器の伝達関数となる。
【0059】尚、図14と図15においては一次の低域
ろ波器の基本構成を作りあげている複数の電圧−電流変
換回路の変換係数が等しい場合を例示しているが、これ
らが異なる場合にも同様に二次の帯域ろ波器を構成する
ことができる。
【0060】図16は、本発明の第八の実施例である。
図16において、1a、1b、1c、1dは容量素子、
2a、2b、2c、2dは第一乃至第四の電圧−電流変
換回路、3aは第一の電流増幅回路、3bは第二の電流
増幅回路、4a’は利得1で入力電流を二分岐する第一
の電流分岐回路、4bは利得1で入力電流を二分岐する
第二の電流分岐回路である 図16の構成は、図13の構成に対して第二の電流分岐
回路を付加し、第三の電圧−電流変換回路の出力電流に
第一の電流分岐回路の第二の出力の電流を加算し、該加
算の結果得られる電流から第二の電流分岐回路の第二の
出力の電流を減算して出力電流を得る形になっている。
【0061】図16について同様な解析をすれば、次の
式で表される電流伝達関数を持つ二次の全域通過型回
路、即ち、二次の遅延等化器であることが判る。
【0062】
【数15】 尚、図16においては、第一、第二の電圧−電流変換回
路の変換係数が等しく、第三、第四の電圧−電流変換回
路の変換係数が等しい場合を例示しているが、それらが
異なる場合にも同様に二次の遅延等化器が構成できる。
【0063】図17は、本発明の第八の実施例の変形で
ある。図17において、1a、1b、1c、1dは容量
素子、2a、2b、2c、2d、2eは第一乃至第五の
電圧−電流変換回路、3aは第一の電流増幅回路、3b
は第二の電流増幅回路、4a’は利得1で入力電流を二
分岐する電流分岐回路である。図17と図16とを比較
すると、図16の第一の電流分岐回路の第二の出力端子
の電流と図17の電流分岐回路の第二の出力端子の電流
とは等しく、図16の第二の電流分岐回路の第二の出力
端子の電流と図17の第三の電圧−電流変換回路の出力
電流とは等しく、且つ、それらと出力電流との関係も同
じであるので、図17の電流伝達関数はやはり二次の遅
延等化器となり、(15)式で表される。
【0064】図18は、本発明の第九の実施例である。
図18において、1a、1b、1c、1dは容量素子、
2a、2b、2c、2dは第一乃至第四の電圧−電流変
換回路、3aは第一の電流増幅回路、3bは第二の電流
増幅回路、4a’は電流利得1で入力電流を二分岐する
電流分岐回路、6は電流増幅係数が±Kの電流増幅回路
である。図18は、図13の構成において、Io2 を±
K倍に電流増幅してIo1 に加算して出力電流とするも
のである。
【0065】図18について、Ii、Io、If1 、I
2 の関係式を導出し、該関係式からIf1 、If2
消去するとIoとIiとの関係、即ち、図18の構成の
電流伝達関数が得られ、それは次の式で表される。
【0066】
【数16】 これは二次の振幅等化器であり、Kの符号が“−”の時
は高域強調型の等化器、Kの符号が“+”の時は帯域素
子型の等化器となる。
【0067】尚、図18においては、図10の構成を基
本とした二次の振幅等化器を提供する構成を例示した
が、図11、図12の構成を基本としても同様に二次の
振幅等化器を提供する構成を得ることができる。
【0068】図19は、本発明の第十の実施例である。
図19において、1a、1b、1c、1dは容量素子、
2aは第一の電圧−電流変換回路、2bは第二の電圧−
電流変換回路、3aは第一の電流増幅回路、3bは第二
の電流増幅回路、4a’は電流利得1で入力の電流を二
分岐する第二の電流分岐回路、5a’は電流利得1で入
力の電流を三分岐する第一の電流分岐回路、6は電流利
得が±Kの電流増幅回路である。図19は、図11の構
成において、入力側に第二の電流増幅回路を設けて入力
電流を二分岐し、その一方を±K倍に電流増幅した電流
を生成し、該±K倍に電流増幅された電流を第二の電流
増幅回路の出力電流に加算するものである。
【0069】図19について、Ii、Io、If1 、I
2 の関係式を導出し、該関係式からIf1 、If2
消去するとIoとIiとの関係、即ち、図19の構成の
電流伝達関数が得られ、それは次の式で表される。
【0070】
【数17】 これは二次の振幅等化器であり、Kの符号が“−”の時
は高域強調型の等化器、Kの符号が“+”の時は帯域素
子型の等化器となる。尚、(17)式におけるQは(1
6)式におけるQの逆数になっている。
【0071】図20は、本発明の第十の実施例の変形で
ある。図20において、1a、1b、1c、1dは容量
素子、2a、2b、2c、2dは第一乃至第四の電圧−
電流変換回路、3aは第一の電流増幅回路、3bは第二
の電流増幅回路、4a’は電流利得1で入力の電流を二
分岐する第一の電流分岐回路、7は電流利得±Kで入力
の電流を三分岐する第二の電流分岐回路である。図20
は、図12において第一の電流分岐回路を設けて入力電
流を二分岐し、該第一の電流分岐回路の第一の出力端子
の電流を図12の入力端子に印加し、該第一の電流分岐
回路の第二の出力端子の電流を±K倍に電流増幅して三
分岐し、各々の出力電流を図12の第二乃至第四の電圧
−電流変換回路の出力電流に加算する構成になってい
る。
【0072】図19において、入力電流を±K倍に増幅
した電流を第二の電流増幅回路の出力電流に加算するこ
とと、入力電流を±K倍に増幅した電流を第一の電流分
岐回路の三の出力電流に加算するのは等価である。そし
て、図20において入力電流を±K倍に増幅した電流を
第二乃至第四の電圧−電流変換回路の出力電流に加算す
ることと、図19において入力電流を±K倍に増幅した
電流を第一の電流分岐回路の三の出力電流に加算するこ
とも等価である。従って、図20お構成の動作は図19
の構成の動作と全く同じで、その電流伝達関数は(1
7)式で表される。
【0073】図21は、本発明の第十一の実施例であ
る。図21において、1a、1b、1c、1dは容量素
子、2aは第一の電圧−電流変換回路、2bは第二の電
圧−電流変換回路、3aは第一の電流増幅回路、3bは
第二の電流増幅回路、4a’は電流利得1で入力の電流
を二分岐する電流分岐回路である。
【0074】図21について、仮に入力電流を設定して
電流伝達関数を求めると次の式を得る。
【0075】
【数18】 これは共振点を有する高域ろ波器の電流伝達関数であ
る。今、図21では入力電流Iiは実在しないので、
(18)式においてIi=0とおくと、次の式が成立し
なければならない。
【0076】
【数19】 即ち、図21は周波数ω0 で発振する発振器である。図
22は、本発明の第十一の実施例の変形である。
【0077】図22において、1a、1b、1c、1d
は容量素子、2aは第一の電圧−電流変換回路、2bは
第二の電圧−電流変換回路、2cは第三の電圧−電流変
換回路、3aは第一の電流増幅回路、3bは第二の電流
増幅回路である。
【0078】既に何度も説明した如く、図22の構成は
図21の構成と等価であるので、図22の構成も周波数
ω0 で発振する発振器である。図23は、本発明の第十
二の実施例である。
【0079】図23において、1a、1b、1c、1d
は容量素子、2a乃至2cは第一乃至第三の電圧−電流
変換回路、3aは第一の電流増幅回路、3bは第二の電
流増幅回路、4a’は利得1で入力の電流を二分岐する
第一の電流分岐回路、4b’は利得1で入力の電流を二
分岐する第二の電流分岐回路である。図23は、図14
の構成において第二の電流分岐回路を設けて第一の電流
分岐回路の第二の出力端子の電流を二分岐し、一方を出
力電流とし、もう一方を入力側に正帰還する構成になっ
ている。
【0080】図23において、図21において行なった
のと同じように、仮に入力電流を設定して電流伝達関数
を求めると、図21と同様に共振点を有する高域ろ波器
の電流伝達関数が得られる。実際には図23には入力電
流が存在しないので、図23についても(19)式が成
立しなければならない。即ち、図23も周波数ω0 で発
振する発振器である。
【0081】尚、図23は図14の構成を基本とする発
振器であるが、図15の構成は図14の構成と同一であ
るので、図15において第二の電流分岐回路を設けて第
一の電流分岐回路の第二の出力端子の電流を二分岐し、
一方を出力電流とし、もう一方を入力側に正帰還する構
成にしても同じ発振器を得ることができる。
【0082】以上、能動型ろ波器、能動型等化器及び発
振器に関して詳述したが、上記においては積分回路、電
流増幅回路、電流分岐回路などについては既に実現され
ているものとして説明してきたが、これらは公知の技術
によって実現することができる。以下にこれを説明す
る。
【0083】図26は、電圧−電流変換回路及び積分回
路の構成例である。図26において、T1乃至T10はト
ランジスタで、ここでは電界効果トランジスタを想定し
て図示している。又、T1とT2は同じ特性になるよう
に形成されており、T5乃至T8も同じ特性、T9とT
10 G同じ特性になるように形成されている。CS1はバ
イアスのための定電流源で、その電流をI1 とする。Z
1、Z2はインピーダンス素子で、そのインピーダンス
をZとする。
【0084】ところで、T5とT6、T7とT8はカレ
ント・ミラーを構成しているので、T5とT6及びT7
とT8とは交流的にも同じ挙動をする。つまり、T5の
電流が増加しようとすればT6の電流も同様に増加しよ
うとし、T8の電流が増加しようとすればT7の電流も
同様に増加しようとする。そして、T5とT8のドレイ
ンは互いに逆相である入力端子に接続されているので、
もしT5の電流が増加しようとするとT8の電流は同じ
だけ減少しようして、T8の電流の減少分がT7を介し
てT5の電流の増加分を相殺し、T5の電流の増加分が
T6を介してT8の電流の減少分を相殺する。このた
め、T5とT7の電流の和と、T8とT6の電流の和は
常に一定となり、入力端子からT5、T8をのぞき込ん
だインピーダンスは無限大になる。従って、T5乃至T
8は入力信号に対しては存在しないのと等価で、直流的
にはT5、T8によって入力端子の電位を決定するよう
になっている。又、T5乃至T8にバイアス電流を供給
するのがT4とカレント・ミラーになっているT9及び
T10で、入力端子からT9及びT10を見込んだインピー
ダンスも無限大である。従って、入力電流は入力端子と
アースとの間に接続されたインピーダンス素子に流れ
て、入力端子の電位を変化させる。
【0085】一方、T3とT4もカレント・ミラーとな
っており、T3にはCS1の電流I 1 が供給され、T1
とT2にはその1/2のバイアス電流が供給される。も
とより、T1とT2はそのゲート電位の変化を、バイア
ス電流に依存して、ドレイン電流の変化に変換する作用
を持っているので、図26の構成によって電圧─電流変
換回路が構成される。
【0086】そして、インピーダンス素子として容量素
子を適用すれば、容量素子の端子電圧は入力電流を積分
したものであるので、図26の構成によって積分回路が
実現できる。
【0087】尚、T1とT2のドレイン側のバイアス回
路は、図の煩雑化をさけるために省略している。図27
は、電流増幅回路の構成例である。
【0088】図27において、T1乃至T12はトラン
ジスタ、CS1、CS2は電流値が各々I1 、I2 のバ
イアス電流源である。ここで、T1とT2とは同じ特
性、T5乃至T8は同じ特性、T9とT10は同じ特性で
ある。
【0089】今、T9とT10はゲートとソースを接続さ
れているので、抵抗として作用し、その等価抵抗Req
はT9とT10の電圧−電流変換係数をGm1 とすれば Req=1/Gm1 となる。そして、前にも説明したように、入力端子から
T5、T8を見込んだインピーダンスは無限大であるの
で、入力電流はT9とT10を流れて入力端子の電位を変
化させる。その電位の変化をT1とT2とが電圧−電流
変換(電圧−電流変換係数をGm2 とする)するので、
出力電流Ioは次の式で与えられる。
【0090】Io=Ii・Req・Gm2 =Ii(Gm2 /Gm1 ) 即ち、電流増幅係数はGm2 /Gm1 となる。Gm2
Gm1 はバイアス電流やトランジスタの構成パラメタに
よって決まるので、電流増幅係数は任意に設計すること
が可能である。
【0091】尚、CS2とT12を省略してT11のゲート
をT4のドレインに接続し、T11とT3のパラメタを異
なる値にすればT9とT10の電圧−電流変換係数Gm1
とT1とT2の電圧−電流変換係数Gm2 の比を任意に
設計できる。又、T1とT2のドレイン側のバイアス回
路は、図の煩雑化をさけるために省略している。
【0092】次に、電流分岐回路であるが、図26の場
合には点P1、P2、P3においてT1とT2とT3と
で構成される回路と同様な回路を必要な数だけ並列に接
続すれば構成でき、図27の回路の場合には点P4、P
5、P6においてT1とT2とT3とで構成される回路
と同様な回路を必要な数だけ並列に接続すれば構成でき
る。
【0093】ところで、上の説明では電界効果トランジ
スタで構成する例について説明したが、バイポーラ・ト
ランジスタでも同様にして構成できる。この場合、ベー
ス接地電流増幅率が十分に大きいことが望ましい。
【0094】又、上記では平衡回路での構成例を示した
が、それらは容易に不平衡回路に変換できる。従って、
能動型ろ波器、能動型等化器、発振器の全ての実施例に
おいて、積分回路、電流増幅回路、電流分岐回路などに
ついて平衡回路による実現を前提にした図を示したが、
当然全ての実施例は不平衡回路によっても実現できる。
【0095】
【発明の効果】以上詳述した如く、積分回路、電流増幅
回路、電流分岐回路の組み合わせにより多彩な能動型ろ
波器、能動型等化器及び発振器を実現することができ
る。しかも、本発明の回路は容量素子が直列ブランチに
使用されなくても任意の特性の回路を実現することが可
能であり、特に、容量素子の寄生容量による周波数特性
の劣化がないという大きな利点がある。
【0096】更に、本発明の回路はデジタル回路と親和
性のよい回路で実現することが可能で、これも通信・情
報処理装置への適用に極めて都合がよい。
【図面の簡単な説明】
【図1】 本発明の実施例。
【図2】 本発明の実施例の変形(その1)。
【図3】 本発明の実施例の変形(その2)。
【図4】 本発明の実施例の変形(その3)。
【図5】 本発明の第二の実施例。
【図6】 本発明の第二の実施例の変形(その1)。
【図7】 本発明の第二の実施例の変形(その2)。
【図8】 本発明の第二の実施例の変形(その3)。
【図9】 本発明の第三の実施例。
【図10】 本発明の第四の実施例。
【図11】 本発明の第五の実施例。
【図12】 本発明の第五の実施例の変形。
【図13】 本発明の第六の実施例。
【図14】 本発明の第七の実施例。
【図15】 本発明の第七の実施例の変形。
【図16】 本発明の第八の実施例。
【図17】 本発明の第八の実施例の変形。
【図18】 本発明の第九の実施例。
【図19】 本発明の第十の実施例。
【図20】 本発明の第十の実施例の変形。
【図21】 本発明の第十一の実施例。
【図22】 本発明の第十一の実施例の変形。
【図23】 本発明の第十二の実施例。
【図24】 積分回路(その1)。
【図25】 積分回路(その2)。
【図26】 電圧−電流変換回路及び積分回路の構成
例。
【図27】 電流増幅回路の構成例。
【符号の説明】
1a、1b 容量素子 2a、2b 電圧−電流変換回路 3a 電流増幅回路

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 入力電流に対して出力側から負帰還され
    た電流に電流増幅と積分を施した電流を生成し、 該生成された電流を出力電流とし、 該出力電流に定数を乗じた電流を負帰還電流とすること
    を特徴とする能動型ろ波器。
  2. 【請求項2】 入力電流に対して出力側から負帰還され
    た電流を二分岐して二の電流を生成し、 該二の電流の一方に電流増幅と積分を施した電流を生成
    して第一の出力電流とすると共に、該第一の出力電流に
    定数を乗じた電流を負帰還電流とし、 該二の電流のもう一方を第二の出力電流とすることを特
    徴とする能動型ろ波器。
  3. 【請求項3】 請求項2記載の能動型ろ波器において、 前記第一の出力電流から前記第二の出力電流を減算した
    電流を出力電流とすることを特徴とする能動型等化器。
  4. 【請求項4】 入力電流Iiに対して後段から負帰還さ
    れた電流に電流増幅と積分を施した電流Icを生成し、 該電流Icに再び電流増幅と積分を施した電流を出力電
    流Ioとすると共に、 該電流Icに定数を乗じた電流と、該出力電流に第二の
    定数を乗じた電流との和を負帰還電流とすることを特徴
    とする能動型ろ波器。
  5. 【請求項5】 入力電流Iiに対して出力側から負帰還
    された電流に対して電流増幅と積分を施した電流Icを
    生成し、 該電流Icに出力側から負帰還された電流に対して電流
    増幅と積分を施した電流を出力電流Ioとすると共に、 該出力電流Ioに定数を乗じた二の電流を生成し、該二
    の電流の一方を入力電流Iiに対する負帰還電流とし、
    該二の電流のもう一方を電流Icに対する負帰還電流と
    することを特徴とする能動型ろ波器。
  6. 【請求項6】 入力電流Iiに対して後段から負帰還さ
    れた電流を二の電流に分岐し、 該二の電流の一方に電流増幅と積分を施した電流Icを
    生成し、該電流Icに電流増幅と積分を施した電流を第
    一の出力電流Io1 とすると共に、該電流Icに定数を
    乗じた電流と、該出力電流Ioに定数を乗じた電流との
    和の電流を入力電流Iiに対する負帰還電流とし、 該二の電流のもう一方を第二の出力電流Io2 とするこ
    とを特徴とする能動型ろ波器。
  7. 【請求項7】 入力電流に対して後段から負帰還された
    電流に電流増幅と積分を施した電流Ic1 を生成し、 該電流Ic1 を分岐して二の電流を生成し、 該二の電流の一方に電流増幅と積分を施した電流Ic2
    を生成し、該電流Ic 1 に定数を乗じた電流と、該電流
    Ic2 に定数を乗じた電流との和の電流を入力電流に対
    する負帰還電流とし、 該二の電流のもう一方の電流を出力電流とすることを特
    徴とする能動型ろ波器。
  8. 【請求項8】 入力電流に対して後段から負帰還された
    電流を第一の電流分岐回路によって二の電流に分岐し、 該第一の電流分岐回路で分岐された二の電流の一方に電
    流増幅と積分を施した電流Ic1 を生成し、該電流Ic
    1 を第二の電流分岐回路によって二の電流に分岐し、該
    第二の電流分岐回路で分岐された一方の電流に電流増幅
    と積分を施した電流Ic2 を生成し、 該電流Ic2 に該第一の電流分岐回路によって分岐され
    たもう一方の電流を加算した電流から該第二の電流分岐
    回路によって分岐された電流を減算した電流を出力電流
    Ioとし、 該電流Ic1 に定数を乗じた電流と、該電流Ic2 に定
    数を乗じた電流との和の電流を入力電流Iiに対する負
    帰還電流とすることを特徴とする能動型等化器。
  9. 【請求項9】 入力電流に対して後段から負帰還された
    電流を二の電流に分岐し、 該二の電流の一方に電流増幅と積分を施した電流Ic1
    を生成し、該電流Ic 1 に電流増幅と積分を施した電流
    Ic2 を生成し、 該二の電流のもう一方に電流増幅した電流と該電流Ic
    2 との和の電流を出力電流とし、 該電流Ic1 に定数を乗じた電流と、該電流Ic2 に定
    数を乗じた電流の和の電流を入力電流Iiに対する負帰
    還電流とすることを特徴とする能動型等化器。
  10. 【請求項10】 入力電流を二の電流に分岐し、 該二の電流の一方に電流増幅と積分を施した電流Ic1
    を生成し、該電流Ic 1 に電流増幅と積分を施した電流
    Ic2 を生成し、 該二の電流のもう一方の電流に電流増幅を施した電流I
    3 を生成して該電流Ic2 との和の電流を生成し、 該電流Ic2 と該電流Ic3 との和の電流を出力電流と
    すると共に、 該電流Ic2 と該電流Ic3 との和の電流に定数を乗じ
    た電流を該二の電流のうち電流増幅と積分を施す方の電
    流に対する負帰還電流とし、該電流Ic2 と該電流Ic
    3 との和の電流に定数を乗じた電流を該電流Ic1 に対
    する負帰還電流とすることを特徴とする能動型等化器。
  11. 【請求項11】 電流増幅器と積分回路とを縦続接続し
    た第一、第二の積分手段を縦続接続し、該第二の積分手
    段の出力側で電流を二の電流に分岐し、 該二の電流の一方を極性を変えて該第一の積分手段の入
    力端子に印加し、 該二の電流のもう一方を出力電流とすることを特徴とす
    る発振器。
  12. 【請求項12】 請求項7記載の能動型ろ波器におい
    て、 該能動型ろ波器の出力電流を二の電流に分岐し、 該二の電流の一方を該能動型ろ波器の入力端子に供給
    し、 該二の電流のもう一方を出力電流とすることを特徴とす
    る発振器。
JP31718894A 1994-12-20 1994-12-20 能動型ろ波器、能動型等化器及び発振器 Withdrawn JPH08172339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31718894A JPH08172339A (ja) 1994-12-20 1994-12-20 能動型ろ波器、能動型等化器及び発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31718894A JPH08172339A (ja) 1994-12-20 1994-12-20 能動型ろ波器、能動型等化器及び発振器

Publications (1)

Publication Number Publication Date
JPH08172339A true JPH08172339A (ja) 1996-07-02

Family

ID=18085441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31718894A Withdrawn JPH08172339A (ja) 1994-12-20 1994-12-20 能動型ろ波器、能動型等化器及び発振器

Country Status (1)

Country Link
JP (1) JPH08172339A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523932A (ja) * 2000-09-18 2004-08-05 スカイワークス ソリューションズ,インコーポレイテッド GmCフィルタおよびこのフィルタによって導出される不要な信号の抑制方法
JP2005354425A (ja) * 2004-06-10 2005-12-22 Fujitsu Ltd レシーバ回路
KR100702832B1 (ko) * 2005-12-06 2007-04-03 한국전자통신연구원 기생 캐패시턴스 성분에 의한 필터의 동작특성 왜곡을제거할 수 있는 필터 및 그 제작방법
JP2015502688A (ja) * 2011-11-01 2015-01-22 ニューランズ・インコーポレーテッドNewlans,Inc. 広帯域信号の処理
JP2017505007A (ja) * 2013-12-11 2017-02-09 クアルコム,インコーポレイテッド 面積効率の良いベースバンドフィルタ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004523932A (ja) * 2000-09-18 2004-08-05 スカイワークス ソリューションズ,インコーポレイテッド GmCフィルタおよびこのフィルタによって導出される不要な信号の抑制方法
JP2005354425A (ja) * 2004-06-10 2005-12-22 Fujitsu Ltd レシーバ回路
KR100702832B1 (ko) * 2005-12-06 2007-04-03 한국전자통신연구원 기생 캐패시턴스 성분에 의한 필터의 동작특성 왜곡을제거할 수 있는 필터 및 그 제작방법
JP2015502688A (ja) * 2011-11-01 2015-01-22 ニューランズ・インコーポレーテッドNewlans,Inc. 広帯域信号の処理
JP2017505007A (ja) * 2013-12-11 2017-02-09 クアルコム,インコーポレイテッド 面積効率の良いベースバンドフィルタ

Similar Documents

Publication Publication Date Title
US7042291B2 (en) Balanced amplifier and filter using the same
Veeravalli et al. A CMOS transconductance amplifier architecture with wide tuning range for very low frequency applications
Keskin Multi-function biquad using single CDBA
US7323931B2 (en) System and method for operating a feedback network
Cinco-Izquierdo et al. High-Linearity Tunable Low-Gₘ Transconductor Based on Bootstrapping
Hassen et al. High-performance second-generation controlled current conveyor CCCII and high frequency applications
Kumngern et al. Electronically tunable universal filter and quadrature oscillator using low-voltage differential difference transconductance amplifiers
Kumar et al. New CMOS compatible realizations of grounded/floating L, C multiplier and FDNC simulators
Atasoyu et al. Design of current-mode class 1 frequency-agile filter employing CDTAs
JPH08172339A (ja) 能動型ろ波器、能動型等化器及び発振器
Siddiqi Continuous time active analog filters
Duangmalai et al. Electronically tunable voltage-mode multiphase sinusoidal oscillator with low output impedance nodes employing VD-DIBAs
JP3813292B2 (ja) 差動増幅回路
Thanapitak et al. An improved FVF lowpass filter with 0.02 fJ-FoM
KR100618354B1 (ko) 교차 연결된 트랜지스터를 이용하는 초광대역 필터
Prodanov et al. A differential active load and its applications in CMOS analog circuit designs
JPH04192607A (ja) アイソレーションアンプ回路
JP3052872B2 (ja) バランス型ミキサのミキシング方法と回路
Senani et al. Second generation controlled current conveyors (CCCII) and their applications
JP3229051B2 (ja) アナログコンパンダ回路
JP3874649B2 (ja) 平衡回路
JPH10198909A (ja) 磁気情報読取り装置
CN100594664C (zh) 具有极低的总谐波失真的正弦波整形器
JP2001339275A (ja) フィルタ回路とこれを用いた検波回路
Maheshwari et al. Universal Biquadratic Current-Mode Filter Using a Single EX-CCCII

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020305