JP2015534204A - セル内に複数の磁気トンネル接合デバイスを備えたｏｔｐスキーム - Google Patents

セル内に複数の磁気トンネル接合デバイスを備えたｏｔｐスキーム Download PDF

Info

Publication number
JP2015534204A
JP2015534204A JP2015532107A JP2015532107A JP2015534204A JP 2015534204 A JP2015534204 A JP 2015534204A JP 2015532107 A JP2015532107 A JP 2015532107A JP 2015532107 A JP2015532107 A JP 2015532107A JP 2015534204 A JP2015534204 A JP 2015534204A
Authority
JP
Japan
Prior art keywords
mtj
coupled
otp
unit
sense amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015532107A
Other languages
English (en)
Other versions
JP5944589B2 (ja
JP2015534204A5 (ja
Inventor
ジュン・ピル・キム
テヒュン・キム
スンリュル・キム
カンホ・イ
Original Assignee
クアルコム，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by クアルコム，インコーポレイテッド filed Critical クアルコム，インコーポレイテッド
Publication of JP2015534204A publication Critical patent/JP2015534204A/ja
Publication of JP2015534204A5 publication Critical patent/JP2015534204A5/ja
Application granted granted Critical
Publication of JP5944589B2 publication Critical patent/JP5944589B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

ワンタイムプログラミング(OTP)装置ユニットセルは、複数の磁気トンネル接合部(MTJ)と、複数のMTJと固定電位との間に結合された共有アクセストランジスタとを含む。ユニットセル内の複数のMTJの各々は、それらが個別にプログラミングされ、および/または個別に検知されるように、別個のプログラミング回路および/または別個の検知増幅器回路に結合され得る。別個の検知増幅器からの論理結合が、ユニットセルの出力として生成され得る。

Description

本開示は、概して、磁気トンネル接合(MTJ)デバイスを有するワンタイムプログラミングデバイスに関する。より詳細には、本開示は、スピントランスファートルク磁気ランダムアクセスメモリ(STT-MRAM)デバイスのセル内の複数のMTJデバイスに関する。
従来のランダムアクセスメモリ(RAM)チップ技法とは異なり、磁気RAM(MRAM)では、データは電荷として記憶されず、代わりに記憶要素の磁気分極によって記憶される。記憶要素は、トンネリング層によって分離された2つの強磁性層から形成される。固定層またはピンド層と呼ばれる、2つの強磁性層のうちの1つは、特定の方向に固定された磁化を有する。フリー層と呼ばれる他方の強磁性磁気層は、フリー層の磁化が固定層の磁化と反平行である場合には「1」を表し、もしくは、フリー層の磁化が固定層の磁化と平行である場合には「0」を表すように、またはこの逆となるように変化し得る、磁化方向を有する。固定層、トンネリング層、およびフリー層を有する1つのそのようなデバイスは、磁気トンネル接合(MTJ)である。MTJの電気抵抗は、フリー層の磁化および固定層の磁化が、互いに平行であるか、または反平行であるかに依存する。MRAMなどのメモリデバイスは、個別にアドレス可能なMTJのアレイから構築される。
従来のMRAMにデータを書き込むには、臨界スイッチング電流を超える書込み電流がMTJを通るように流される。臨界スイッチング電流を超える書込み電流は、フリー層の磁化方向を変えるのに十分である。書込み電流が第1の方向に流れる場合、MTJは、第1の状態にされるか、または第1の状態にとどまる可能性があり、第1の状態では、そのフリー層の磁化方向および固定層の磁化方向が、平行な向きに揃う。書込み電流が第1の方向と反対の第2の方向に流れる場合、MTJは、第2の状態にされるか、または第2の状態にとどまる可能性があり、第2の状態では、そのフリー層の磁化および固定層の磁化が、反平行の向きにある。
従来のMRAMにおいてデータを読み取るには、MTJにおいてデータを書き込むのに使用されるのと同じ電流経路を介して読取り電流がMTJを通って流れる。MTJのフリー層および固定層の磁化が互いに平行に向いている場合、MTJは、フリー層および固定層の磁化が反平行の向きにある場合にMTJが示すであろう抵抗値とは異なる抵抗値を示す。従来のMRAMでは、2つの異なる状態は、MRAMのビットセル内のMTJの2つの異なる抵抗値によって定義される。2つの異なる抵抗値は、MTJによって記憶される論理「0」および論理「1」の値を表す。
磁気ランダムアクセスメモリのビットセルは、概して、メモリ要素(たとえば、MRAMの場合にはMTJ)のパターンを含む1つまたは複数のアレイの中に配置される。STT-MRAM(スピントランスファートルク磁気ランダムアクセスメモリ)は、不揮発性、eDRAM(埋込みダイナミックランダムアクセスメモリ)に匹敵する速度、eSRAM(埋込みスタティックランダムアクセスメモリ)よりも小さいチップサイズ、無制限の読取り/書込み耐久性、および低アレイ漏れ電流の利点を有する新しい不揮発性メモリである。
本開示の態様は、固定電位に結合されたアクセストランジスタと、ワンタイムプログラマブル(OTP)装置のユニットセル内のアクセストランジスタと第1のビットラインとの間に結合された第1の磁気トンネル接合(MTJ)デバイスとを有するOTP装置を含む。OTP装置はまた、ユニットセル内のアクセストランジスタと第2のビットラインとの間に結合された第2のMTJデバイスと、第1のMTJデバイスおよび第2のMTJデバイスに結合されたプログラミング回路とを含む。プログラミング回路は、選択されたMTJデバイスに関連する障壁層を絶縁破壊するのに十分な電圧を印加するために第1のMTJデバイスと第2のMTJデバイスとの間で選択するように構成される。
別の態様によれば、本開示は、OTP装置のユニットセルを実装するための方法を含む。本方法は、第1のプログラミングドライバが第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップを含む。本方法は、第2のプログラミングドライバが第2のMTJデバイスおよび直列に結合されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップも含み得る。
本開示の別の態様によるワンタイムプログラマブル(OTP)装置は、固定電位に結合されたアクセストランジスタと、OTP装置のユニットセル内のアクセストランジスタと第1のビットラインとの間に結合された第1のプログラマブル要素と、ユニットセル内のアクセストランジスタと第2のビットラインとの間に結合された第2のプログラマブル要素デバイスとを含む。OTP装置は、第1のプログラマブル要素および第2のプログラマブル要素に結合されたプログラミング回路も含む。プログラミング回路は、選択されたプログラマブル要素に関連する障壁層を絶縁破壊するのに十分な電圧を印加するために第1のプログラマブル要素と第2のプログラマブル要素との間で選択するように構成される。
さらに別の態様では、OTP装置は、第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加するための手段と、第2のMTJデバイスおよび直列に結合されたアクセストランジスタのみにわたって電圧を印加するための手段とを含む。
別の態様によれば、本開示は、ワンタイムプログラマブル(OTP)セルを形成するための方法を含む。本方法は、アクセストランジスタを固定電位に結合するステップと、第1の磁気トンネル接合(MTJ)デバイスをOTP装置のユニットセル内のアクセストランジスタと第1のビットラインとの間に結合するステップとを含む。本方法はまた、第2のMTJデバイスをユニットセル内のアクセストランジスタと第2のビットラインとの間に結合するステップと、プログラミング回路を第1のMTJデバイスおよび第2のMTJデバイスに結合するステップとを含む。プログラミング回路は、選択されたMTJデバイスに関連する障壁層を絶縁破壊するのに十分な電圧を印加するために第1のMTJデバイスと第2のMTJデバイスとの間で選択するように構成される。
上記は、以下の詳細な説明がより良く理解され得るように、本開示の特徴および技術的な利点を、かなり広く概説したものである。本開示のさらなる特徴および利点は、以下で説明される。本開示と同じ目的を実行するための他の構造を修正または設計するための基礎として、本開示が容易に利用され得ることを当業者は諒解されたい。そのような均等な構成は、添付の特許請求の範囲に記載される本開示の教示から逸脱しないことも当業者は認識されたい。本開示の特色をなすと思われる新規の特徴は、その組成と動作方法の両方について、さらなる目的および利点とともに、以下の説明を添付の図との関連で考慮したときによりよく理解されるであろう。しかしながら、図の各々は、例示および説明のみを目的として提供され、本開示の範囲を規定するものとして意図されないことを明白に理解されたい。
本開示のより完全な理解のために、ここで、添付の図面と併せて以下の説明を参照する。
アクセストランジスタに接続された磁気トンネル接合(MTJ)デバイスの図である。 ワンタイムプログラミング(OTP)デバイスの図である。 MTJデバイス、およびMTJデバイスをプログラミングし、MTJデバイスを読み取るための回路の図である。 本開示の態様による、アクセストランジスタに接続されたMTJデバイスの図である。 本開示の態様によるOTPデバイスの図である。 本開示の態様による、OTPデバイスのセルの図である。 本開示の態様による、OTPデバイスを実装する方法を示すプロセスフロー図である。 本開示の態様による、OTPデバイスを形成する方法を示すプロセスフロー図である。 本開示の一構成が有利に採用され得る例示的なワイヤレス通信システムを示すブロック図である。 一構成による、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される、設計用ワークステーションを示すブロック図である。
図1は、アクセストランジスタ104に結合された磁気トンネル接合部(MTJ)102を含むワンタイムプログラマブル(OTP)デバイス100を示す。MTJ102のフリー層110は、ビットライン112に結合される。アクセストランジスタ104は、MTJ102の固定層106と固定電位ノード122との間に結合される。トンネル障壁層114は、固定層106とフリー層110との間に結合される。アクセストランジスタ104は、ワードライン118に結合されたゲート116を含む。
OTPデバイス100は、事前プログラムされた高抵抗状態およびプログラム可能な低抵抗状態を有する。事前プログラムされた高抵抗状態では、OTP構造体は、キロオームの桁の抵抗値を示す。プログラム可能な低抵抗状態では、トンネル障壁層114は、OTP構造体が百オームの桁の抵抗値を示すようにアンチヒューズ式プログラミング中に絶縁破壊される。OTPデバイス100は、トンネル障壁層114を絶縁破壊するためにMTJ102にわたって十分高い電圧を印加することによってプログラム可能である。たとえば、トンネル障壁層を絶縁破壊するために、約1.8ボルトのプログラム電圧が印加され得る。
固定層106およびフリー層110を形成するために、合成アンチ強磁性材料が使用され得る。たとえば、固定層106は、CoFeBおよびRuの層と、CoFe層とを含む複数の材料層を含み得る。フリー層110は、CoFeBなどのアンチ強磁性材料である可能性があり、トンネル障壁層114は、たとえば、MgOである可能性がある。
図2は、OTPメモリマクロ200を示す。マクロ200は、ローカルデータ経路(LDP)202、グローバルデータ経路(GDP)204、セルアレイ206、デコーダ208、およびグローバル制御ユニット210を含み得る。LDP202は、1つまたは複数の検知増幅器およびプログラミング書込みドライバ(図示せず)を含む。GDP204は、データイン(DIN)212およびデータアウト(DOUT)214などの、信号ラインまたはピンを入力および出力するための回路を含む。グローバルデータ経路204は、誤り訂正コード(ECC)回路(図示せず)を含むこともできる。
セルアレイ206は、ワードライン、たとえばワードライン216に対応する複数の行と、ビットライン、たとえばビットライン218に対応する複数の列とを含む。一構成では、セルアレイ206は、64行のワードラインと、256個のビットラインとを有する。セルアレイ206は、ワードライン216およびビットライン218に結合されたユニットセル220などの多数のユニットセルを含む。各ユニットセルは、図1に関して説明するように、OTPデバイス100を含む。
図3は、OTPデバイス302を含むユニットセルをプログラミングするためのプログラミングおよび検知用回路300を示す。プログラミングおよび検知用回路300は、プログラミングドライバ回路304および検知回路306を含む。OTPデバイス302は、ビットライン314に結合されたMTJ308と、MTJ308と固定電位ノード316との間に結合されたアクセストランジスタ310とを含む。ワードライン312は、アクセストランジスタ310に結合される。プログラミングドライバ回路304は、第1のソースノード322とビットライン314との間に結合されたプログラミングトランジスタ318と、プログラミングトランジスタ318に結合されたプログラミング有効化ノード320とを含む。
検知回路306は、第2のソースノード330と検知増幅器332の検知入力ノード336との間に結合された読取り検知増幅器トランジスタ328を含む。第2のソースノード330は、第1のソースノード322と同じノードもしくは同じ電位であるか、または第1のソースノード322とは異なる電位に結合され得る。検知増幅器332は、参照ノード334および出力ノード338も含む。読取り有効化トランジスタ326は、検知入力ノード336とビットライン314との間に結合される。読取り有効化ノード340は、読取り有効化トランジスタ326に結合される。プリチャージトランジスタ324は、ビットライン314と固定電位316との間に結合される。
ユニットセル302のプログラミング動作中、プログラミング有効化信号が、プログラミング有効化ノード320に印加され、プログラミング有効化ノード320は、MTJ308にわたる十分な電圧がMTJのトンネル障壁層を絶縁破壊するのを可能にする。
ユニットセル302の読取り動作中、プログラミングドライバ304のプログラミング有効化信号320は、オフになり、したがって、ビットライン314に電圧をまったく供給しない。読取り有効化信号が読取り有効化ノード340に印加され、読取り有効化ノード340は、読取り有効化トランジスタ326をオンにし、読取り電流がMTJ308を流れるのを可能にする。MTJ308の抵抗値は、検知増幅器332により、参照ノード334の電圧を検知入力ノード336の電圧と比較することによって検知される。
ビットセルおよびダイの収量(yield)を改善するために、同じプログラミングシグナリングを使用して、2つのOTPセルをともにプログラミングすることができる。2つのOTPセルからの出力は、2つのOTPセルのうちの少なくとも1つが効果的にプログラミングされる場合に適切な出力信号を提供するためのOR回路に結合され得る。しかしながら、ビットセル収量およびダイ収量を改善するために2つのOTPセルを使用することは、チップサイズがほぼ2倍になるという欠点を有する。
本開示の態様によれば、2つ以上のMTJは、単一のOTPユニットセル内の単一のアクセストランジスタに結合される。本開示の様々な態様がMTJを参照しながら説明されるが、MTJは、たとえば2つのノード間に障壁酸化物を使用するeヒューズまたは抵抗性メモリ要素などの他のプログラマブル要素によって置き換え得ることを理解されたい。OTPユニットセル内のアクセストランジスタのサイズは、全体的に、OTPユニットセル内のMTJのサイズよりもはるかに大きい。OR回路などの論理比較回路が使用される場合、1つのユニットセル内の2つのMTJは、そのセルに情報を提供する。それゆえ、OTPアレイサイズ全体を増加させることなく、本開示の態様による、OTPユニットセル内の1つまたは複数の追加のMTJを含むことによって、ビットセルおよびダイの収量の改善が実現され得る。本開示の一態様によれば、OTPアレイサイズは、場合によっては、第2のローカルデータ経路(LDP)を含むことにより、ならびに/または、追加のMTJおよびビットラインを収容するために論理比較回路を含むことにより、わずかに増加する可能性がある。しかしながら、アレイサイズのこの増加量は、上述のようにビットセルおよびダイの収量を改善するために2つ以上のビットセルを使用することから生じるであろう増加量よりもはるかに小さい。
図4は、本開示の態様によるOTPユニットセル400を示す。OTPユニットセル400は、固定電位414に結合されたアクセストランジスタ406を含む。ワードライン412は、アクセストランジスタ406に結合される。第1のMTJ402は、アクセストランジスタ406と第1のビットライン408との間に結合される。第2のMTJは、アクセストランジスタ406と第2のビットライン410との間に結合される。本開示の一態様によれば、図3に示すプログラミングドライバ回路304などのプログラミング回路(図示せず)は、第1のMTJ402および第2のMTJ404に結合される。プログラミング回路は、選択されたMTJに関連する障壁層を絶縁破壊するのに十分な電圧を印加するために第1のMTJ402と第2のMTJ404との間で選択するように構成される。
図5は、本開示の態様によるOTPアレイマクロ500を示す。OTPアレイマクロ500は、第1のローカルデータ経路(LDP)504に結合されたOTPセルアレイ502と、第2のLDP506と、グローバルデータ経路(GDP)508と、グローバル制御回路510と、デコーダ回路512とを含む。セル520は、ワードライン516およびビットライン518に結合される。OTPセルアレイ502は、図4に示すOTPユニットセルなどの多数のOTPユニットセル(図示せず)を含む。たとえば、図4に示すOTPユニットセル400などのOTPユニットセル520は、OTPセルアレイ502中のワードライン516およびビットライン518に結合される。
図6は、本開示の態様による、OTPセル602のためのプログラミングおよび検知用回路600を示す。プログラミングおよび検知用回路は、OTPセル602中の第1のMTJ604に結合された第1の検知増幅器614と、OTPセル602中の第2のMTJ606に結合された第2の検知増幅器616とを含む。第1のプログラミングトランジスタ610は、第1のMTJ604にも結合され、第2のプログラミングトランジスタ612は、第2のMTJ606にも結合される。本開示の一態様によれば、第1の検知増幅器614の出力ノード636および第2の検知増幅器の出力ノード638は、第1の検知増幅器614からの出力と第2の検知増幅器616からの出力との論理比較を提供するためにOR回路618などの論理比較回路に結合される。OTPユニットセル602は、固定電位626およびワードライン624に結合されたアクセストランジスタ608を含む。第1のMTJ604は、アクセストランジスタ608と第1のビットライン620との間に結合される。第2のMTJ606は、アクセストランジスタ608と第2のビットライン622との間に結合される。
本開示の一態様によれば、第1のMTJ604は、第2のプログラミングトランジスタ612のゲート632に無効化信号を印加しながら、第1のプログラミングトランジスタ610のゲート628に有効化信号を印加することによってプログラミングされる。これにより、第2のMTJ606に影響を及ぼすことなく、第1のMTJ604のトンネル障壁層を絶縁破壊するのに十分な、第1のMTJ604にわたる電圧が可能になる。次いで、第2のMTJ606は、第1のプログラミングトランジスタ610のゲート628に無効化信号を印加しながら、第2のプログラミングトランジスタ612のゲート632に有効化信号を印加することによってプログラミングされる。これにより、第1のMTJ604に影響を及ぼすことなく、第2のMTJ606のトンネル障壁層を絶縁破壊するのに十分な、第2のMTJ606にわたる電圧が可能になる。
本開示の一態様によれば、第1のプログラミングトランジスタ610および第2のプログラミングトランジスタ612のゲート628、632に無効化信号を最初に印加することによって読取り動作が実行される。次いで、第1の検知増幅器614と第2の検知増幅器616の両方は、有効化され、第1のMTJ604および第2のMTJ606にそれぞれ検知電流を提供する。第1のMTJ604と第2のMTJ606の両方の電圧および/または抵抗値は、それぞれ、第1の検知増幅器614および第2の検知増幅器616によって検出される。本開示の一態様によれば、論理比較回路618は、検知増幅器出力の論理ORの組合せを生成する。
別の構成では、単一の検知増幅器のみが提供される。第1のスイッチが、検知増幅器の入力部とビットラインとの間に結合される。第2のスイッチが、検知増幅器の出力部と論理比較回路との間に結合される。動作時は、第1のスイッチは、第1のビットラインを検知増幅器の入力部に結合し、第2のスイッチは、検知増幅器の出力部を論理比較回路の第1の入力部に結合する。次いで、第1のスイッチは、第2のビットラインを検知増幅器の入力部に結合し、第2のスイッチは、検知増幅器の出力部を論理比較回路の第2の入力部に結合する。次いで、論理比較回路は、2つの受け取られた検知増幅器出力に基づいて、その出力を生成し得る。
図7は、ワンタイムプログラミング(OTP)デバイスのユニットセルを動作させる方法を示すプロセスフロー図である。方法700は、ブロック702では、第1のプログラミングドライバが第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップを含む。第2のプログラミングドライバは無効化されるが、第1のプログラミングドライバは有効化される。ブロック704では、方法700は、第2のプログラミングドライバが第2のMTJデバイスおよび直列に接続されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップを含む。第1のプログラミングドライバは無効化されるが、第2のプログラミングドライバは有効化される。
ブロック706では、本方法は、第1の検知増幅器(SA)出力を生成するために第1の検知増幅器によって第1のMTJを通る電流を検知するステップを含む。ブロック708では、本方法は、第2の検知増幅器出力を生成するために第2の検知増幅器によって第2のMTJを通る電流を検知するステップを含む。ブロック710では、本方法は、第1の検知増幅器出力と第2の検知増幅器出力との論理ORの組合せを生成するステップを含む。
本開示の一態様によれば、ワンタイムプログラマブル(OTP)装置は、第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加するための手段と、第2のMTJデバイスおよび直列に結合されたアクセストランジスタのみにわたって電圧を印加するための手段とを含む。第1のMTJにわたって電圧を印加するための手段および第2のMTJにわたって電圧を印加するための手段は、たとえば、図6に示すように、第1のプログラミングトランジスタ610および第2のプログラミングトランジスタ612などのプログラミング回路であり得る。
本開示の一態様によれば、OTP装置はまた、第1の出力を生成するために第1のMTJを通る電流を検知するための手段と、第2の出力を生成するために第2のMTJを通る電流を検知するための手段とを含む。たとえば、図6に示すように、第1のMTJを通る電流を検知するための手段は、第1の検知増幅器614などの検知増幅器回路である可能性があり、第2のMTJを通る電流を検知するための手段は、第2の検知増幅器616などの検知増幅器回路である可能性がある。
別の構成では、前述の手段は、前述の手段によって挙げられる機能を実行するように構成された任意のモジュールまたは任意の装置とすることができる。特定の手段について説明してきたが、当業者には、開示する構成を実施するのに、開示された手段のすべてが必要とされるとは限らないことが諒解されよう。さらに、本開示に対する注目を維持するために、よく知られているいくつかの手段については説明しなかった。
図8は、ワンタイムプログラマブル(OTP)セルを形成する方法を示すプロセスフロー図である。方法800は、ブロック802では、アクセストランジスタを固定電位に結合するステップを含む。本方法は、ブロック804では、第1の磁気トンネル接合(MTJ)デバイスを、OTP装置のユニットセル内のアクセストランジスタと第1のビットラインとの間に結合するステップを含み、ブロック806では、第2のMTJデバイスを、ユニットセル内のアクセストランジスタと第2のビットラインとの間に結合するステップを含む。ブロック808では、本方法は、プログラミング回路を、第1のMTJデバイスおよび第2のMTJデバイスに結合するステップを含む。プログラミング回路は、選択されたMTJデバイスに関連する障壁層を絶縁破壊するのに十分な電圧を印加するために第1のMTJデバイスと第2のMTJデバイスとの間で選択するように構成される。
本方法は、ブロック810では、第1の検知増幅器を第1のビットラインに結合するステップを含み、ブロック812では、第2の検知増幅器(SA)を第2のビットラインに結合するステップを含む。ブロック814では、本方法は、OR回路などの論理比較回路を、第1のSAの出力および第2のSAの出力に結合するステップを含む。OR回路は、第1のSAの出力と第2のSAの出力との論理ORの組合せを出力するように構成される。
図9は、本開示の一態様が有利に採用され得る例示的なワイヤレス通信システム900を示すブロック図である。例示のために、図9は、3つの遠隔ユニット920、930および950ならびに2つの基地局940を示す。ワイヤレス通信システムは、これよりも多くの遠隔ユニットおよび基地局を有し得ることが認識されよう。遠隔ユニット920、930、および950は、開示されたワンタイムプログラミング(OTP)装置を含むICデバイス925A、925C、および925Bを含む。基地局、スイッチングデバイス、およびネットワーク機器などの他のデバイスも、開示されたワンタイムプログラミング(OTP)装置を含み得ることが認識されよう。図9は、基地局940から遠隔ユニット920、930、および950への順方向リンク信号980と、遠隔ユニット920、930、および950から基地局940への逆方向リンク信号990とを示す。
図9では、遠隔ユニット920は携帯電話として示され、遠隔ユニット930はポータブルコンピュータとして示され、遠隔ユニット950はワイヤレスローカルループシステム中の固定位置遠隔ユニットとして示される。たとえば、遠隔ユニットは、携帯電話、ハンドヘルドパーソナル通信システム(PCS)ユニット、携帯情報端末などのポータブルデータユニット、GPS対応デバイス、ナビゲーションデバイス、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、メータ読取り機器などの固定位置データユニット、またはデータもしくはコンピュータ命令の記憶もしくは取り出しを行う他のデバイス、またはそれらの組合せであり得る。図9は本開示の教示による遠隔ユニットを示すが、本開示は、これらの示された例示的なユニットに限定されない。本開示の態様は、開示されたワンタイムプログラミング(OTP)装置を含む多くのデバイスにおいて適切に採用され得る。
図10は、上記で開示したワンタイムプログラミング(OTP)装置などの、半導体構成要素の回路設計、レイアウト設計、および論理設計に使用される設計用ワークステーションを示すブロック図である。設計用ワークステーション1000は、オペレーティングシステムソフトウェア、支援ファイル、およびCadenceまたはOrCADなどの設計用ソフトウェアを含むハードディスク1001を含む。設計用ワークステーション1000は、回路1010の設計、またはワンタイムプログラミング(OTP)装置などの半導体構成要素1012の設計を容易にするためにディスプレイ1002も含む。記憶媒体1004は、回路設計1010または半導体構成要素1012を有形に記憶するために提供される。回路設計1010または半導体構成要素1012は、GDSIIまたはGERBERなどのファイル形式で、記憶媒体1004に記憶され得る。記憶媒体1004は、CD-ROM、DVD、ハードディスク、フラッシュメモリ、または他の適切なデバイスであり得る。さらに、設計用ワークステーション1000は、記憶媒体1004からの入力を受け入れるか、または記憶媒体1004に出力を書き込むための駆動装置1003を含む。
記憶媒体1004に記録されるデータは、論理回路構成、フォトリソグラフィマスク用のパターンデータ、または電子ビームリソグラフィなどの連続書込みツール用のマスクパターンデータを指定し得る。データは、論理シミュレーションに関連するタイミング図またはネット回路などの論理検証データをさらに含み得る。記憶媒体1004にデータを提供すると、半導体ウェハを設計するためのプロセス数を減少させることによって、回路設計1010または半導体構成要素1012の設計が容易になる。
ファームウェアおよび/またはソフトウェアの実装形態の場合、これらの方法は、本明細書に記載された機能を実行するモジュール(たとえば、プロシージャ、関数など)で実装され得る。本明細書で説明する方法を実装する際に、命令を有形に具現化する機械可読媒体が使用され得る。たとえば、ソフトウェアコードは、メモリに記憶され、プロセッサユニットによって実行され得る。メモリは、プロセッサユニット内、またはプロセッサユニットの外部に実装され得る。本明細書で使用する「メモリ」という用語は、長期メモリ、短期メモリ、揮発性メモリ、不揮発性メモリ、または他のメモリのうちのタイプを指し、特定のタイプのメモリもしくは特定の数のメモリ、またはメモリが記憶される特定のタイプの媒体に限定されない。
ファームウェアおよび/またはソフトウェアに実装する場合、機能は、コンピュータ可読媒体に1つまたは複数の命令またはコードとして記憶され得る。例は、データ構造によって符号化されたコンピュータ可読媒体およびコンピュータプログラムによって符号化されたコンピュータ可読媒体を含む。コンピュータ可読媒体は、物理的なコンピュータ記憶媒体を含む。記憶媒体は、コンピュータによってアクセスされ得る入手可能な媒体であり得る。限定ではなく、例として、そのようなコンピュータ可読媒体は、RAM、ROM、EEPROM、CD-ROMもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気記憶デバイス、または、所望のプログラムコードを命令もしくはデータ構造の形で記憶するのに使用することができ、かつコンピュータによってアクセスされ得る他の媒体を含むことができ、本明細書で使用されるディスク(diskおよびdisc)は、コンパクトディスク(disc)(CD)、レーザディスク(disc)、光ディスク(disc)、デジタル多用途ディスク(disc)(DVD)、フロッピー（登録商標）ディスク(disk)、およびブルーレイディスク(disc)を含み、ディスク(disk)は通常、データを磁気的に再生するが、ディスク(disc)はデータをレーザによって光学的に再生する。上記の組合せもコンピュータ可読媒体の範囲内に含めるべきである。
コンピュータ可読媒体に記憶するのに加えて、命令および/またはデータは、通信装置に含まれる伝送媒体上の信号として与えられ得る。たとえば、通信装置は、命令およびデータを示す信号を有するトランシーバを含み得る。命令およびデータは、1つまたは複数のプロセッサに特許請求の範囲で概説される機能を実装させるように構成される。
ORゲートなどの特定の回路を開示してきたが、他の論理ゲートが企図される。
本開示およびその利点について詳細に説明してきたが、添付の特許請求の範囲によって規定される本開示の技術から逸脱することなく、本明細書において様々な変更、代用、および改変が行われ得ることを理解されたい。たとえば、「上」および「下」などの関係性の用語が、基板または電子デバイスに関して使用される。当然、基板または電子デバイスが反転した場合、上は下に、下は上になる。加えて、横向きの場合、上および下は、基板または電子デバイスの側面を指す場合がある。さらに、本出願の範囲は、本明細書で説明したプロセス、機械、製造、組成物、手段、方法、およびステップの特定の構成に限定されることは意図されない。当業者が本開示から容易に諒解するように、本明細書で説明した対応する構成と実質的に同じ機能を実行するか、または実質的に同じ結果を実現する、現存するまたは今後開発されるプロセス、機械、製造、組成物、手段、方法、またはステップが、本開示に従って利用され得る。したがって、添付の特許請求の範囲は、そのようなプロセス、機械、製造、組成物、手段、方法、またはステップをその範囲内に含むことが意図される。
100 ワンタイムプログラマブル(OTP)デバイス
102 磁気トンネル接合部(MTJ)
104 アクセストランジスタ
106 固定層
110 フリー層
112 ビットライン
114 トンネル障壁層
116 ゲート
118 ワードライン
122 固定電位ノード
200 OTPメモリマクロ
202 ローカルデータ経路
204 グローバルデータ経路
206 OTPセルアレイ
208 デコーダ
210 グローバル制御ユニット
212 データイン
214 データアウト
216 ワードライン
218 ビットライン
220 ユニットセル
300 プログラミングおよび検知用回路
302 OTPデバイス
304 プログラミングドライバ回路
306 検知回路
308 MTJ
310 アクセストランジスタ
312 ワードライン
314 ビットライン
316 固定電位、固定電位ノード
318 プログラミングトランジスタ
320 プログラミング有効化ノード
322 第1のソースノード
324 プリチャージトランジスタ
326 読取り有効化トランジスタ
328 読取り検知増幅器トランジスタ
330 第2のソースノード
332 検知増幅器
334 参照ノード
336 検知入力ノード
338 出力ノード
340 読取り有効化ノード
400 OTPユニットセル
402 第1のMTJ
404 第2のMTJ
406 アクセストランジスタ
408 第1のビットライン
410 第2のビットライン
412 ワードライン
414 固定電位
500 OTPアレイマクロ
502 OTPセルアレイ
504 第1のローカルデータ経路
506 第2のローカルデータ経路
508 グローバルデータ経路
510 グローバル制御回路
512 デコーダ
516 ワードライン
518 ビットライン
520 OTPユニットセル
600 プログラミングおよび検知用回路
602 OTPセル
604 第1のMTJ
606 第2のMTJ
608 アクセストランジスタ
610 第1のプログラミングトランジスタ
612 第2のプログラミングトランジスタ
614 第1の検知増幅器
616 第2の検知増幅器
618 論理比較回路
620 第1のビットライン
622 第2のビットライン
628 ゲート
632 ゲート
636 出力ノード
638 出力ノード
900 ワイヤレス通信システム
920 遠隔ユニット
925A ICデバイス
925B ICデバイス
925C ICデバイス
930 遠隔ユニット
940 基地局
950 遠隔ユニット
980 順方向リンク信号
990 逆方向リンク信号
1000 設計用ワークステーション
1001 ハードディスク
1002 ディスプレイ
1003 駆動装置
1004 記憶媒体
1010 回路
1012 半導体構成要素

Claims (20)

  1. 固定電位に結合されたアクセストランジスタと、
    ワンタイムプログラマブル(OTP)装置のユニットセル内の前記アクセストランジスタと第1のビットラインとの間に結合された第1の磁気トンネル接合(MTJ)デバイスと、
    前記ユニットセル内の前記アクセストランジスタと第2のビットラインとの間に結合された第2のMTJデバイスと、
    選択されたMTJデバイスに関連する障壁層を絶縁破壊するのに十分な電圧を印加するために前記第1のMTJデバイスと前記第2のMTJデバイスとの間で選択するように構成された、前記第1のMTJデバイスおよび前記第2のMTJデバイスに結合されたプログラミング回路と
    を含む、OTP装置。
  2. 前記第1のビットラインに結合された第1の検知増幅器(SA)と、
    前記第2のビットラインに結合された第2の検知増幅器と
    をさらに含む、請求項1に記載の装置。
  3. 前記第1の検知増幅器の出力部および前記第2の検知増幅器の出力部に結合された論理比較回路をさらに含む、請求項2に記載の装置。
  4. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに内蔵される、請求項1に記載の装置。
  5. OTP装置のユニットセルを実装するための方法であって、
    第1のプログラミングドライバが第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップと、
    第2のプログラミングドライバが第2のMTJおよび直列に結合されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップと
    を含む、方法。
  6. 前記第1のプログラミングドライバが有効化されながら、前記第2のプログラミングドライバを無効化するステップ
    をさらに含む、請求項5に記載の方法。
  7. 第1の検知増幅器(SA)出力を生成するために第1のSAによって前記第1のMTJを通る第1の電流を検知するステップと、
    第2のSA出力を生成するために第2の検知増幅器によって前記第2のMTJを通る第2の電流を検知するステップと
    をさらに含む、請求項5に記載の方法。
  8. 前記第1のSA出力と前記第2のSA出力とを論理的に比較するステップをさらに含む、請求項7に記載の方法。
  9. 前記OTP装置を、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに内蔵するステップをさらに含む、請求項5に記載の方法。
  10. 固定電位に結合されたアクセストランジスタと、
    ワンタイムプログラマブル(OTP)装置のユニットセル内の前記アクセストランジスタと第1のビットラインとの間に結合された第1のプログラマブル要素と、
    前記ユニットセル内の前記アクセストランジスタと第2のビットラインとの間に結合された第2のプログラマブル要素と、
    選択されたプログラマブル要素に関連する障壁層を絶縁破壊するのに十分な電圧を印加するために前記第1のプログラマブル要素と前記第2のプログラマブル要素との間で選択するように構成された、前記第1のプログラマブル要素および前記第2のプログラマブル要素に結合されたプログラミング回路と
    を含む、OTP装置。
  11. 前記第1のビットラインに結合された第1の検知増幅器(SA)と、
    前記第2のビットラインに結合された第2の検知増幅器と
    をさらに含む、請求項10に記載の装置。
  12. 前記第1の検知増幅器の出力部および前記第2の検知増幅器の出力部に結合された論理比較回路をさらに含む、請求項11に記載の装置。
  13. 前記第1のプログラマブル要素および/または前記第2のプログラマブル要素は、eヒューズを含む、請求項10に記載の装置。
  14. 前記第1のプログラマブル要素および/または前記第2のプログラマブル要素は、抵抗性メモリ要素を含む、請求項10に記載の装置。
  15. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに内蔵される、請求項10に記載の装置。
  16. 第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加するための手段と、
    第2のMTJデバイスおよび直列に結合された前記アクセストランジスタのみにわたって前記電圧を印加するための手段と
    を含む、ワンタイムプログラマブル(OTP)装置。
  17. 第1の出力を生成するために前記第1のMTJを通る電流を検知するための手段と、
    第2の出力を生成するために前記第2のMTJを通る電流を検知するための手段と
    をさらに含む、請求項16に記載のOTP装置。
  18. 携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに内蔵される、請求項16に記載のOTP装置。
  19. OTP装置のユニットセルを実装するための方法であって、
    第1のプログラミングドライバが第1の磁気トンネル接合部(MTJ)および直列に結合されたアクセストランジスタのみにわたって電圧を印加することを可能にするステップと、
    第2のプログラミングドライバが第2のMTJデバイスおよび直列に結合された前記アクセストランジスタのみにわたって電圧を印加することを可能にするステップと
    を含む、方法。
  20. 前記OTP装置を、携帯電話、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ハンドヘルドパーソナル通信システム(PCS)ユニット、ポータブルデータユニット、および/または固定位置データユニットに内蔵するステップをさらに含む、請求項19に記載の方法。
JP2015532107A 2012-09-13 2013-09-13 セル内に複数の磁気トンネル接合デバイスを備えたｏｔｐスキーム Expired - Fee Related JP5944589B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/613,125 2012-09-13
US13/613,125 US9165631B2 (en) 2012-09-13 2012-09-13 OTP scheme with multiple magnetic tunnel junction devices in a cell
PCT/US2013/059809 WO2014043575A1 (en) 2012-09-13 2013-09-13 Otp scheme with multiple magnetic tunnel junction devices in a cell

Publications (3)

Publication Number Publication Date
JP2015534204A true JP2015534204A (ja) 2015-11-26
JP2015534204A5 JP2015534204A5 (ja) 2016-01-28
JP5944589B2 JP5944589B2 (ja) 2016-07-05

Family

ID=49274866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015532107A Expired - Fee Related JP5944589B2 (ja) 2012-09-13 2013-09-13 セル内に複数の磁気トンネル接合デバイスを備えたｏｔｐスキーム

Country Status (4)

Country Link
US (1) US9165631B2 (ja)
JP (1) JP5944589B2 (ja)
CN (1) CN104620319B (ja)
WO (1) WO2014043575A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092430A (ja) * 2010-08-03 2015-05-14 クアルコム，インコーポレイテッド 第１の磁気トンネル接合構造および第２の磁気トンネル接合構造を有するビットセルにおける非可逆状態の生成
WO2018163583A1 (ja) * 2017-03-09 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
CN110943101A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 集成芯片及其形成方法、以及用于读取存取器阵列的方法
WO2020195151A1 (ja) * 2019-03-22 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びこれを備えた電子機器

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9489999B2 (en) 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
US9529660B2 (en) 2015-03-03 2016-12-27 Intel Corporation Apparatus and method for detecting single flip-error in a complementary resistive memory
US9373395B1 (en) * 2015-03-04 2016-06-21 Intel Corporation Apparatus to reduce retention failure in complementary resistive memory
US9805816B2 (en) * 2015-04-03 2017-10-31 Headway Technologies, Inc. Implementation of a one time programmable memory using a MRAM stack design
CN104835530B (zh) * 2015-06-05 2018-08-03 武汉新芯集成电路制造有限公司 一种电子熔丝结构电路
US9852805B2 (en) * 2015-06-25 2017-12-26 Kilopass Technology, Inc. Write enhancement for one time programmable (OTP) semiconductors
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
CN106128495A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种一次性可编程器件及编程实现方法
CN106128497A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种带有读出电路的一次性可编程器件及数据读取方法
CN106128496A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种基于电容机构的一次性可编程器件及编程实现方法
CN107767906A (zh) * 2016-08-23 2018-03-06 中电海康集团有限公司 一种磁性随机存储器
KR102496506B1 (ko) 2016-10-14 2023-02-06 삼성전자주식회사 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
US9922723B1 (en) 2017-01-17 2018-03-20 Nxp Usa, Inc. Volatile latch circuit with tamper resistant non-volatile latch backup
US10855287B2 (en) 2018-02-20 2020-12-01 United States Of America, As Represented By The Secretary Of The Navy Non-volatile multiple time programmable integrated circuit system with selective conversion to one time programmable or permanent configuration bit programming capabilities and related methods
US11133044B2 (en) 2018-06-01 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interleaved routing for MRAM cell selection
US10699764B1 (en) * 2018-12-14 2020-06-30 Nxp Usa, Inc. MRAM memory with OTP cells
US11264991B2 (en) 2019-11-26 2022-03-01 The Trustees Of Indiana University Field-programmable gate array with updatable security schemes
US10861524B1 (en) * 2019-12-11 2020-12-08 Nxp Usa, Inc. Magnetoresistive random access memory (MRAM) with OTP cells
US11049539B1 (en) 2020-04-29 2021-06-29 Nxp Usa, Inc. Magnetoresistive random access memory (MRAM) with OTP cells

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186553A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性メモリセル及び不揮発性半導体記憶装置
JP2004199833A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd 不揮発性半導体記憶装置の制御方法及び不揮発性半導体記憶装置
WO2005076280A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置
US20070195629A1 (en) * 2006-02-22 2007-08-23 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
JP2010507255A (ja) * 2006-10-27 2010-03-04 ザイリンクス インコーポレイテッド 複数の論理素子を含むワンタイムプログラマブルロジックビット
JP2013537679A (ja) * 2010-08-03 2013-10-03 クアルコム，インコーポレイテッド 第１の磁気トンネル接合構造および第２の磁気トンネル接合構造を有するビットセルにおける非可逆状態の生成

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
DE60205569T2 (de) * 2001-12-21 2006-05-18 Kabushiki Kaisha Toshiba MRAM mit gestapelten Speicherzellen
US6590797B1 (en) 2002-01-09 2003-07-08 Tower Semiconductor Ltd. Multi-bit programmable memory cell having multiple anti-fuse elements
JP3766380B2 (ja) 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
JP4478980B2 (ja) * 2004-10-05 2010-06-09 エルピーダメモリ株式会社 ヒューズ回路及びそれを利用した半導体装置
US7688613B2 (en) 2007-04-14 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for controlling multiple electrical fuses with one program device
TWI415124B (zh) 2007-08-09 2013-11-11 Ind Tech Res Inst 磁性隨機存取記憶體
US7577020B2 (en) 2007-10-01 2009-08-18 Shine Chung System and method for reading multiple magnetic tunnel junctions with a single select transistor
US7933136B2 (en) 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
JP2010225259A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
US8363460B2 (en) 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US20120134200A1 (en) 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186553A (ja) * 2002-12-05 2004-07-02 Sharp Corp 不揮発性メモリセル及び不揮発性半導体記憶装置
JP2004199833A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd 不揮発性半導体記憶装置の制御方法及び不揮発性半導体記憶装置
WO2005076280A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置
US20070195629A1 (en) * 2006-02-22 2007-08-23 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
JP2010507255A (ja) * 2006-10-27 2010-03-04 ザイリンクス インコーポレイテッド 複数の論理素子を含むワンタイムプログラマブルロジックビット
JP2013537679A (ja) * 2010-08-03 2013-10-03 クアルコム，インコーポレイテッド 第１の磁気トンネル接合構造および第２の磁気トンネル接合構造を有するビットセルにおける非可逆状態の生成

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015092430A (ja) * 2010-08-03 2015-05-14 クアルコム，インコーポレイテッド 第１の磁気トンネル接合構造および第２の磁気トンネル接合構造を有するビットセルにおける非可逆状態の生成
WO2018163583A1 (ja) * 2017-03-09 2018-09-13 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
US10964366B2 (en) 2017-03-09 2021-03-30 Sony Semiconductor Solutions Corporation Magnetic memory, recording method of magnetic memory, and reading method of magnetic memory
CN110943101A (zh) * 2018-09-21 2020-03-31 台湾积体电路制造股份有限公司 集成芯片及其形成方法、以及用于读取存取器阵列的方法
CN110943101B (zh) * 2018-09-21 2022-05-10 台湾积体电路制造股份有限公司 集成芯片及其形成方法、以及用于读取存取器阵列的方法
WO2020195151A1 (ja) * 2019-03-22 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びこれを備えた電子機器
US11842780B2 (en) 2019-03-22 2023-12-12 Sony Semiconductor Solutions Corporation Semiconductor device and electronic apparatus including the same

Also Published As

Publication number Publication date
US9165631B2 (en) 2015-10-20
CN104620319A (zh) 2015-05-13
US20140071740A1 (en) 2014-03-13
JP5944589B2 (ja) 2016-07-05
CN104620319B (zh) 2017-11-14
WO2014043575A1 (en) 2014-03-20

Similar Documents

Publication Publication Date Title
JP5944589B2 (ja) セル内に複数の磁気トンネル接合デバイスを備えたｏｔｐスキーム
US9966149B2 (en) OTP cell with reversed MTJ connection
US9304913B2 (en) Mixed memory type hybrid cache
US9147457B2 (en) Reference cell repair scheme
US9165630B2 (en) Offset canceling dual stage sensing circuit
US8929167B2 (en) MRAM self-repair with BIST logic
JP2015528622A (ja) データセルおよび参照セルによって共有される書込みドライバを含むｍｒａｍ
US8570797B2 (en) Magnetic random access memory (MRAM) read with reduced disturb failure
US8593173B2 (en) Programmable logic sensing in magnetic random access memory

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151203

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151203

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20151203

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20151222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160525

R150 Certificate of patent or registration of utility model

Ref document number: 5944589

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees