CN104620319B - 在单元中具有多个磁隧道结器件的otp方案 - Google Patents

在单元中具有多个磁隧道结器件的otp方案 Download PDF

Info

Publication number
CN104620319B
CN104620319B CN201380047320.6A CN201380047320A CN104620319B CN 104620319 B CN104620319 B CN 104620319B CN 201380047320 A CN201380047320 A CN 201380047320A CN 104620319 B CN104620319 B CN 104620319B
Authority
CN
China
Prior art keywords
memory array
unit cell
array unit
magnetic tunnel
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380047320.6A
Other languages
English (en)
Other versions
CN104620319A (zh
Inventor
J·P·金
T·金
S·金
K·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN104620319A publication Critical patent/CN104620319A/zh
Application granted granted Critical
Publication of CN104620319B publication Critical patent/CN104620319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/02—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards using magnetic or inductive elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146—Write once memory, i.e. allowing changing of memory content by writing additional bits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver

Abstract

一次性编程(OTP)装置单位单元包括多个磁隧道结(MTJ)以及耦合在该多个MTJ和固定电势之间的共享存取晶体管。单位单元中的该多个MTJ中的每一个可被耦合到分开的编程电路系统和/或分开的感测放大器电路系统，以使得该多个MTJ可被个体地编程和/或个体地感测。来自分开的感测放大器的逻辑组合可作为单位单元的输出被生成。

Description

在单元中具有多个磁隧道结器件的OTP方案
技术领域
本公开一般涉及具有磁隧道结(MTJ)器件的一次性编程设备。更具体地，本公开涉及自旋转移矩磁性随机存取存储器(STT-MRAM)设备的单元中的多个MTJ器件。
背景技术
与常规的随机存取存储器(RAM)芯片技术不同，在磁性RAM(MRAM)中，数据不是作为电荷来存储的，而是取而代之通过存储元件的磁极化来存储。这些存储元件是从由隧道层分开的两个铁磁层形成的。两个铁磁层中的一个(被称为固定层或者钉扎层)具有固定在特定方向的磁化。另一铁磁层(被称为自由层)具有可以被更改为当自由层的磁化与固定层磁化反向平行时表示“1”或者当自由层的磁化与固定层的磁化平行时表示“0”或者反之亦然的磁化方向。具有固定层、隧道层和自由层的一种此类器件是磁性隧道结(MTJ)。MTJ的电阻取决于自由层磁化和固定层磁化是彼此平行还是彼此反向平行。存储器设备(诸如MRAM)是从可个体寻址的MTJ的阵列构造的。
为了将数据写入常规MRAM，通过MTJ来施加超过临界切换电流的写电流。超过临界切换电流的写电流足以改变自由层的磁化方向。当写电流在第一方向上流动时，MTJ可被置于或者保持在第一状态，其中其自由层磁化方向和固定层磁化方向在平行取向上对齐。当写电流在与第一方向相反的第二方向上流动时，MTJ可被置于或者保持在第二状态，其中其自由层磁化和固定层磁化呈反向平行取向。
为了读取常规MRAM中的数据，读电流经由与用于将数据写入MTJ的电流路径相同的电流路径来流经该MTJ。如果MTJ的自由层和固定层的磁化彼此平行地取向，则MTJ所呈现的电阻不同于在自由层和固定层的磁化呈反向平行取向的情况下该MTJ所将呈现的电阻。在常规MRAM中，由MRAM的位单元中的MTJ的两个不同电阻定义两种相异的状态。这两个不同的电阻表示由该MTJ存储的逻辑“0”值和逻辑“1”值。
磁性随机存取存储器的位单元一般被布置成包括存储器元件(例如，MRAM情形中的MTJ)范型的一个或多个阵列。STT-MRAM(自旋转移矩磁性随机存取存储器)是新兴的非易失性存储器，其具有以下优点：非易失性、与eDRAM(嵌入式动态随机存取存储器)相当的速度、与eSRAM(嵌入式静态随机存取存储器)相比较小的芯片尺寸、不受限制的耐读/写性、以及低阵列漏电流。
简要概述
本公开的诸方面包括一种一次性可编程(OTP)装置，其具有耦合到固定电势的存取晶体管、耦合在存取晶体管和OTP装置的单位单元中的第一位线之间的第一磁隧道结(MTJ)器件。OTP装置也包括第二MTJ器件(其耦合在存取晶体管和单位单元中的第二位线之间)以及耦合到第一MTJ器件和第二MTJ器件的编程电路系统编程电路系统被配置成用于在第一MTJ器件和第二MTJ器件之间进行选择以施加足够的电压来击穿与所选MTJ器件相关联的势垒层。
根据另一方面，本公开包括一种用于实现OTP装置的单位单元的方法。该方法包括启用第一编程驱动器以仅跨串联耦合的第一磁隧道结(MTJ)和存取晶体管来施加电压。该方法也可包括启用第二编程驱动器以仅跨串联耦合的第二MTJ器件和该存取晶体管来施加电压。
根据本公开的另一方面的一次性可编程(OTP)装置包括耦合到固定电势的存取晶体管、耦合在存取晶体管和OTP装置的单位单元中的第一位线之间的第一可编程元件、以及耦合在存取晶体管和单位单元中的第二位线之间的第二可编程元件器件。OTP装置还包括耦合到第一可编程元件并耦合到第二可编程元件的编程电路系统。编程电路系统被配置成用于在第一可编程元件和第二可编程元件之间进行选择以施加足够的电压来击穿与所选可编程元件相关联的势垒层。
在又一方面中，一种OTP设备包括用于仅跨串联耦合的第一磁隧道结(MTJ)和存取晶体管来施加电压的装置以及用于仅跨串联耦合的第二MTJ器件和该存取晶体管来施加电压的装置。
根据另一方面，本公开包括一种用于形成一次性可编程(OTP)单元的方法。该方法包括将存取晶体管耦合到固定电势，以及将第一磁隧道结(MTJ)器件耦合在存取晶体管和OTP装置的单位单元的第一位线之间。该方法还包括将第二MTJ器件耦合在存取晶体管和单位单元中的第二位线之间以及将编程电路系统耦合到第一MTJ器件和第二MTJ器件。编程电路系统被配置成用于在第一MTJ器件和第二MTJ器件之间进行选择以施加足够的电压来击穿与所选MTJ器件相关联的势垒层。
这已较宽泛地勾勒出本公开的特征和技术优势以便下面的详细描述可以被更好地理解。本公开的其他特征和优点将在下文描述。本领域技术人员应该领会，本公开可容易地被用作修改或设计用于实施与本公开相同的目的的其他结构的基础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而，要清楚理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定的定义。
附图简述
为了更全面地理解本公开，现在结合附图参阅以下描述。
图1是连接到存取晶体管的磁隧道结(MTJ)器件的示图。
图2是一次性编程(OTP)器件的示图。
图3是MTJ器件以及用于编程和读取该MTJ器件的电路系统的示图。
图4是根据本公开的诸方面的连接到存取晶体管的MTJ器件的示图。
图5是根据本公开的诸方面的OTP器件的示图。
图6是根据本公开的诸方面的OTP器件的单元的示图。
图7是根据本公开的诸方面的解说一种用于实现OTP器件的方法的过程流程图。
图8是根据本公开的诸方面的解说一种用于形成OTP器件的方法的过程流程图。
图9是示出其中可有利地采用本公开的配置的示例性无线通信系统的框图。
图10是解说根据一种配置的用于半导体组件的电路、布局、以及逻辑设计的设计工作站的框图。
详细描述
图1解说了一次性可编程(OTP)器件100，该一次性可编程(OTP)器件100包括耦合到存取晶体管104的磁隧道结(MTJ)102。MTJ 102的自由层110耦合到位线112。存取晶体管104耦合在MTJ 102的固定层106与固定电势节点122之间。隧道势垒层114耦合在固定层106和自由层110之间。存取晶体管104包括耦合到字线118的栅极116。
OTP器件100具有预编程的高电阻状态和可编程的低电阻状态。在预编程的高电阻状态中，OTP结构呈现出千欧数量级的电阻。在可编程的低电阻状态中，隧道势垒层114在反熔丝编程期间被击穿，以使得OTP结构呈现百欧数量级的电阻。可通过跨MTJ 102施加足够高的电压以击穿隧道势垒层114来对OTP器件100进行编程。例如，可以施加大约1.8伏特的编程电压以击穿隧道势垒层。
可以使用合成反铁磁材料来形成固定层106和自由层110。例如，固定层106可以包括多个材料层，包括CoFeB，以及Ru层和CoFe层。例如，自由层110可以是诸如CoFeB之类的反铁磁材料，并且隧道势垒层114可以是MgO。
图2解说了OTP存储器宏200。宏200可以包括本地数据路径(LDP)202、全局数据路径(GDP)204、单元阵列206、解码器208、以及全局控制单元210。LDP 202包括一个或多个感测放大器以及编程写驱动器(未示出)。GDP 204包括用于输入和输出信号线或引脚的电路系统，诸如数据输入(DIN)212和数据输出(DOUT)214。全局数据路径204还可包括纠错码(ECC)电路系统(未示出)。
单元阵列206包括对应于字线(例如，字线216)的多个行和对应于位线(例如，位线218)的多个列。在一种配置中，单元阵列206具有64行字线和256条位线。单元阵列206包括众多单位单元，例如耦合到字线216和位线218的单位单元220。每个单位单元包括如参照图1描述的OTP器件100。
图3解说了用于对包括OTP器件302的单位单元进行编程的编程和感测电路系统300。编程和感测电路系统300包括编程驱动器电路系统304和感测电路系统306。OTP器件302包括耦合到位线314的MTJ 308以及耦合在MTJ 308和固定电势节点316之间的存取晶体管310。字线312耦合到存取晶体管310。编程驱动器电路系统304包括耦合在第一源节点322和位线314之间的编程晶体管318以及耦合到编程晶体管318的编程使能节点320。
感测电路系统306包括耦合在第二源节点330和感测放大器332的感测输入节点336之间的读感测放大器晶体管328。第二源节点330可以是与第一源节点322相同的节点或者相同的电势，或者第二源节点330可以耦合到与第一源节点322不同的电势。感测放大器332也包括参考节点334和输出节点338。读取使能晶体管326耦合在感测输入节点336和位线314之间。读取使能节点340耦合到读取使能晶体管326。预充电晶体管324耦合在位线314和固定电势316之间。
在单位单元302的编程操作期间，编程使能信号被施加到编程使能节点320，编程使能节点320允许跨MTJ 308的足够电压能击穿MTJ的隧道势垒层。
在单位单元302的读取操作期间，编程驱动器304的编程使能信号320为关，并且由此不向位线314提供任何电压。读取使能信号被施加到读取使能节点340，其导通读取使能晶体管326并且允许读取电流流过MTJ 308。MTJ 308的电阻由感测放大器332通过将参考节点334上的电压与感测输入节点336上的电压进行比较来进行感测。
为了改善位单元和管芯成品率，可使用同一编程信令来对两个OTP单元一起编程。如果这两个OTP单元中的至少一个被有效地编程，则来自这两个OTP单元的输出可被耦合到OR(或)电路系统以提供适当的输出信号。然而，使用两个OTP单元来改善位单元成品率和管芯成品率具有使芯片大小近乎翻倍的缺点。
根据本公开的诸方面，两个或更多个MTJ被耦合到单个OTP单位单元内的单个存取晶体管。尽管参考MTJ描述了本公开的各方面，然而应当理解，MTJ可被其他可编程元件(诸如电子熔丝(e-fuse)或者例如在两个节点之间使用势垒氧化物的电阻性存储器元件)取代。OTP单位单元中的存取晶体管的大小通常比OTP单位单元中的MTJ的大小大得多。当使用逻辑比较电路系统(诸如OR电路系统)时，一个单位单元内的两个MTJ为该单元提供信息。因此，可通过根据本公开的诸方面在OTP单位单元中包括一个或多个附加MTJ来实现改进的位单元和管芯成品率而不增加整体OTP阵列大小。根据本公开的一个方面，该OTP阵列大小可以通过任选地包括第二本地数据路径(LDP)和/或通过包括逻辑比较电路系统来容纳附加MTJ和位线而略微增大。然而，阵列大小的这种增大远小于因使用两个或更多个位单元来改善如上所述的位单元和管芯成品率而导致的增大。
图4解说了根据本公开的诸方面的OTP单位单元400。OTP单位单元400包括耦合到固定电势414的存取晶体管406。字线412耦合到存取晶体管406。第一MTJ 402耦合在存取晶体管406和第一位线408之间。第二MTJ耦合在存取晶体管406和第二位线410之间。根据本公开的一方面，编程电路系统(未示出)(诸如图3中示出的编程驱动器电路系统304)耦合到第一MTJ 402并耦合到第二MTJ 404。该编程电路系统被配置成用于在第一MTJ 402和第二MTJ404之间进行选择以施加足够的电压来击穿与所选MTJ相关联的势垒层。
图5解说了根据本公开的诸方面的OTP阵列宏500。OTP阵列宏500包括耦合到第一本地数据路径(LDP)504、第二LDP 506、全局数据路径(GDP)508、全局控制电路系统510和解码器电路系统512的OTP单元阵列502。单元520耦合到字线516和位线518。OTP单元阵列502包括众多OTP单位单元(未示出)，诸如图4中示出的OTP单位单元。例如，OTP单位单元520(诸如图4中示出的OTP单位单元400)被耦合到OTP单元阵列502中的字线516和位线518。
图6解说了根据本公开的诸方面的用于OTP单元602的编程和感测电路系统600。编程和感测电路系统包括耦合到OTP单元602中的第一MTJ 604的第一感测放大器614，以及耦合到OTP单元602中的第二MTJ 606的第二感测放大器616。第一编程晶体管610还耦合到第一MTJ 604，而第二编程晶体管612还耦合到第二MTJ 606。根据本公开的一个方面，第一感测放大器614的输出节点636和第二感测放大器的输出节点638耦合到逻辑比较电路系统(诸如OR电路系统)618以提供来自第一感测放大器614和第二感测放大器616的输出的逻辑比较。OTP单位单元602包括耦合到固定电势626和字线624的存取晶体管608。第一MTJ 604耦合在存取晶体管608和第一位线620之间。第二MTJ 606耦合在存取晶体管608和第二位线622之间。
根据本公开的一个方面，通过在向第二编程晶体管612的栅极632施加非使能信号的同时在第一编程晶体管610的栅极628处施加使能信号来对第一MTJ 604进行编程。这允许跨第一MTJ 604的足够电压能击穿第一MTJ 604的隧道势垒层而不影响第二MTJ 606。随后，通过在向第二编程晶体管612的栅极628施加非使能信号的同时向第二编程晶体管612的栅极632施加使能信号来对第二MTJ 606进行编程。这允许跨第二MTJ 606的足够电压能击穿第二MTJ 606的隧道势垒层而不影响第一MTJ 604。
根据本公开的一方面，通过首先向第一编程晶体管610和第二编程晶体管612的栅极628、632施加非使能信号来执行读取操作。第一感测放大器614和第二感测放大器616两者随后被启用并且分别向第一MTJ 604和第二MTJ 606提供感测电流。分别通过第一感测放大器614和第二感测放大器616来检测第一MTJ 604和第二MTJ 606两者的电压和/或电阻。根据本公开的一方面，逻辑比较电路系统618生成感测放大器输出的逻辑OR组合。
在另一配置中，仅提供单个感测放大器。第一开关耦合在感测放大器的输入和位线之间。第二开关耦合在感测放大器输出和逻辑比较电路系统之间。在操作时，第一开关将第一位线耦合到感测放大器输入，而第二开关将感测放大器输出耦合到逻辑比较电路系统的第一输入。随后，第一开关将第二位线耦合到感测放大器输入，而第二开关将感测放大器输出耦合到逻辑比较电路系统的第二输入。逻辑比较电路系统随后可基于所接收到的两个感测放大器输出来生成其输出。
图7是解说一种用于操作一次性编程(OTP)设备的单位单元的方法的过程流程图。方法700包括在框702启用第一编程驱动器以仅跨串联耦合的第一磁隧道结(MTJ)和存取晶体管来施加电压。在启用第一编程驱动器的同时禁用第二编程驱动器。在框704，该方法包括启用第二编程驱动器以仅跨串联连接的第二MTJ器件和存取晶体管来施加电压。在启用第二编程驱动器的同时禁用第一编程驱动器。
在框706，该方法包括通过第一感测放大器(SA)来感测流过第一MTJ的电流以生成第一感测放大器输出。在框708，该方法包括通过第二感测放大器来感测流过第二MTJ的电流以生成第二感测放大器输出。在框710，该方法包括生成第一感测放大器输出和第二感测放大器输出的逻辑OR组合。
根据本公开的一方面，一次性可编程(OTP)设备包括用于仅跨串联耦合的第一磁隧道结(MTJ)和存取晶体管施加电压的装置以及用于仅跨串联耦合的第二MTJ器件和存取晶体管施加电压的装置。用于跨第一MTJ施加电压的装置以及用于跨第二MTJ施加电压的装置可以是编程电路系统，诸如在例如图6中示出的第一编程晶体管610和第二编程晶体管612。
根据本公开的一方面，OTP设备还包括用于感测流过第一MTJ的电流以生成第一输出的装置，以及用于感测流过第二MTJ的电流以生成第二输出的装置。用于感测流过第一MTJ的电流的装置可以是诸如第一感测放大器614之类的感测放大器电路，而用于感测流过第二MTJ的电流的装置可以是诸如第二感测放大器616之类的感测放大器电路，如在例如图6中示出的。
在另一配置中，前述装置可以是被配置成执行由前述装置所叙述的功能的任何模块或任何设备。尽管已阐述了特定装置，但是本领域技术人员将可领会，并非所有所公开的装置都是实践所公开的配置所必需的。此外，某些众所周知的装置未被描述，以便保持专注于本公开。
图8是解说一种用于形成一次性可编程(OTP)单元的方法的过程流程图。方法800包括在框802将存取晶体管耦合到固定电势。该方法包括在框804将第一磁隧道结(MTJ)器件耦合在存取晶体管和OTP装置的单位单元中的第一位线之间，以及在框806将第二MTJ器件耦合在存取晶体管和单位单元中的第二位线之间。在框808，该方法包括将编程电路系统耦合到第一MTJ器件并耦合到第二MTJ器件。编程电路系统被配置成用于在第一MTJ器件和第二MTJ器件之间进行选择以施加足够的电压来击穿与所选MTJ器件相关联的势垒层。
该方法包括在框810将第一感测放大器耦合到第一位线，以及在框812将第二感测放大器(SA)耦合到第二位线。在框814，该方法包括将逻辑比较电路系统(诸如OR电路系统)耦合到第一SA的输出和第二SA的输出。OR电路系统被配置成用于输出第一SA的输出和第二SA的输出的逻辑OR组合。
图9是示出其中可有利地采用本公开的一方面的示例性无线通信系统900的框图。出于解说目的，图9示出了三个远程单元920、930和950以及两个基站940。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单元920、930和950包括IC器件925A、925C和925B，这些IC器件包括所公开的一次性编程(OTP)装置。将认识到，其他设备也可包括所公开的一次性编程(OTP)装置，诸如基站、交换设备、和网络装备。图9示出从基站940到远程单元920、930和950的前向链路信号980，以及从远程单元920、930和950到基站940的反向链路信号990。
在图9中，远程单元920被示为移动电话，远程单元930被示为便携式计算机，而远程单元950被示为无线本地环路系统中的位置固定的远程单元。例如，这些远程单元可以是移动电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸如个人数据助理)、启用GPS的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、位置固定的数据单元(诸如仪表读数装置)、或者存储或取回数据或计算机指令的其他设备、或者其组合。尽管图9解说了根据本公开的教导的远程单元，但本公开并不限于所解说的这些示例性单元。本公开的多方面可以在包括所公开的一次性编程(OTP)装置的许多设备中合适地采用。
图10是解说用于半导体组件(诸如以上公开的一次性编程(OTP)装置)的电路、布局、以及逻辑设计的设计工作站的框图。设计工作站1000包括硬盘1001，该硬盘1001包含操作系统软件、支持文件、以及设计软件，诸如Cadence或OrCAD。设计工作站1000还包括促成对电路1010或半导体组件1012(诸如一次性编程(OTP)装置)的设计的显示器1002。提供存储介质1004以用于有形地存储电路设计1010或半导体组件1012。电路设计1010或半导体组件1012可以文件格式(诸如GDSII或GERBER)存储在存储介质1004上。存储介质1004可以是CD-ROM、DVD、硬盘、闪存、或者其他合适的设备。此外，设计工作站1000包括用于从存储介质1004接受输入或者将输出写入存储介质1004的驱动装置1003。
存储介质1004上记录的数据可指定逻辑电路配置、用于光刻掩模的图案数据、或者用于串写工具(诸如电子束光刻)的掩模图案数据。该数据可进一步包括与逻辑仿真相关联的逻辑验证数据，诸如时序图或网电路。在存储介质1004上提供数据通过减少用于设计半导体晶片的工艺数目来促成对电路设计1010或半导体组件1012的设计。
对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例如，规程、函数等等)来实现。有形地体现指令的机器可读介质可被用来实现本文所述的方法体系。例如，软件代码可被存储在存储器中并由处理器单元来执行。存储器可以在处理器单元内或在处理器单元外部实现。如本文所用的，术语“存储器”是指多种类型的长期、短期、易失性、非易失性、或者其他存储器，而并不限于特定类型的存储器或特定数目的存储器、或者记忆存储在其上的类型的介质。
如果以固件和/或软件实现，则功能可作为一条或多条指令或代码存储在计算机可读介质上。示例包括编码有数据结构的计算机可读介质和编码有计算机程序的计算机可读介质。计算机可读介质包括物理计算机存储介质。存储介质可以是能被计算机访问的可用介质。作为示例而非限定，此类计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或者能被用来存储指令或数据结构形式的合意程序代码且能被计算机访问的其他介质；如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘、以及蓝光碟，其中盘常常磁性地再现数据，而碟用激光光学地再现数据。上述的组合也应被包括在计算机可读介质的范围内。
除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。
尽管已公开了特定电路系统(诸如OR门)，但是构想了其他逻辑门。
尽管已详细描述了本公开及其优势，但是应当理解，可在本文中作出各种改变、替代和变更而不会脱离如由所附权利要求所定义的本公开的技术。例如，诸如“上方”和“下方”之类的关系术语是关于基板或电子器件使用的。当然，如果该基板或电子器件被颠倒，则上方变成下方，反之亦然。此外，如果是侧面取向的，则上方和下方可指代基板或电子器件的侧面。而且，本申请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、方法和步骤的特定配置。如本领域的普通技术人员将容易从本公开领会到的，根据本公开，可以利用现存或今后开发的与本文所描述的相应配置执行基本相同的功能或实现基本相同结果的过程、机器、制造、物质组成、装置、方法或步骤。因此，所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括在其范围内。

Claims (57)

1.一种一次性可编程存储器阵列单位单元，包括：
具有源节点和漏节点的存取晶体管，所述源节点和所述漏节点中的一者耦合到固定电势；
耦合在所述存取晶体管的所述源节点和所述漏节点中的另一者与所述一次性可编程存储器阵列单位单元中的第一位线之间的第一磁隧道结器件；以及
耦合在所述存取晶体管的所述源节点和所述漏节点中的所述另一者与所述一次性可编程存储器阵列单位单元中的第二位线之间的第二磁隧道结器件；
耦合到所述第一位线的第一感测放大器；
耦合到所述第二位线的第二感测放大器；
包括耦合到所述第一感测放大器的输出的第一OR门输入和耦合到所述第二感测放大器的输出的第二OR门输入的逻辑OR门电路系统；以及
耦合到所述第一磁隧道结器件并耦合到所述第二磁隧道结器件的编程电路系统，所述编程电路系统被配置成用于依次执行以下操作：将所述第一磁隧道结器件耦合到第一电压源，将所述第二磁隧道结器件从所述第一电压源解耦，并且随后将所述第二磁隧道结器件耦合到所述第一电压源，以及将所述第一磁隧道结器件从所述第一电压源解耦，其中所述第一电压源足以击穿与所述第一磁隧道结器件相关联的第一势垒层和与所述第二磁隧道结器件相关联的第二势垒层，所述编程电路系统进一步被配置成用于在所述第一感测放大器和所述第二感测放大器中的任一者被启用时将所述第一电压源从所述第一磁隧道结器件和所述第二磁隧道结器件解耦。
2.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在移动电话中。
3.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在机顶盒中。
4.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在音乐播放器中。
5.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在视频播放器中。
6.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在娱乐单元中。
7.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在导航设备中。
8.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在计算机中。
9.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在手持式个人通信系统单元中。
10.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在便携式数据单元中。
11.如权利要求1所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在固定位置数据单元中。
12.一种用于实现一次性可编程存储器阵列单位单元的方法，包括：
启用第一编程驱动器以仅将第一电压源节点耦合到串联耦合的第一磁隧道结和存取晶体管；
启用第二编程驱动器以仅将所述第一电压源节点耦合到串联耦合的第二磁隧道结和所述存取晶体管；
当所述第一编程驱动器被启用时禁用所述第二编程驱动器；
禁用所述第一编程驱动器和所述第二编程驱动器以将所述第一电压源节点从所述第一磁隧道结和所述第二磁隧道结解耦；
当所述第一电压源节点被从所述第一磁隧道结和所述第二磁隧道结解耦时通过第一感测放大器感测流过所述第一磁隧道结的第一电流来生成第一感测放大器输出；
当所述第一电压源节点被从所述第一磁隧道结和所述第二磁隧道结解耦时通过第二感测放大器感测流过所述第二磁隧道结的第二电流来生成第二感测放大器输出；以及
将所述第一感测放大器输出和所述第二感测放大器输出进行逻辑组合以生成所述一次性可编程存储器阵列单位单元的输出。
13.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在移动电话中。
14.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在机顶盒中。
15.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在音乐播放器中。
16.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在视频播放器中。
17.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在娱乐单元中。
18.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在导航设备中。
19.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在计算机中。
20.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在手持式个人通信系统单元中。
21.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在便携式数据单元中。
22.如权利要求12所述的方法，其特征在于，进一步包括将所述一次性可编程存储器阵列单位单元集成在固定位置数据单元中。
23.一种一次性可编程存储器阵列单位单元，包括：
具有源节点和漏节点的存取晶体管，所述源节点和所述漏节点中的一者耦合到固定电势；
耦合在所述存取晶体管的所述源节点和所述漏节点中的另一者与所述一次性可编程存储器阵列单位单元中的第一位线之间的第一可编程元件；以及
耦合在所述存取晶体管的所述源节点和所述漏节点中的所述另一者与所述一次性可编程存储器阵列单位单元中的第二位线之间的第二可编程元件
耦合到所述第一位线的第一感测放大器；
耦合到所述第二位线的第二感测放大器；
包括耦合到所述第一感测放大器的输出的第一OR门输入和耦合到所述第二感测放大器的输出的第二OR门输入的逻辑OR门电路系统；以及
耦合到所述第一可编程元件并耦合到所述第二可编程元件的编程电路系统，所述编程电路系统被配置成用于依次执行以下操作：将所述第一可编程元件耦合到第一电压源，将所述第二可编程元件从所述第一电压源解耦，并且随后将所述第二可编程元件耦合到所述第一电压源，以及将所述第一可编程元件从所述第一电压源解耦，其中所述第一电压源足以击穿与所述第一可编程元件相关联的第一势垒层和与所述第二可编程元件相关联的第二势垒层，所述编程电路系统进一步被配置成用于在所述第一感测放大器和所述第二感测放大器中的任一者被启用时将所述第一电压源从所述第一可编程元件和所述第二可编程元件解耦。
24.如权利要求23所述的存储器阵列单位单元，其特征在于，所述第一可编程元件和/或所述第二可编程元件包括电子熔丝。
25.如权利要求23所述的存储器阵列单位单元，其特征在于，所述第一可编程元件和/或所述第二可编程元件包括电阻性存储器元件。
26.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在移动电话中。
27.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在机顶盒中。
28.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在音乐播放器中。
29.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在视频播放器中。
30.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在娱乐单元中。
31.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在导航设备中。
32.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在计算机中。
33.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在手持式个人通信系统单元中。
34.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在便携式数据单元中。
35.如权利要求23所述的存储器阵列单位单元，其特征在于，所述存储器阵列单位单元集成在固定位置数据单元中。
36.一种一次性可编程存储器阵列单位单元，包括：
用于仅将所述单位单元的第一电压源耦合到直接串联耦合在一起的所述单位单元的第一磁隧道结和所述单位单元的存取晶体管的第一装置；
用于仅将所述单位单元的所述第一电压源耦合到直接串联耦合在一起的所述单位单元的第二磁隧道结和所述单位单元的所述存取晶体管的第二装置，
其中当用于耦合的所述第二装置被启用时禁用用于耦合的所述第一装置并且其中当用于耦合的所述第一装置被启用时禁用用于耦合的所述第二装置，
其中用于耦合的所述第一装置被配置成当非使能信号被施加时将所述第一电压源从所述第一磁隧道结解耦，并且用于耦合的所述第二装置被配置成当非使能信号被施加时将所述第一电压源从所述第二磁隧道结解耦；
用于在所述第一电压源被从所述第一磁隧道结和所述第二磁隧道结解耦时感测流过所述第一磁隧道结的电流以生成第一输出的装置；
用于在所述第一电压源被从所述第一磁隧道结和所述第二磁隧道结解耦时感测流过所述第二磁隧道结的电流以生成第二输出的装置；以及
用于将所述第一输出和所述第二输出进行逻辑组合以生成所述单位单元的输出的装置。
37.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在移动电话中。
38.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在机顶盒中。
39.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在音乐播放器中。
40.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在视频播放器中。
41.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在娱乐单元中。
42.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在导航设备中。
43.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在计算机中。
44.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在手持式个人通信系统单元中。
45.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在便携式数据单元中。
46.如权利要求36所述的一次性可编程存储器阵列单位单元，其特征在于，所述一次性可编程存储器阵列单位单元集成在固定位置数据单元中。
47.一种用于实现一次性可编程存储器阵列单位单元的方法，所述方法包括以下步骤：
启用第一编程驱动器以仅将所述单位单元的第一电压源耦合到直接串联耦合在一起的所述单位单元的第一磁隧道结和所述单位单元的存取晶体管，同时禁用第二编程驱动器以将所述第一电压源从所述单位单元的第二磁隧道结解耦；
启用所述第二编程驱动器以仅将所述单位单元的所述第一电压源耦合到直接串联耦合在一起的所述单位单元的所述第二磁隧道结和所述存取晶体管，同时禁用所述第一编程驱动器以将所述第一电压源从所述单位单元的所述第一磁隧道结解耦；
禁用所述第一编程驱动器和第二编程驱动器以将所述第一电压源从所述第一磁隧道结和所述第二磁隧道结解耦；
当所述第一电压源被从所述第一磁隧道结解耦时启用第一感测放大器来向所述第一磁隧道结提供感测电流以生成第一感测放大器输出；
当所述第一电压源被从所述第二磁隧道结解耦时启用第二感测放大器来向所述第二磁隧道结提供感测电流以生成第二感测放大器输出；以及
通过将所述第一感测放大器输出和所述第二感测放大器输出进行逻辑组合来生成所述一次性可编程存储器阵列单位单元的输出。
48.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在移动电话中。
49.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在机顶盒中。
50.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在音乐播放器中。
51.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在视频播放器中。
52.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在娱乐单元中。
53.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在导航设备中。
54.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在计算机中。
55.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在手持式个人通信系统单元中。
56.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在便携式数据单元中。
57.如权利要求47所述的方法，其特征在于，进一步包括以下步骤：将所述一次性可编程存储器阵列单位单元集成在固定位置数据单元中。
CN201380047320.6A 2012-09-13 2013-09-13 在单元中具有多个磁隧道结器件的otp方案 Active CN104620319B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/613,125 2012-09-13
US13/613,125 US9165631B2 (en) 2012-09-13 2012-09-13 OTP scheme with multiple magnetic tunnel junction devices in a cell
PCT/US2013/059809 WO2014043575A1 (en) 2012-09-13 2013-09-13 Otp scheme with multiple magnetic tunnel junction devices in a cell

Publications (2)

Publication Number Publication Date
CN104620319A CN104620319A (zh) 2015-05-13
CN104620319B true CN104620319B (zh) 2017-11-14

Family

ID=49274866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380047320.6A Active CN104620319B (zh) 2012-09-13 2013-09-13 在单元中具有多个磁隧道结器件的otp方案

Country Status (4)

Country Link
US (1) US9165631B2 (zh)
JP (1) JP5944589B2 (zh)
CN (1) CN104620319B (zh)
WO (1) WO2014043575A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
US9524765B2 (en) * 2014-08-15 2016-12-20 Qualcomm Incorporated Differential magnetic tunnel junction pair including a sense layer with a high coercivity portion
US9489999B2 (en) 2014-11-26 2016-11-08 Qualcomm Incorporated Magnetic tunnel junction resistance comparison based physical unclonable function
US9529660B2 (en) 2015-03-03 2016-12-27 Intel Corporation Apparatus and method for detecting single flip-error in a complementary resistive memory
US9373395B1 (en) * 2015-03-04 2016-06-21 Intel Corporation Apparatus to reduce retention failure in complementary resistive memory
US9805816B2 (en) 2015-04-03 2017-10-31 Headway Technologies, Inc. Implementation of a one time programmable memory using a MRAM stack design
CN104835530B (zh) * 2015-06-05 2018-08-03 武汉新芯集成电路制造有限公司 一种电子熔丝结构电路
US9852805B2 (en) * 2015-06-25 2017-12-26 Kilopass Technology, Inc. Write enhancement for one time programmable (OTP) semiconductors
US10181357B2 (en) * 2015-08-18 2019-01-15 Ememory Technology Inc. Code generating apparatus and one time programming block
US9715916B1 (en) * 2016-03-24 2017-07-25 Intel Corporation Supply-switched dual cell memory bitcell
CN106128496A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种基于电容机构的一次性可编程器件及编程实现方法
CN106128495A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种一次性可编程器件及编程实现方法
CN106128497A (zh) * 2016-06-16 2016-11-16 中电海康集团有限公司 一种带有读出电路的一次性可编程器件及数据读取方法
CN107767906A (zh) * 2016-08-23 2018-03-06 中电海康集团有限公司 一种磁性随机存储器
KR102496506B1 (ko) 2016-10-14 2023-02-06 삼성전자주식회사 복수의 퓨즈 비트들을 독출하는 오티피 메모리 장치
US9922723B1 (en) 2017-01-17 2018-03-20 Nxp Usa, Inc. Volatile latch circuit with tamper resistant non-volatile latch backup
JP2018148159A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ、磁気メモリの記録方法及び磁気メモリの読み出し方法
US10855287B2 (en) 2018-02-20 2020-12-01 United States Of America, As Represented By The Secretary Of The Navy Non-volatile multiple time programmable integrated circuit system with selective conversion to one time programmable or permanent configuration bit programming capabilities and related methods
US11133044B2 (en) * 2018-06-01 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Interleaved routing for MRAM cell selection
US10878928B2 (en) * 2018-09-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. One-time-programmable (OTP) implementation using magnetic junctions
US10699764B1 (en) * 2018-12-14 2020-06-30 Nxp Usa, Inc. MRAM memory with OTP cells
JP2020155727A (ja) 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びこれを備えた電子機器
US11264991B2 (en) 2019-11-26 2022-03-01 The Trustees Of Indiana University Field-programmable gate array with updatable security schemes
US10861524B1 (en) * 2019-12-11 2020-12-08 Nxp Usa, Inc. Magnetoresistive random access memory (MRAM) with OTP cells
US11049539B1 (en) 2020-04-29 2021-06-29 Nxp Usa, Inc. Magnetoresistive random access memory (MRAM) with OTP cells

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473336B2 (en) * 1999-12-16 2002-10-29 Kabushiki Kaisha Toshiba Magnetic memory device
JP3800925B2 (ja) * 2000-05-15 2006-07-26 日本電気株式会社 磁気ランダムアクセスメモリ回路
US6324093B1 (en) * 2000-09-15 2001-11-27 Hewlett-Packard Company Write-once thin-film memory
EP1321941B1 (en) * 2001-12-21 2005-08-17 Kabushiki Kaisha Toshiba Magnetic random access memory with stacked memory cells
US6590797B1 (en) 2002-01-09 2003-07-08 Tower Semiconductor Ltd. Multi-bit programmable memory cell having multiple anti-fuse elements
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
JP2004199833A (ja) * 2002-12-20 2004-07-15 Fujitsu Ltd 不揮発性半導体記憶装置の制御方法及び不揮発性半導体記憶装置
JP3766380B2 (ja) 2002-12-25 2006-04-12 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ読み出し方法
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
JP4478980B2 (ja) * 2004-10-05 2010-06-09 エルピーダメモリ株式会社 ヒューズ回路及びそれを利用した半導体装置
US7254078B1 (en) 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US7567449B2 (en) * 2006-10-27 2009-07-28 Xilinx, Inc. One-time-programmable logic bit with multiple logic elements
US7688613B2 (en) 2007-04-14 2010-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for controlling multiple electrical fuses with one program device
TWI415124B (zh) 2007-08-09 2013-11-11 Ind Tech Res Inst 磁性隨機存取記憶體
US7577020B2 (en) 2007-10-01 2009-08-18 Shine Chung System and method for reading multiple magnetic tunnel junctions with a single select transistor
US7933136B2 (en) 2008-11-07 2011-04-26 Seagate Technology Llc Non-volatile memory cell with multiple resistive sense elements sharing a common switching device
JP2010225259A (ja) * 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
US8363460B2 (en) 2010-04-07 2013-01-29 Avalanche Technology, Inc. Method and apparatus for programming a magnetic tunnel junction (MTJ)
US8547736B2 (en) * 2010-08-03 2013-10-01 Qualcomm Incorporated Generating a non-reversible state at a bitcell having a first magnetic tunnel junction and a second magnetic tunnel junction
US20120134200A1 (en) 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability

Also Published As

Publication number Publication date
JP2015534204A (ja) 2015-11-26
WO2014043575A1 (en) 2014-03-20
US20140071740A1 (en) 2014-03-13
JP5944589B2 (ja) 2016-07-05
CN104620319A (zh) 2015-05-13
US9165631B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
CN104620319B (zh) 在单元中具有多个磁隧道结器件的otp方案
CN104620320B (zh) 具有反向mtj连接的otp单元
US9304913B2 (en) Mixed memory type hybrid cache
CN104620323B (zh) 参考单元修复方案
CN105745716B (zh) 偏移消除双阶段感测电路、感测方法及感测装置
US8929167B2 (en) MRAM self-repair with BIST logic
WO2015123069A1 (en) Nmos-offset canceling current-latched sense amplifier
CN104620318A (zh) 具有由数据单元和参考单元共享的写驱动器的mram
US8570797B2 (en) Magnetic random access memory (MRAM) read with reduced disturb failure
TWI647697B (zh) 非依電性記憶體裝置及具有此記憶體裝置之儲存裝置
CN103794243B (zh) 一种磁性位单元双电压写入方法
CN109872740A (zh) 一种使用对称阵列参考单元的mram芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant