CN103794243B - 一种磁性位单元双电压写入方法 - Google Patents

一种磁性位单元双电压写入方法 Download PDF

Info

Publication number
CN103794243B
CN103794243B CN201410072170.0A CN201410072170A CN103794243B CN 103794243 B CN103794243 B CN 103794243B CN 201410072170 A CN201410072170 A CN 201410072170A CN 103794243 B CN103794243 B CN 103794243B
Authority
CN
China
Prior art keywords
writing
voltage
bit
bit location
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410072170.0A
Other languages
English (en)
Other versions
CN103794243A (zh
Inventor
郭玮
赵巍胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Haicun Microelectronics Co ltd
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201410072170.0A priority Critical patent/CN103794243B/zh
Publication of CN103794243A publication Critical patent/CN103794243A/zh
Application granted granted Critical
Publication of CN103794243B publication Critical patent/CN103794243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种磁性位单元双电压写入方法,它有四大步骤:一、对待写入位单元所在列进行寻址,以确定待写入位单元所在列在存储阵列中的位置;二、根据写“0”或写“1”的要求,将写入电路同所对应的写入电压相关联,为给写“0”或写“1”操作提供所需电压及电流做准备;三、对待写入位单元所在行进行寻址,以确定待写入位单元所在行在存储阵列中的位置;步骤三同步骤一共同作用,以确定待写入位单元在存储阵列中的具体位置;四、通过步骤一至步骤三,形成自被关联的写入电压经位单元至地线Gnd的电流通路;根据写“0”或写“1”的要求,电流分别自位单元的位线流向源线,或自位单元的源线流向位线,完成写“0”或“1”操作。

Description

一种磁性位单元双电压写入方法
技术领域
本发明涉及磁性随机存取存储器,具体涉及在平面磁各向异性和垂直磁各向异性的磁性随机存取存储器中,采用一种磁性位单元双电压写入方法。本发明还适用于任何基于非对称写入机制的非易失性存储器或非易失性逻辑电路中的写入操作。本发明属于半导体存储器中的新型非易失性随机存取存储器技术领域。
背景技术
自旋转移力矩磁致电阻随机存取存储器(STT-MRAM)因其非易失性、高速读写、高密度、低功耗和近无限次的反复擦写能力等优秀特性,被普遍认为是替代现有易失性的静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)的一种存储技术。
自旋转移力矩磁致电阻随机存取存储器的核心存储元件是磁性隧道结(MTJ)。它主要是三层堆栈结构,一个自由层和一个参考层被一个隔离层分开。无论是平面磁各向异性磁性隧道结(图1),还是垂直磁各向异性磁性隧道结(图2),当自由层和参考层的磁化方向相同时(Parallel,P),磁性隧道结呈现低电阻特性;反之,当自由层和参考层的磁化方向相异时(Anti-Parallel,AP),磁性隧道结呈现高电阻特性。在信息存储时,高、低这两种截然不同的电阻特性分别用来表征数据“1”和“0”。
如图3所示,常规自旋转移力矩磁致电阻随机存取存储器的位单元(Bit cell)包含NMOS晶体管和磁性隧道结串联的结构。磁性隧道结的一端子连接位线(Bit Line,BL),另一端子连接NMOS晶体管漏极/源极;NMOS晶体管源极/漏极连接源线(Source Line,SL),NMOS晶体管栅极连接字线(Word Line,WL)。
磁性隧道结的总能耗主要由写入能耗决定,其远远大于读取能耗。对自旋转移力矩磁致电阻随机存取存储器的位单元进行写入操作,取决于流过位单元的电流方向和大小:
●如图4所示,写入“0”时,即把磁性隧道结改变成低电阻状态,需要给位单元的位线施加高电压(一般为Vdd),给位单元的源线施加低电压(一般为Gnd),同时在写入过程中始终保持对位单元的字线施加高电压(一般为Vdd)以保证NMOS晶体管的导通。如上所诉,电流从高电势的位线流向低电势的源线,当此电流大于高电阻状态向低电阻状态转变所需的临界电流(Ic1→0)时,磁性隧道结自由层的磁化方向被改变成同参考层磁化方向同向,其结果是磁性隧道结呈低电阻状态,数据“0”被写入。
●如图5所示,写入“1”时,即把磁性隧道结改变成高电阻状态,需要给位单元的位线施加低电压(一般为Gnd),给位单元的源线施加高电压(一般为Vdd),同时在写入过程中始终保持对位单元的字线施加高电压(一般为Vdd)以保证NMOS晶体管的导通。如上所诉,电流从高电势的源线流向低电势的位线,当此电流大于低电阻状态向高电阻状态转变所需的临界电流(Ic0→1)时,磁性隧道结自由层的磁化方向被改变成同参考层磁化方向同异,其结果是磁性隧道结呈高电阻状态,数据“1”被写入。
在对磁性隧道结进行写入时,高低两种电阻状态间相互转换所需的电压一般都小于Vdd。而且,写“0”和写“1”所需的电压或电流呈不对称性。
●从“0”到“1”转换所需的电压Vc0→1小于从“1”到“0”转换所需的电压Vc1→0
●从“0”到“1”转换所需的电流Ic0→1大于从“1”到“0”转换所需的电流Ic1→0
因两种写入操作所需的电压和电流都不相同,所以两种写入操作所需功耗,即所需电压和所需电流的乘积V×I,也不对称。
现有写入方法采用单一电压(一般为Vdd)对两种写入过程进行操作。如图6所揭示,在写“0”过程中,功耗为Vdd和在采用Vdd作为写入电压时产生的写入电流I1→0_max的乘积Vdd×I1→0_max(图6中水平线4、垂直线8和横轴、纵轴所包围矩形的面积);在写“1”过程中,功耗为Vdd和在采用Vdd作为写入电压时产生的写入电流I0→1_max的乘积(图6中水平线1、垂直线8和横轴、纵轴所包围矩形的面积)。需要说明的是,造成在相同写入电压Vdd下产生两种不同写入电流的主要原因是:在写入过程开始时,磁隧道结的初始电阻不同。上述中I1→0_max和I0→1_max指的是,在最大电压值Vdd的情况下所能产生的最大的写“0”和写“1”的电流。
现有写入方法导致的结果是:因为采用的单一高电压Vdd大于实际所需的写入电压,进而产生大于实际所需的写入电流,从而造成了大部分写入功耗的无谓浪费。这对采用了自旋转移力矩磁致电阻随机存取存储器作为存储模块的电子设备,尤其是移动电子设备是不利的。
发明内容
1、目的:基于磁性隧道结两种写入操作实际所需电压都小于Vdd的情况,以及两种写入操作所需电压和电流的不对称特性,针对上述背景中提到的磁性隧道结写入功耗无谓浪费的问题,本发明提供了一种磁性位单元双电压写入方法,它是一种采用双电压分别进行写“0”和写“1”操作的方法,从而降低各写入操作的功耗,最大化磁性隧道结写入功耗的利用率。
2、技术方案:如图6所揭示,本发明在写入“0”操作时,采用一个能满足写“0”所需的电压V1→0,产生一个写“0”所需要的电流I1→0,以完成对磁性隧道结写入数据“0”。需要特别指出的是,本发明采用的V1→0小于Vdd,进而所产生的I1→0也小于I1→0_max。所以,采用电压V1→0进行写“0”操作所需功耗V1→0×I1→0(图6中水平线5、垂直线7和横轴、纵轴所包围矩形的面积)小于采用Vdd写“0”时的功耗Vdd×I1→0_max(图6中水平线4、垂直线8和横轴、纵轴所包围矩形的面积)。
图6还揭示,本发明在写入“1”操作时,采用一个能满足写“1”所需的电压V0→1,产生一个写“1”所需要的电流I0→1,以完成对磁性隧道结写入数据“1”。需要特别指出的是,本发明采用的V0→1小于Vdd,进而所产生的I0→1也小于I0→1_max。所以,采用电压V0→1进行写“1”操作所需功耗V0→1×I0→1(图6中水平线3、垂直线6和横轴、纵轴所包围矩形的面积)小于采用Vdd写“1”时的功耗Vdd×I0→1_max(图6中水平线1、垂直线8和横轴、纵轴所包围矩形的面积)。
图6还揭示,在V0→1和V1→0两个电压中,如果选择电压相对较高的V1→0作为单一电压对写“0”和写“1”进行操作,所需写入功耗也小于采用Vdd作为单一写入电压时产生的功耗。其中,写“0”操作所需功耗同前所述,为V1→0×I1→0(图6中水平线5、垂直线7和横轴、纵轴所包围矩形的面积);写“1”操作所需功耗为V1→0×I’0→1(图6中水平线2、垂直线7和横轴、纵轴所包围矩形的面积),大于如前所诉采用V0→1作为写入电压时的功耗V0→1×I0→1(图6中水平线3、垂直线6和横轴、纵轴所包围矩形的面积),但仍小于采用Vdd作为单一写入电压时产生的写“1”功耗。此方法的优点是因采用单一写入电压,电路设计工作相对双电压写入方法简易,同时所需功耗小于采用Vdd作为单一写入电压时产生的功耗。如果是针对功耗敏感的应用场景和实例,双电压写入方法更为适用。
如图7的流程框图所揭示,本发明一种磁性位单元双电压写入方法,操作步骤如下:
步骤一:对待写入位单元所在列进行寻址,以确定待写入位单元所在列在存储阵列中的位置。
步骤二:根据写“0”或写“1”的要求,将写入电路同所对应的写入电压相关联,为给写“0”或写“1”操作提供所需电压及电流做准备。
步骤三:对待写入位单元所在行进行寻址,以确定待写入位单元所在行在存储阵列中的位置。步骤三同步骤一共同作用,以确定待写入位单元在存储阵列中的具体位置。
步骤四:通过步骤一至步骤三,形成自被关联的写入电压经位单元至地线Gnd的电流通路。根据写“0”或写“1”的要求,电流分别自位单元的位线流向源线,或自位单元的源线流向位线,完成写“0”或“1”操作。
3、优点及功效:本发明一种磁性位单元双电压写入方法,其优点是因采用合适的双电压分别进行写“0”和写“1”的操作,从而降低各写入操作的功耗,最大化磁性隧道结写入功耗的利用率。
附图说明
图1为平面磁各向异性磁性隧道结两种不同磁化方向及对应的磁隧道结电阻状态示意图。反平行磁化方向对应磁隧道结高电阻状态,可用于表征数据“1”;平行磁化方向对应磁隧道结低电阻状态,可用于表征数据“0”。
图2为垂直磁各向异性磁性隧道结两种不同磁化方向及对应的磁隧道结电阻状态示意图。反平行磁化方向对应磁隧道结高电阻状态,可用于表征数据“1”;平行磁化方向对应磁隧道结低电阻状态,可用于表征数据“0”。
图3为磁性随机存取存储器位单元示意图。其由一个磁性隧道结(MTJ)和一个N型晶体管(NMOS)串联构成。其中,BL为位线(Bit Line);SL为源线(Source Line);WL为字线(Word Line)。
图4为磁性随机存取存储器位单元写“0”操作示意图。位线电压(VBL)为高(High),源线电压(VSL)为低(Low),字线电压(VWL)为高(High)。写入电流(I)从位线经磁隧道结和N型晶体管流向源线。其中Vc1→0为写“0”所需临界电压,Ic1→0为写“0”所需临界电流。
图5为磁性随机存取存储器位单元写“1”操作示意图。位线电压(VBL)为低(Low),源线电压(VSL)为高(High),字线电压(VWL)为高(High)。写入电流(I)从源线经N型晶体管和磁隧道结流向位线。其中Vc0→1为写“1”所需临界电压,Ic0→1为写“1”所需临界电流。
图6为采用Vdd单一电压、V1→0单一电压和双电压(V1→0和V0→1)三种写入方法的功耗对比示意图。其中,I1→0为采用V1→0写“0”时产生的电流;I0→1为采用V0→1写“1”时产生的电流;I’0→1为采用V1→0写“1”时产生的电流;I0→1_max为采用Vdd写“1”时产生的电流;I1→0_max为采用Vdd写“0”时产生的电流。
图7为本发明一种磁性位单元双电压写入方法的操作流程框图。
图8为本发明一种磁性位单元双电压写入方法具体操作示意图。其中,VH为写“0”电压;VL为写“1”电压;VH大于VL;I1→0为用VH写“0”时产生的电流;I0→1为用VL写“1”时产生的电流。
具体实施方式
见图1—图8,随机存取存储器通常以阵列的方式组织其存储位单元。如图8所揭示,其中磁性随机存取存储器的存储阵列将诸多位单元按照行和列的方式组织在一起。每一行中的所有位单元共享一条字线,行中每个独立的位单元具有各自的位线和源线;每一列中的所有位单元共享一条位线和一条源线,列中每个独立的位单元具有各自的字线。图8中的省略号表示每列中可以有多个位单元,同理,每行中也可以有多个位单元。
当对磁性随机存取存储器的存储阵列中的特定位单元进行寻址访问时,需要给被访问位单元所在行的字线施加高电压以导通位单元中的NMOS晶体管,存储阵列中其余行的字线保持低电压以关闭未访问行中位单元的NMOS晶体管。此外,根据读写要求(写要求包括写“0”或写“1”),还需要给被访问位单元所在列的位线和源线分别施以相应的电压。存储阵列中其余列的位线和源线都接地。如此,在被访问位单元所在行所有位单元中,只有被访问位单元与位线和源线相连的两端子间具有电压差,完成读或写的操作。因本发明针对写入方法,故图8中未包含读取电路。
单一电压写入方法通常包含一条高电位电压线和一条地线Gnd。也就是说,无论是写“0”或是写“1”的操作,都用同一高电位电压提供所需写入电压或电流。本发明一种磁性位单元双电压写入方法,除了必需的地线Gnd外,有两条不同的高电位电压线VH和VL(VH>VL),分别给写“0”和写“1”提供所需的写入电压或电流。
如图8所揭示,根据写“0”或写“1”的要求,将写入电路位线部分和源线部分通过电压选择开关电路分别连接至适合的高电位电压线以及地线。图8中圆圈所标记位单元为待写入位单元。以下通过对图8中圆圈所标记的待写入位单元分别进行写“0”和写“1”的操作为实例,结合图7的流程框图,阐述具体步骤。
写“0”时:
步骤一:将与待写入位单元所在列相关联的位线选择开关5和源线选择开关6闭合,其余列的位线选择开关和源线选择开关断开,并接地。
步骤二:将电压选择开关2、3闭合,电压选择开关1、4断开。写入电路位线部分通过电压选择开关2同双电压中电位相对较高的VH连接;写入电路源线部分通过电压选择开关3同地线Gnd连接。
步骤三:将与待写入位单元所在行相关联的字线施以高电压,导通待写入位单元中的NMOS晶体管。其余行的字线施以低电压。
步骤四:通过步骤一至步骤三,形成从VH开始,依次经过电压选择开关2、写入电路位线部分、列选择开关5、待写入位单元位线、待写入位单元、待写入位单元源线、列选择开关6、写入电路源线部分、电压选择开关3,直至地线Gnd的一条通路。电流自待写入位单元位线流向源线,完成写“0”操作。位单元中NMOS晶体管及其栅极电压经设计能够提供满足写“0”所需电流I1→0
写“1”时:
步骤一:将与待写入位单元所在列相关联的位线选择开关5和源线选择开关6闭合,其余列的位线选择开关和源线选择开关断开,并接地。
步骤二:将电压选择开关1、4闭合,电压选择开关2、3断开。写入电路位线部分通过电压选择开关1同地线Gnd连接;写入电路源线部分通过电压选择开关4同双电压中电位相对较低的VL连接。
步骤三:将与待写入位单元所在行相关联的字线施以高电压,导通待写入位单元中的NMOS晶体管。其余行的字线施以低电压。
步骤四:通过步骤一至步骤三,形成从VL开始,依次经过电压选择开关4、写入电路源线部分、列选择开关6、待写入位单元源线、待写入位单元、待写入位单元位线、列选择开关5、写入电路位线部分、电压选择开关1,直至地线Gnd的一条通路。电流自待写入位单元源线流向位线,完成写“1”操作。位单元中NMOS晶体管及其栅极电压经设计能够提供满足写“1”所需电流I0→1
需要着重指出的是,本发明一种磁性位单元双电压写入方法的应用不只局限于磁性随机存取存储器领域,还适用于任何基于非对称写入机制的非易失性存储器或非易失性逻辑电路中的写入操作。

Claims (1)

1.一种磁性位单元双电压写入方法,其特征在于:该方法具体步骤如下:
步骤一:对待写入位单元所在列进行寻址,以确定待写入位单元所在列在存储阵列中的位置;
步骤二:根据写“0”或写“1”的要求,将写入电路同所对应的写入电压相关联,为给写“0”或写“1”操作提供所需电压及电流做准备;
步骤三:对待写入位单元所在行进行寻址,以确定待写入位单元所在行在存储阵列中的位置;步骤三同先前已完成的步骤一共同作用,以确定待写入位单元在存储阵列中的具体位置;
步骤四:通过步骤一至步骤三,形成自被关联的写入电压经位单元至地线Gnd的电流通路;根据写“0”或写“1”的要求,电流分别自位单元的位线流向源线,或自位单元的源线流向位线,完成写“0”或“1”操作。
CN201410072170.0A 2014-02-28 2014-02-28 一种磁性位单元双电压写入方法 Active CN103794243B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410072170.0A CN103794243B (zh) 2014-02-28 2014-02-28 一种磁性位单元双电压写入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410072170.0A CN103794243B (zh) 2014-02-28 2014-02-28 一种磁性位单元双电压写入方法

Publications (2)

Publication Number Publication Date
CN103794243A CN103794243A (zh) 2014-05-14
CN103794243B true CN103794243B (zh) 2016-08-17

Family

ID=50669824

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410072170.0A Active CN103794243B (zh) 2014-02-28 2014-02-28 一种磁性位单元双电压写入方法

Country Status (1)

Country Link
CN (1) CN103794243B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100039872A1 (en) * 2008-08-15 2010-02-18 Qualcomm Incorporated Dual Power Scheme in Memory Circuit
US20120320699A1 (en) * 2011-06-15 2012-12-20 Elpida Memory, Inc. Semiconductor device
CN103336751A (zh) * 2013-07-10 2013-10-02 广西科技大学 寻址功能与存储单元一体化存储控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100039872A1 (en) * 2008-08-15 2010-02-18 Qualcomm Incorporated Dual Power Scheme in Memory Circuit
US20120320699A1 (en) * 2011-06-15 2012-12-20 Elpida Memory, Inc. Semiconductor device
CN103336751A (zh) * 2013-07-10 2013-10-02 广西科技大学 寻址功能与存储单元一体化存储控制器

Also Published As

Publication number Publication date
CN103794243A (zh) 2014-05-14

Similar Documents

Publication Publication Date Title
CN105934794B (zh) 高密度低功率gshe-stt mram
US8514605B2 (en) MRAM diode array and access method
CN106486152B (zh) 升压电压发生器及电压发生器
CN104620319B (zh) 在单元中具有多个磁隧道结器件的otp方案
US8009458B2 (en) Asymmetric write current compensation using gate overdrive for resistive sense memory cells
US7382664B2 (en) Simultaneous reading from and writing to different memory cells
JP6421399B2 (ja) Stt−mramを使用した半導体記憶装置
CN108630265A (zh) 半导体存储装置
CN101877241B (zh) 半导体存储设备
CN100437818C (zh) 具有电隔离的读写电路的mram结构
US8437180B2 (en) Memory and write control method
US20040160809A1 (en) Magnetic RAM and array architecture using a two transistor, one MTJ cell
US20080007991A1 (en) Reversed Magnetic Tunneling Junction for Power Efficient Byte Writing of Mram
US7859891B2 (en) Static source plane in stram
US9934834B2 (en) Magnetoresistive memory device
CN103794243B (zh) 一种磁性位单元双电压写入方法
US9761293B2 (en) Semiconductor storage device
CN110136760B (zh) Mram芯片
US10056128B2 (en) Semiconductor storage device
US20230337548A1 (en) Sot-driven field-free switching mram and array thereof
CN107958681A (zh) 一种mram芯片
CN110097904A (zh) 使用打磨参考单元的mram电路及其读写方法
CN115691598A (zh) 一种基于stt和sot协同作用的磁随机存储器结构
CN101354908B (zh) 栓扣式磁性存储器的数据写入控制电路及数据写入方法
CN109872740A (zh) 一种使用对称阵列参考单元的mram芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210303

Address after: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing

Patentee after: Zhizhen storage (Beijing) Technology Co.,Ltd.

Address before: 100191 No. 37, Haidian District, Beijing, Xueyuan Road

Patentee before: BEIHANG University

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240105

Address after: Room 1605, Building 1, No. 117 Yingshan Red Road, Huangdao District, Qingdao City, Shandong Province, 266400

Patentee after: Qingdao Haicun Microelectronics Co.,Ltd.

Address before: 100191 rooms 504a and 504b, 5th floor, 23 Zhichun Road, Haidian District, Beijing

Patentee before: Zhizhen storage (Beijing) Technology Co.,Ltd.

TR01 Transfer of patent right