CN109872740A - 一种使用对称阵列参考单元的mram芯片 - Google Patents
一种使用对称阵列参考单元的mram芯片 Download PDFInfo
- Publication number
- CN109872740A CN109872740A CN201711251086.5A CN201711251086A CN109872740A CN 109872740 A CN109872740 A CN 109872740A CN 201711251086 A CN201711251086 A CN 201711251086A CN 109872740 A CN109872740 A CN 109872740A
- Authority
- CN
- China
- Prior art keywords
- mram
- reference unit
- block
- array
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000015654 memory Effects 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 7
- 230000005415 magnetization Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005291 magnetic effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000005294 ferromagnetic effect Effects 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
Abstract
本发明公开了一种使用对称阵列参考单元的MRAM芯片，所述对称阵列参考单元包括读/写控制电路、行地址解码器以及对称分布于所述控制电路两侧的第一MRAM块和第二MRAM块；所述第一MRAM块和所述第二MRAM块均包括列地址解码器和MRAM阵列，所述第一MRAM块和所述第二MRAM块共用所述读/写控制电路；每一个所述MRAM阵列有一行或多行参考单元，每一行所述参考单元中有一个或多个参考字。本发明能够大幅降低参考单元占据的面积，提高芯片面积使用率，并且使用的参考单元数目更少，有助于提高系统的良率。
Description
技术领域
本发明属于半导体芯片存储器领域，尤其涉及一种使用对称阵列参考单元的MRAM芯片。
背景技术
磁性随机存储器(MRAM)是一种新兴的非挥发性存储技术。它拥有高速的读写速度和高集成度，且可以被无限次的重复写入。MRAM可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。
MRAM具有很好的经济性和性能，它的单位容量占用的硅片面积比SRAM有很大的优势，比在此类芯片中经常使用的NOR Flash也有优势，比嵌入式NOR Flash的优势更大。MRAM读写时延接近最好的SRAM，功耗则在各种内存和存储技术最好；而且MRAM与标准CMOS半导体工艺兼容，DRAM以及Flash与标准CMOS半导体工艺不兼容；MRAM还可以和逻辑电路集成到一个芯片中。
MRAM基于MTJ(磁性隧道结)结构。由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的，如图1所示：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。
读取MRAM的过程就是对MTJ的电阻进行测量。写MRAM使用比较新的STT-MRAM技术使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。
如图2所示，每个MRAM的记忆单元由一个MTJ和一个NMOS管组成。NMOS管的门极(gate)连接到芯片的Word Line负责接通或切断这个单元，MTJ和MOS管串接在芯片的BitLine上。读写操作在Bit Line上进行。
如图3所示，一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：
●行地址解码器：把收到的地址变成Word Line的选择
●列地址解码器：把收到的地址变成Bit Line的选择
●读写控制器：控制Bit Line上的读(测量)写(加电流)操作
●输入输出控制：和外部交换数据
MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元。再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。
而参考单元也是由普通的记忆单元制成的，像普通的记忆单元一样，它也会有一个分布，这个分布会加大发生读出错误的几率。为了改善这个问题，现有技术参考单元一般由大量的记忆单元并联而成，常用的参考单元布局如图4所示。
●每一行的记忆单元共用一组参考单元
●一组参考单元由大量的(例如16、32)的记忆单元组成
●参考单元将占据阵列的一部分面积
该设计带来的问题如下：
●参考单元占据相当大的一部分面积，芯片的成本和面积直接成正比。这对于芯片的成本有负面影响。特别是字比较短，阵列较小的情况下，影响大。
●参考单元一旦为不良单元，整行的读操作就受到影响。这对于芯片良率有不利影响。为了应对良率问题有进一步造成的技术复杂度。
发明内容
针对现有技术的上述缺陷，本发明的目的在于提供一种使用对称阵列参考单元的MRAM芯片，能够大幅降低参考单元占据的面积，提高芯片面积使用率，并提高系统的良率。
为实现上述目的，本发明提供了一种使用对称阵列参考单元的MRAM芯片，所述对称阵列参考单元包括读/写控制电路、行地址解码器以及对称分布于所述控制电路两侧的第一MRAM块和第二MRAM块；所述第一MRAM块和所述第二MRAM块均包括列地址解码器和MRAM阵列，所述第一MRAM块和所述第二MRAM块共用所述读/写控制电路；每一个所述MRAM阵列有一行或多行参考单元，每一行所述参考单元中有一个或多个参考字，进行读操作时，所述第一MRAM块和所述第二MRAM块使用对面MRAM块中的所述参考字。
进一步地，所述参考单元行位于靠近所述MRAM阵列中间的位置。
进一步地，所述MRAM芯片进行读操作时，所述行地址解码器打开被读行，所述第一MRAM块的列地址解码器选择被读字；同时对面的所述第二MRAM块的行地址解码器打开参考行，所述第一MRAM块的列地址解码器选择所述参考行的一个参考字作为参考单元，进行读操作。
进一步地，所述多个参考字通过产线测试，选择可用的参考字。
进一步地，所述第一MRAM块和所述第二MRAM块共享所述列地址解码器。
进一步地，所述MRAM阵列有多于一行参考单元作为备份，通过产线测试选择所述参考单元可用的参考单字。
进一步地，所述第一MRAM块的MRAM阵列和所述第二MRAM块的MRAM阵列行数不超过256。
本发明公开的使用对称阵列参考单元的MRAM芯片使用对称阵列参考单元的MRAM芯片，能够大幅降低参考单元占据的面积，提高芯片面积使用率，并且使用的参考单元数目更少，有助于提高系统的良率。
附图说明
图1是现有技术MTJ示意图。
图2是现有技术MRAM存储单元架构示意图。
图3是现有技术MRAM芯片架构图。
图4是现有技术具有记忆单元的MRAM芯片架构图。
图5是本发明一较佳实施例的一种使用对称阵列参考单元的MRAM芯片结构示意图。
具体实施方式
下面对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。
如图5所示，一种使用对称阵列参考单元的MRAM芯片，包括读/写控制电路、行地址解码器以及对称分布于控制电路两侧的第一MRAM块和第二MRAM块；第一MRAM块和所述第二MRAM块均包括列地址解码器和MRAM阵列，第一MRAM块和第二MRAM块共用读/写控制电路；每一个MRAM阵列有一行或多行参考单元，每一行参考单元中有一个或多个参考字。进行读操作时，所述第一MRAM块和所述第二MRAM块使用对面MRAM块中的所述参考字。
所述参考单元行位于靠近所述MRAM阵列中间的位置，因为，对于一个阵列中不同位置的行，连接到MRAM存储单元的读电路的Bit Line和Source Line长度不同，线上的电阻不同，这样会对读操作进行电阻比较时带来偏差，而把参考阵列放在接近中间的位置会缩小这种偏差。当阵列中的行数不超过256时，这种偏差不会带来任何影响。
当进行写操作时，行地址解码器打开被写的行，配合列地址解码器和写控制电路进行写操作；
当进行读操作时，行地址解码器打开被读的行，同时打开对面MRAM阵列的参考行，两个列地址解码器分别选择被读字和一个参考字，配合读控制电路进行读操作。
由于有多个参考字可以选用，为了提高良率，可以在产线上对这些参考单元进行测试，标记没有不良单元的参考字，配置在芯片中使用。
在本发明实施例中，第一MRAM块和所述第二MRAM块可以共享列地址解码器。这种情况下，可以有多于一行参考单元作为备份，通过产线测试选择可用的参考单元。进行读操作时，打开列地址解码器选择被读字，同时对面阵列中对应的参考字会被选择。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。
Claims (7)
1.一种使用对称阵列参考单元的MRAM芯片，其特征在于，所述对称阵列参考单元包括读/写控制电路、行地址解码器以及对称分布于所述读/写控制电路两侧的第一MRAM块和第二MRAM块；
所述第一MRAM块和所述第二MRAM块均包括列地址解码器和MRAM阵列，所述第一MRAM块和所述第二MRAM块共用所述读/写控制电路；每一个所述MRAM阵列有一行或多行参考单元，每一行所述参考单元中有一个或多个参考字，进行读操作时，所述第一MRAM块和所述第二MRAM块使用对面MRAM块中的所述参考字。
2.如权利要求1所述的使用对称阵列参考单元的MRAM芯片，其特征在于，所述参考单元行位于靠近所述MRAM阵列中间的位置。
3.如权利要求1所述的使用对称阵列参考单元的MRAM芯片，其特征在于，所述MRAM芯片进行读操作时，所述行地址解码器打开被读行，所述第一MRAM块或所述第二MRAM块的列地址解码器选择被读字；同时对面的所述第二MRAM块或所述第一MRAM块的行地址解码器打开参考行，所述第一MRAM块或所述第二MRAM块的列地址解码器选择所述参考行的一个参考字作为参考单元，进行读操作。
4.如权利要求1所述的使用对称阵列参考单元的MRAM芯片，其特征在于，所述多个参考字通过产线测试，选择可用的参考字。
5.如权利要求1所述的使用对称阵列参考单元的MRAM芯片，其特征在于，所述第一MRAM块和所述第二MRAM块共享所述列地址解码器。
6.如权利要求5所述的使用对称阵列参考单元的MRAM芯片，其特征在于，所述MRAM阵列有多于一行参考单元作为备份，通过产线测试选择所述参考单元可用的参考单字。
7.如权利要求1所述的使用对称阵列参考单元的MRAM芯片，其特征在于，所述第一MRAM块的MRAM阵列和所述第二MRAM块的MRAM阵列行数不超过256。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711251086.5A CN109872740A (zh) | 2017-12-01 | 2017-12-01 | 一种使用对称阵列参考单元的mram芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711251086.5A CN109872740A (zh) | 2017-12-01 | 2017-12-01 | 一种使用对称阵列参考单元的mram芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109872740A true CN109872740A (zh) | 2019-06-11 |
Family
ID=66914693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711251086.5A Pending CN109872740A (zh) | 2017-12-01 | 2017-12-01 | 一种使用对称阵列参考单元的mram芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109872740A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1496569A (zh) * | 2001-01-30 | 2004-05-12 | 摩托罗拉公司 | 磁阻随机存取存储器构架和系统 |
| US20070019467A1 (en) * | 2005-07-25 | 2007-01-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN101364434A (zh) * | 2007-07-24 | 2009-02-11 | 海力士半导体有限公司 | 具有参考单元阵列的相变存储器件 |
| US20090201710A1 (en) * | 2008-02-13 | 2009-08-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
-
2017
- 2017-12-01 CN CN201711251086.5A patent/CN109872740A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1496569A (zh) * | 2001-01-30 | 2004-05-12 | 摩托罗拉公司 | 磁阻随机存取存储器构架和系统 |
| US20070019467A1 (en) * | 2005-07-25 | 2007-01-25 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN101364434A (zh) * | 2007-07-24 | 2009-02-11 | 海力士半导体有限公司 | 具有参考单元阵列的相变存储器件 |
| US20090201710A1 (en) * | 2008-02-13 | 2009-08-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104620319B (zh) | 在单元中具有多个磁隧道结器件的otp方案 | |
| CN105917411B (zh) | 用于高密度低功率gshe-stt mram的多电平单元设计 | |
| US9304913B2 (en) | Mixed memory type hybrid cache | |
| US9311981B2 (en) | Semiconductor memory device having variable resistance memory and operating method | |
| CN106158000A (zh) | 自旋转移扭矩磁存储器单元和存储器 | |
| CN104620318A (zh) | 具有由数据单元和参考单元共享的写驱动器的mram | |
| CN109859784A (zh) | 一种mram芯片的阵列结构 | |
| CN105632546A (zh) | 一种mram芯片及其自刷新操作方法 | |
| CN108182957A (zh) | 一种使用参考电压的mram读出电路 | |
| US9761293B2 (en) | Semiconductor storage device | |
| CN110136760B (zh) | Mram芯片 | |
| CN110111821A (zh) | 一种使用分布式参考单元的磁性随机存储器 | |
| CN109872740A (zh) | 一种使用对称阵列参考单元的mram芯片 | |
| CN109817253A (zh) | 一种控制体电位的mram芯片 | |
| CN108133725B (zh) | 一种使用低压脉冲的mram读出电路 | |
| CN108288481B (zh) | 一种可调电压的mram读出电路 | |
| CN108182956A (zh) | 一种高速的mram读出电路 | |
| CN105609129A (zh) | 一种具有替换行或列的mram芯片及替换、读写方法 | |
| CN214377681U (zh) | 一种用于stt-mram中的写电路 | |
| CN108074604A (zh) | 一种准双口mram芯片及其读写方法 | |
| Takemura et al. | 32-mb 2t1r spram with localized bi-directional write driver and ‘1’/‘0’dual-array equalized reference cell | |
| JP6557488B2 (ja) | 不揮発性メモリ装置及びそれを含む格納装置、それの書込み方法及び読出し方法 | |
| CN110097904B (zh) | 使用打磨参考单元的mram电路及其读写方法 | |
| CN110097903B (zh) | 使用字内参考单元的mram芯片及其读写方法 | |
| CN110070899A (zh) | 使用多重对称阵列参考单元的mram芯片及检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |
|
| RJ01 | Rejection of invention patent application after publication |